TW200832678A - Multi-layer electrode structure - Google Patents

Description

200832678 九、發明說明： 【聯合研究合約之當事人】 紐約國際商業機器公司（International Business Machines Corporation)、台灣旺宏國際股份有限公司及德國 英飛凌技術公司（Infineon Technologies A.G.)係為聯合研究 合約之當事人。 【發明所屬之技術領域】 本發明一般係有關於積體電路設計，並尤其有關於記 憶裝置的設計與製造。 【先前技術】 隨著非揮發性記憶體的體積越來越小、可靠的儲存容 量越來越大，其應用也越來越廣泛。大體積的外部資料儲 存裝置逐漸被特殊應用的儲存裝置所取代，進而產生 「memory sticks」等微小的記憶卡，可儲存數十億位元的 ⑩資料。 在此儲存容量之下，功率消耗變得很重要。當具有數 十^思個元件日τΓ ’母一 §己憶儲存早元的功率消耗必須非常 低。對於此等裝置的功能與容量而言，將功率消耗降到最 低是非常重要的目標。 在本領域中的重要技術之一，係為各種形式的電阻隨 機存取記憶體（RRAM ) ’如下所詳述。美國專利申請案號 弟 11/155,067 號，標題為 “Thin Film Fuse Phase Change

Ram And Manufacturing Method”，申請人與本案相同，此 5 200832678 案係詳述了上述的技術，並列為本案的參考。 如該案所詳述，利用了此種技術的記憶元件的摔作， 件Λ部快速而有效地加熱。多種方法被提出來改盖 又仟取土的功率消耗」在此研究領域 為關鍵的議題。目前的記憶元件係著重於習知手段中= =合至記憶元件本身。此領域對於在記憶元件中如何 協助產生熱量並無著墨。 了 【發明内容】 本發明之一面向，位炎 ..^ 並聯的電流路徑。複數結構，其包括有兩個 -電流路徑。二侧壁導並：義穿越此堆疊的第 二端點’二側壁導體層定以成電極層堆疊的 的端點係與電極層導電接點位於。侧壁導體層 =電接係各自由—組側壁層端點與—電極導電接點所形 【實施方式】 蚀種電極結構’其提供較佳的熱性能，以 實施本發明。在圖式中所綠示的實 :热悉該項技藝者將可以理解，以下會描 以U利範圍所】其他方法亦可被理解。本發明本身係 以申明專利域所界定，如下所詳述。 第1 a圖綠示了一雷搞彡 示，此電極係大致為平的基本實施例10。如圖所 為千板i，並且接點區域係適合與電路 6 200832678 元件形成電接觸。此電極包括二層 12。可以瞭解的是’在此所用底一底層14與一頂層 標示，而非用以指稱任何功能上的奮^輿「頂」係僅便於 裝置可以側面方式形成（亦即從圖性。圖中所繪示的 下翻轉（旋轉】卯度），而不改變龙=向熒轉90度）或上 研究發現，以多層形成一電植刀恥。 $的熱篁。無論各層係由不同材料:域夕在裝置之内所傳 得多層結構與相以:所構成，此 ^予設計者較大的彈導熱性。此：，=

，生、以及電阻的圭係選擇具有適合的S 氮化，〜。。較佳的材； 二牛之一，係製造不完美 ，思的是，在此的設計 非使用較為活性 〜 寺ι±的材料如氮化 積，’ °氮化欽可以利用"近材料鍵結的材 米2所週知。較佳地，這=厂而沈積’如 ίί更佳麵約5 層的厚度係介於G·3至20奈 膜！製造較有效的界;研究發現，在本實施例中， 第1 a圖的龄要曰 ，電愿’值不會°如^^^板結構，其可提供特定的電流 敌的重要性係如下技術|置-般快速地導熱。此特 如第la圖所示，包_ =可隨需要改變。設層不同材料。事實上，層的 ·、、、性、多層沈積f尹的点^可根據如所需要的總電阻與導 、“、成本或時間、以及其他該領域中所 7 200832678 考量者等因素，而選擇所需要的層數。在此以下，係以二 層來表示多層裴置，但讀者可以瞭解的是，此結構係表示 任何數目的層數均可使用。 對於電極結構20之電性與熱性質的額外控制，係藉由 外加側壁導體26所達成，如第lb圖所示。在此，頂^底 層22,24係對應至第la圖所標示者，且側壁導體係位^此 二層的兩侧。在本實施例中，侧壁導體的材料係為鈦。側 壁導體的位置係使得其端點與導電元件位於同平面 =了：壁導體提供了從-電極延伸至另-電極的電流路 徑，/、間沒有材料或元件變化。較佳地，側壁的厚度係介 於0.^至20奈米之間，最佳為5奈米。 又’、

滿雍^ i ί意的是’此設計可包括側壁導體，也可不包括， 徊；籴：求而定。在以下的討論中’大致均包括側壁導體’ =悉該項技藝者可㈣解，此元件並縣發明的H 一另=施例是在此結構加上導體材 二=不 的材料所構成。二係由與 金屬化如鋁、氮化# a雜二： 其他類型的 非厶屬化鈦、含鎢材料專，亦可用於此。同砗， >“屬V電材料如摻雜多晶矽等，亦可 二:電極材料較佳係為氮化鈦或氮化纽。、者在=實施 為亂化銘鈦或氮化銘組，或可包括一種以上；^電極可 的兀素：鈦、鹤、翻、銘、叙、鋼、麵 1自下列群組 及其合金。如上所述，材要、鑭、錦、舒、 此，大部分實施例係使用了趣/氮^重要的j又叶條件。因 在-實施例中，此特徵係藉由對_進行高加 8 200832678 明顯。 侧壁導體的穩定效果，可參照至第lc與Id圖。第lc 圖中央的堆疊層元件（第lc圖中的層32,34,37與38)係 以串聯方式排列，使得每一元件直接加總到總電阻，因此 RL 二 R32 十 R34 + R37 + R38 (方程式 1 ) 其中RL係為電極中央部分的電阻，而各分量則是每 一層的電阻。然而，側壁導體係與各層元件並聯，產生第 Id圖所示的等效電路，其中各層元件產生電阻RL，而側 審壁導體產生電阻RS。在此所排列的係為一並聯電路，其電 阻計算係為 RE - (RL) (RS) / (RL+RS)(方程式 2) 第lc .圖實施例的應用之一，係如第2a圖的記憶胞200 所示，其大致包括一頂電極210、——底電極220、以及位於 此二電極之間並與此二電極接觸的記憶元件230。此電極 係以相同方式形成，因此僅標示頂電極210。如前所述， 電極的元件包括頂與底電極元件202,204、二導體層 馨2〇7,2〇8、以及侧壁導體2〇6。 在電極之間係為一記憶元件，由一電阻隨機存取記憶 (RRAM)材料所構成。多種材料已被證明在製造RRAM 時相當有用，如下所述。 一種重要的RRAM材料係為硫屬化物。硫屬化物包括 下列四元素之任一者：氧（0)、硫（S)、硒（Se)、以及 碲（Te)，形成元素週期表上第VI族的部分。硫屬化物包 括將一硫屬元素與一更為正電性之元素或自由基結合而 得。硫屬化合物合金包括將硫屬化合物與其他物質如過渡 200832678 去、眉la Γ二 硫屬化合物合金通常包括一個以上選自元 t 9(Ge)(sn)°^ 磁、:物合金包括下列元素中一個以上的複合物： 物係藉由开t(Ga)、銦（in)、、以及銀（Ag)。由於硫屬化 合顯二固態相而達成其雙記憶性能，每-固態相 又厂#破電阻值，這些材料係稱為「相變化」或 #中許=以相變化為基礎之記憶材料已經被描述於技術文 I你匕括下列合金··鎵/銻、銦/銻、錮/硒、銻/碲、鍺/ 瞻1蹄、銦/録/蹄、鎵/砸/碲、錫/銻/碲、錮/銻/鍺、 銀銦/銻/碲、鍺/錫/銻/碲、鍺/銻蝙/蹄、以及碲/鍺/銻/琉。 ^鍺/銻/碲合金家族中，可以嘗試大範_合金成分。此成 /刀可以下列特徵式表示：TeaGebSbio〇_，其中&與b代表 了所組，元素的原子總數為100%時，各原子的百分比。一 位研九員描述了最有用的合金係為，在沈積材料中所包含 之平=碲濃度係遠低於70%，典型地係低於60%，並在一 般型態合金中的碲含量範圍從最低23%至最高58%，且最 佳係介於48%至58%之碲含量。鍺的濃度係高於約5%，且 _其在材料中的平均範圍係從最低8%至最高3〇%，一般係低 於50%。最佳地，鍺的濃度範圍係介於8%至4〇%。在此成 分中所剩下的主要成分則為銻。（〇vshinky ‘〗12專利，欄 10〜11)由另一研究者所評估的特殊合金包括Ge2Sb2Te5、

GeSb2Te4、以及 GeSb4Te7。（Noboru Yamada ，”Potential of Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate 1^0^1^:5^/^1.37^^.28-37(1997))更一般地，過渡 金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑（Pt)、 以及上述之混合物或合金，可與鍺/銻/碲結合以形成一相變 200832678 化合金其包括有可程式化的電阻性質。可使用的記憶材料 的特殊範例，係如Ovshinsky ‘112專利中欄11-13所述， 其範例在此係列入參考。 相變化合金能在此細胞主動通道區域内依其位置順序 於材料為一般非晶狀態之第一結構狀態與為一般結晶固體 狀態之第二結構狀態之間切換。這些材料至少為雙穩定 態。此詞彙「非晶」係用以指稱一相對較無次序之結構， 其較之一單晶更無次序性，而帶有可偵測之特徵如較之結 晶態更高之電阻值。此詞彙「結晶態」係用以指稱一相對 ❿較有次序之結構，其較之非晶態更有次序，因此包括有可 偵測的特徵例如比非晶態更低的電阻值。典型地，相變化 材料可電切換至完全結晶態與完全非晶態之間所有可偵測 的不同狀態。其他受到非晶態與結晶態之改變而影響之材 料特中包括，原子次序、自由電子密度、以及活化能。此 材料可切換成為不同的固態、或可切換成為由兩種以上固 態所形成之混合物，提供從非晶態至結晶態之間的灰階部 分。此材料中的電性質亦可能隨之改變。 相變化合金可藉由施加一電脈衝而從一種相態切換至 ⑩另一相態。先前觀察指出，一較短、較大幅度的脈衝傾向 於將相變化材料的相態改變成大體為非晶態。一較長、較 低幅度的脈衝傾向於將相變化材料的相態改變成大體為結 晶態。在較短、較大幅度脈衝中的能量夠大，因此足以破 壞結晶結構的鍵結，同時夠短因此可以防止原子再次排列 成結晶態。在沒有不適當實驗的情形下，可以利用實驗方 法決定特別適用於一特定相變化合金的適當脈衝量變曲 線。在後續的敘述中，相變化材料係以GST指稱，而可以 瞭解的是，亦可使用其他類型的相變化材料。一種可用於 11 200832678 PCRAM 的材料係為 Ge2sb：2Te5。 其他可程式化電阻記憶材料亦可用於本發明的其他實 施例中。此種材料之一係為一超巨磁阻（CMR)材料，其 在一磁％中會大幅改變電阻未加。此種材料一般係為含錳 之妈鈦礦氧化物，且電阻值的改變一般係在數量級的幅度 内。較佳的RRAM化學式係為PrxCayMn〇3，其中x:y二 0·5·0·5 ’或其他成分為χ: 〇〜1; y: 〇〜〗。包括有錳氧化物之 超巨磁阻材料亦可被使用。 另一 RRAM材料係為一雙元素化合物，例如Nix〇y、 _ TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、CuxOy 等，其中 x:y= 0.5:0.5 ’或其他成分為x: 〇〜i; y: 〇〜i。同時，亦可使用換 雜有銅、碳六十、銀等的聚合物，包括

TCNQ(7,7,8,8_tetracyanoquinodimethane) 、 PCBM (methanofullerene 6,6-phenyl C61 -butyric acid methyl ester)、TCNQ-PCBM、Cu_TCNQ、Ag-TCNQ、C60_TCNQ、 以其他物質摻雜之TCNQ、或任何其他聚合物材料其包括 有以一電脈衝而控制之雙穩定或多穩定電阻態。 如前所述，第2a圖的電極元件提供了理想的電壓與電 _流位階，但並不會如同先前技術一般將熱量快速導離 RRAM元件230。此111^]^元件因此保留了電流產生的大 部分熱量，進而減少用以在RRAM之中產生理想熱量位階 所需要的電流輸入，因而較容易改變這些元件相關的狀態。 第2b圖繪示了另一實施例250，其中多層元件220的 高電阻率、以及所伴隨的熱量增加，係受到控制以提供熱 量至RRAM裝置230,240。除此改變之外，其他的次元件 以及元件成分係與上述的部分相同。 用以製造上述電極元件的製程實施例，係如第3a-3e 12 200832678 圖所示。在第3a圖中，此製程從沈積頂電極材料2、底電 極材料4、以及導電材料層7,8於一基板上開始。需要注意 的是，設計者可以自由地選擇特定的材料以及層數，從僅 具有頂與底電極的簡單結構到多層導電層，無論是否具有 侧壁導體均可。舉例而言，在此所示的結構具有兩層導電 材料層、頂與底電極、以及一組側壁導體。 此沈積作用可利用此領域的習知技術所進行，較佳係 由CVD與PVD製程進行。特定製程係由所選定的材料本 質而決定，如該領域中所週知。 • 在初始沈積之後，此製程係繼續進行以建立層堆疊的 尺寸，如第3b圖所示，其係從遮罩9的沈積開始，其位置 與尺寸係生成具有理想橫向尺寸的堆疊。此製程使用了習 知的光微影製程，以生成如第3c圖所示的堆疊1。 側壁導體係以數個步驟而形成。首先，如第3d圖所 示，一層侧壁導體材料6係被沈積，產生一層結構而覆蓋 整個堆疊及其周圍區域。如同前一沈積，此製程較佳係使 用習知技術進行。 藉由使用非等向性蝕刻移除從堆疊橫向延伸的材料、 _以及至少部分堆疊頂端的材料，而移除多餘的材料，接著 使用化學機械研磨製程（CMP)而將已經完成的電極元件 之上表面平面化，生成電極30，如同先前第1 c圖中所示。 此平面化必須受到控制，以外露頂電極32的上表面，同時 確保二侧壁導體36以及頂電極係位於同一平面。 另一變體實施例係如第4a與4b圖所示。在此，較佳 係將介電層49加到侧壁導體46之上。如第4a圖所示，此 製程將接著從侧壁導體材料的沈積步驟開始（第3d圖）， 進行介電層49的沈積。介電材料較佳包括二氧化矽、聚亞 13 200832678 醯胺、氮化矽、或其他習知的介電材料。 之後則進行習知的非等向性蝕刻步驟，以定義此結構 的橫向尺寸，接著以CMP進行平坦化步驟，產生如第4b 圖所示的結構。 上述的各種實施例，均係以稱為「疊置」的製程所進 行。以相同原理所進行的一替代方法，係如第5a與5b圖 所示。在此，電極元件50係在一基板中生成並填滿凹口而 形成一電極元件50。如圖所示，係提供一基板51，如同製 造晶圓一般，並在基板中形成一凹口 53。接著，進行連續 鲁沈積步驛，其係與上述相同，而沈積頂與底電極層52,54、 以及導電材料層57,58。這些層結構填滿了凹口 53，生成 了「層疊」效果。所生成的結構係被平坦化，以移除延伸 至凹口 53之上的材料層，如第5b圖所示。 用以形成此一電極結構的製程，可參照第6a-6d圖而 獲得詳述。在此，電極結構60包括一基板61，並在基板 中形成有一栓塞65，如第6a圖所示。此栓塞係作用為一 導電接點，較佳係由如鎢等财熱金屬所構成，且係使用習 知方法而形成於基板中。其他耐熱金屬包括欽、钥、铭、 ⑩钽、銅、銘、銥、_、鎳、釕、及其氧化物。 凹口 67係形成於基板中，如第6b圖所示，較佳係由 一優先蝕刻製程所進行，並選擇對於栓塞有高蝕刻速率而 對基板材料有較低#刻速率的製程。如圖所示的較佳結構 中，適合的實施例包括鎢蝕刻製程。 藉著使用連續沈積步驟、接著進行CMP而完成電極 60，如第6c與6d圖所示。與其他電路元件的接觸係由栓 基το件65以及頂電極62而完成。 如此領域所週知，在具有相當高深寬比的開口中進行 14 200832678 沈積’例如栓塞元件65，可能在所沈積材料 被沈積的材料傾向於沿著所沈積結構的邊f生洙衣，。 留下空洞或裂縫，而非均白與心的緣順形地沈杈，

步驟可將裂缝打開，值-缝仍可能留刻或CMP :見。在此種情形中，後續沈積 成的材料產生完全的產純差的層芯=與先則瓜 構在填滿如裂缝69之溝槽時相當有用電此:及相關結 極材料與祕、65 _金屬之間，良好了在電 雖然本發明係已參練佳實施例來加以。 人所瞭解的是’本發明創作並未受限於其詳：二吾 替換方式及修改樣式係已於先前描述中所建=、内各。 替換方式及修改樣式將為熟習此項技藝之人^士戶且其他 別是，根據本發明之結構與方法，所有具有實j、及[特 本發明之構件結合而達成與本發明實質上相^二^相同於 脫離本發明之精神範疇。因此，所有此等替換^式者皆不 樣式係意欲落在本發明於隨附申請專利範圍及其修改 界定的範疇之中。任何在前文中提及之專利申^案:、物所 刷文本，均係列為本案之參考。 月〜以及印 【圖式簡單說明】 第la-lc圖係繪示本發明一實施例及其變體。 第Id圖係繪示第lb與lc圖之實施例的操作。 元件 第2a與2b圖係繪示包括有本發明實施例之記情 的實施例。 μ 15 200832678 第3a-3e圖係繪示本發明製程的實施例。 第4a與4b圖係繪示另一本發明製程的實施例。 第5a與5b圖係繪示本發明另一實施例的製程。 第6a-6e圖係繪示用以製造本發明另一實施例的製程 主要元件符號說明 1 堆疊 2 頂電極材料 4 底電極材料 6 侧壁導體材料 7?8 導電材料層 9 遮罩 10 電極結構 12 頂層 14 底層 20 電極結構 22,24 電極元件 26 侧壁導體 30 電極結構 32,34 電極元件 36 側壁導體 37,38 導體層 46 側壁導體 49 介電層 50 電極元件 51 基板 52 頂電極 16 200832678 53 凹口 54 底電極 57,58 導電材料層 60 電極兀件 61 基板 62 頂電極 65 栓塞元件 67 凹口 69 裂縫 200 記憶胞 202,204 電極元件 206 侧壁導體 207,208 導體層 210 頂電極 220 底電極 230 記憶元件 230,240 RRAM裝置 17

Claims (1)

1. 200832678 十、申請專利範圍 1. 一種電極結構，包括： 複數個電極層，其形狀大致為平板狀並以堆疊形成， 最外層提供導電接點，並定義一第一電流路徑通過該堆 疊；以及 侧壁導體層形成而鄰接於該電極層堆疊之二側，該二 侧壁導體層定義一第二電流路徑，其中該侧壁導電層之端 點係與該電極層之導電接點位於同一平面，使得電極結構 導電接點係各自由一組侧壁層端點以及一電極層導電接點 _所形成。 2. 如申請專利範圍第1項所述之電極結構，其中該第一 與第二電流路徑係形成並聯電阻。 3. 如申請專利範圍第2項所述之電極結構，其中該第一 與第二電極層係沈積於一半導體結構中。 4· 如申請專利範圍第2項所述之電極結構，其中該電極 ®層係由選自下列群組之一材料所構成：氮化鈦、氮化组、 與组。 5· 如申請專利範圍第4項所述之電極結構，其中該電極 結構係為南度推雜。 6. 如申請專利範圍第2項所述之電極結構，更包括複數 個電極層對。 18 200832678 7·如申請專利範圍第2項所述之 導體係由鈦所構成。 %極、％構，其中該側壁 8·如申請專利範圍第2項所述之雷搞纟士娃^ 極層係為薄膜，且1戸痒 本、、、口構’其♦該肚電 巧賴且其厚度係介於約〇.3至2〇奈米之間:冤 9·如申請專利範圍第2項所述之雷托丛碰 極層係為薄膜，且其厚度係約為5奈米Γ其中該些電 壁導Γί利㈣第2項所述之電極結構，I中，此" Θ體層係為薄臈’且其厚度係介於〇二;=側 且其厚度係約為5奈米 壁導體以2圍電極結構， ,2項所述之電極結構，其中該電極 罨轧接觸於相鄰之RRAM材料層。 結構所述之電極結構，其中該電極 氣接點與熱絕緣。；'70件，以提供該rram材料電 層材述之電極結構，其中該電極 頌Μ展不咼電阻率以及低導熱性。 15.:種電極結構，包括： 土 θ其中具有-凹口並具有一第一導體接點於 19 200832678 該凹口之内部而可存取； 複數個電極層連續地内襯於該凹口之内部； 一第二導體，其係與該些電極層之最外者形成電氣接 16. 如申請專利範圍第15項所述之電極結構，其中該電極 層係沈積於一半導體結構之中。 17. 如申請專利範圍第15項所述之電極結構，其中該電極 ⑩層係由選自下列群組之一材料所構成：氮化鈦、氮化组、 與组。 18. 如申請專利範圍第17項所述之電極結構，其中該些電 極材料係經高度摻雜。 19. 如申請專利範圍第15項所述之電極結構，其中該電極 層材料係選擇以顯以展示高電阻率以及低導熱性。 ⑩20· —種用以製造一電極結構之方法，包括下列步驟： 沈積複數層電極材料； 修剪該沈積結構至一預定寬度； 順形地沈積一層侧壁導體材料於該電極材料結構之 上； 蝕刻該沈積結構以從該電極結構之上表面移除該侧壁 導體材料，並修剪該電極結構至一預定寬度。 21.如申請專利範圍第20項所述之方法，更包括下列步 20 200832678 驟： 在該蚀刻步驟之前，沈積一層介電填充材料於該側壁 導電材料之上；以及 ‘ 進行該#刻步驟，以留下一層介電填充材料其黏附至 該侧壁導體材料之外表面。 22.如申請專利範圍第20項所述之方法，其中該電極層係 由選自下列群組之一材料所構成：氮化鈦、氮化组、與钽。 馨23·如申請專利範圍第20項所述之方法，其中該些電極材 料係經高度摻雜。 24·如申請專利範圍第20項所述之方法，其中該側壁導體 層係由鈦所構成。

   21