TW200830510A - Embedded passive device and methods for manufacturing the same - Google Patents
Embedded passive device and methods for manufacturing the same Download PDFInfo
- Publication number
- TW200830510A TW200830510A TW096100976A TW96100976A TW200830510A TW 200830510 A TW200830510 A TW 200830510A TW 096100976 A TW096100976 A TW 096100976A TW 96100976 A TW96100976 A TW 96100976A TW 200830510 A TW200830510 A TW 200830510A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- passive component
- buried
- substrate
- dielectric layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
200830510 九、發明說明 【發明所屬之技術領域】 本發明係有關於一種封裝結構及其製造方法,特別是有 關於一種具有埋入被動元件之基板及其製造方法。 【先前技術】 内埋電容元件結構為一種依照模組的電路特性與需求, 採用多層線路板封裝(Multiple Stacked Package ; MSP)技術將 f 電容以介電材料内埋於基板的中,實際應用時可以依照電路 特性與需求,而採用具有不同介電係數及電阻的基板材料來 應用在内埋電容、電阻或高頻傳輸線等設計上。透過内埋元 件基板技術的構裝整合,來縮短電路佈局並減少訊號傳輸距 離來提升整體元件的工作性能,藉以取代傳統離散式被動元 件例如電容器、電阻及電感等,其優點為減少離散式被動元 件的使用數量,進而降低產品的相關製作與檢測成本,縮減 基板厚度,並減少元件的銲點數目,提高模組的電氣高頻響 I 應以提昇產品構裝密度與可靠度。 以内埋式電容元件為例,習知的内埋式電容元件主要有 金屬/絕緣體/金屬(MentaMnsulator-Mental ;MIM)電容與垂直 指插電容(Vertically-Interdigitated-Capacitor ; VIC)兩種,其 中金屬/絕緣體/金屬電容器是利用位於多層線路板100之間的 上下兩片金屬平板101a和101b來構成的電容結構(請參照第 1圖)。而垂直指插式電容器(請參照第2圖)則是由位於於多層 線路板200間的多層金屬平板201a、201b、201c和20 Id互相 5 200830510 父錯璺而成。為了改盖 六_ — ϋ内埋式電各兀件的電容特性,此二種 電谷元件皆需增加電定么士雄 a ^ 谷、、、°構(五屬千板以及多層線路板)的疊 =:不僅佔據了有限的基板空間,又會使基板的嫩 【發明内容】 造方:,b可:二:要一種先進的内埋式電容元件結構及其製 的電容特性,來:基板厚度即可增進内埋式電容元件 導致美板严声“、白°内埋電各兀件爲了增加電容特性而 v致基板;度大幅增加的等問題。 板,ΓΓ:二的係在於提供—種具有埋入被動元件之基 ::!有弟一導電電路的夾層電路板、介電層、第一 迅和弟一電極以及第二 的介雷屏且女斤 具中汉於夾層電路板上 中·::電:弟-凹洞與第二凹洞。第-電極設於第1洞 二弟電極…二凹洞中,藉由第一與第二電極以及位 ” &與弟二電極間之介電層形成埋入被動元件。第一 導電電路電性連接第—電極與第二電極。 弟― 件之一目的係在於提供—種製造具有埋入被動元 Η土的其包含下列步驟:首先提供具有第_導希 電路的夾層雷玫 央声-心 circuit board)。再形成介電層於 板上。之後再於介電層中形成第-凹洞盥第-凹 以八射1 介電層之第一凹洞與第二凹洞令, Z 乂成弟-電極與第二電極,藉由第一 以及位於第—雷炻 乐一电極 電參/、弟一電極之間的介電層來形成埋入 6 200830510 元件。接著形成第二導電電路於第一電極與第二電極上。 Γ 本發明之又-目的係在於提供一種製造具有埋入被動元 件之基板的製程,其包含下列步驟:首先提供具有第一導電 電=的夾層電路板,在提供表面具有一介電層的一金屬片。 接著’將金屬>}層壓於夾層電路板之上’使得絕緣層係與失 層電路板上之第-導電電路接觸。再於金屬片與介電層中形 成第-凹洞與第二凹洞 '然後,將導電材料填人第—凹洞盘 :二凹洞中,以形成第一電極與第二電極,藉由第一電極了 弟二電極以及位於第一電極與第二電極間之介電層來形成埋 入被動元件。再形成一第二導電電路於第一電極與第二電極 上0 山根據上述較佳實施例,可知本發明的技術特徵係採用 肷設於介電層之同一側的兩個電極'位於兩電極之間的介泰 層’以及導通兩電極的電路來構成一個埋入被動元件,葬: 減少基板的疊層數目,縮短電路佈局並減少訊㈣ 佈線空間,具有不會使基板的厚度增加的優點,解決習知二 埋被動元件爲了增進工作效能而必須大幅增加基板厚度的: 【實施方式】 本發明的實施例係在於提供一 吸1、 種具有埋入被動元件之 板。為讓本發明之上述和其他目的、特徵、和優點能更 易懂,特舉-内埋有埋入式電容元件3〇之基板作月續 實施例來加以說明。 7 200830510 請參照第3圖,第3圖係根據本發明的較佳實施例所繪 示的一種内埋有埋入式電容元件3〇之基板3〇〇的縱向結構^ 面圖。此基板300包含:下壓合層313、具有第一導電電路 301的夾層電路板302、介電層3〇4、第一電極3〇6、第二電 極308以及第二導電電路310。 其中夾層電路板302係一核心層(3〇2)位於下壓合層33 上,且第一導電電路301形成於核心層(3〇2)之上。其^下壓 合層3 13係一介電層;另外,在本發明的一些較佳實施例之 Γ 中,還包含一第三導電電路303形成於下壓合層313與核心 層(302)之間。第一導電電路301和第三導電電路3〇3則係分 別形成於核心層(302)上下兩側的圖案化導電層。 設於夾層電路板302上的介電層304具有第一凹洞3〇^ 與第二凹洞304b,且第一凹洞304a與第二凹洞3〇仆相距有 一段距離。第一電極306設於第一凹洞3〇4a中;第二電極3〇8 設於第二凹洞304b中。 請參照第4 A圖,第4 A圖係根據本發明的較佳實施例所 ( 繪示的一種内埋有埋入式電容元件之基板的橫向結構剖面 圖。在本實施例之中,第4A圖係沿著第3圖所繪示的切線s 方向所作的橫向剖面圖。其中第一凹洞3〇4a與第二凹洞3〇4b 係分別介由雷射鑽孔法或曝光顯影法所形成的溝槽或窄孔, 其中第一凹洞304a與第二凹洞304b所形成的溝槽或窄孔係 互相平行。導電材料則介由網板印刷法(screen printing)法或 電鍍法填入第一凹洞304a與第二凹洞304b _,藉以形成由 兩個彼此平行之板狀結構(plate structure)所構成的第一電極 8 200830510 306和第二電極308。 在本發明的另外一些實施例之中,第一凹洞304a與第二 凹洞304b係刀別為梳子狀窄孔結構。請參照帛冑,第 圖=根據本發明的較佳實施例所繪示的另一種内埋有埋入式 電容το件之基板的橫向結構剖面圖。在本實施例之中,第一 凹洞鳥與第二凹洞觸係藉由雷射鑽孔法或曝光顯影法 所分別形成的-種梳狀溝槽結構,其中第—凹洞购盘第二 凹洞304b的梳狀溝槽結構係彼此叉合加如叫如㈣)。導電材 料則藉由網板印刷法法或電鍍法填入第一凹洞3〇乜與第二凹 洞304b中’藉以分別形成由兩個彼此又合之薄板梳狀結構 (Plate⑶mb价⑽㈣)所構成的第—電極鳩和第二電極地 請再參照第3圖,第—電極雇與第二電極⑽則 =二導電電路3H)電性導通至其他線路層;而第—電極州' 弟-電極308以及位於第—電極遍與第二電極地間之入 :層304三者即可形成埋入式電容元件%。在本發明的較二 ί 貫施例之中,第二導電電路31〇係形成於介電I 3〇4上二 具有一導通迴路的圖案化金屬層’用以電性導通第— 和弟二電極308至其他線路,並且可以與基板3〇〇外邛之立 他^子^件(未繪示),例如晶粒、電子元件或其它離散式被動 凡件,猎由打線(未繪示)電性連結。 動 、值得注意的是,基板3⑻還具有H容元件 成在下壓合層3 13之中。在本實施例之中,埋入 ^ 31係由第三電極305、第四電極307以及位於繁二動兀件 與第四電極307間的下壓合層313三者所構成。其中 9 1 200830510 極3 05係形成於下壓合層3 M_ 广i 口層313中的第三凹洞3〇3a中, 極307 :係形成於下壓合層313中的第四凹洞3㈣中。 弟—凹洞3 〇 3 a和第四四、、p| 2 a q κ於八 罘四凹洞303b係分別形成於下壓合 層313與核心層(302)接觸的相對一表面上 與第四凹洞303b相距有一段距離。1由楚一币 仅距離。其中弟二電極305和第四 電極307則係藉由電鍵或沉積的方式將導電材質分別殖充於 第三凹洞303a中和第二凹洞_之中所形成,並藉由第四
i 導電電路犯彼此電性連結。在本實施例之中,第四導電電 路3U係倶有-導通迴路的圖案化金制,形成於下壓合層 313,形成有第三凹洞3〇3a與第四凹洞3〇扑的表面上可用 來導通第二電極305和第四電極307。 另外基板300還包含有防銲層(s〇lder则叫3〇9和 311,分別覆蓋於第二導電電路31〇及第四導電電路312上, 使得第二導電電路310及第四導電電路312用以與外部之電 子元件(未繪示)電性連接之區域分別由防銲層309和31i裸2 出來。且第二導電電路310及第四導電電路312裸露的部分 上方還分別覆蓋有一層金屬覆蓋層3丨4和3丨6作為後續打線 或覆晶製程的銲墊(Pad)。 請苓照第5圖。第5圖係根據本發明的一個較佳實施例 所繪不之,製造如第3圖之具有埋入被動元件基板的製造流 程圖。其包含下列步驟: 首先請參照步驟S51,提供至少一個具有第一導電電路 301的夾層電路板302。在本發明的較佳實施例之中,夹層電 路板302包括下壓合層313以及核心層(302),可用來做為多 10 200830510 ㈢線路板封裝結構中的核心基材(C〇re Layer),但在其他實施 例之中,夾層電路板3〇2係用來做為多層線路板封裝結構中 的層[板(Laminated Layer)。 請參照步驟S52,再於夾層電路板3〇2上形成介電層 304。在本發明的較佳實施例之中,介電層3〇4係藉由埶 所形成的上壓合層。 … ° 之後再參照步驟S53,藉由例如藉由雷射鑽孔法或曝光顯 影=於介電層304中形成第一凹洞3〇4a與第二凹洞3〇4b。其 中第一凹洞304a與第二凹洞3〇4b並不限形狀與尺寸,較佳 :兩條互相平行的溝槽或窄孔,或是兩個彼此又合的梳狀‘ 然後請再參照步驟A S54,藉由網板印刷法或恭 材料填入介一之第一凹洞购與第二凹洞二 以分別形成第-電極鳩與第二電極308,藉由第一電極 306、弟二電極遣以及位於第—電極鳩與第二電極鳩之 來形成.埋入被動元件。在本發明的較佳實施 板狀社構:^ 3〇6和弟二電極3〇8分別由兩個互相平行的 板狀、、“冓’或兩個彼此叉合之薄板梳狀結構所構成。 j著料參照㈣S55,形成第二導電電路3ι〇於第—電 極3 06與第—電極3〇8上。 _ 包括在介電層30”成有第“電電路電310的步驟 積一導電層,接著圖凹洞3G4a#3G4b之一側上沉 圖案化金屬層二;:Γ 以形成具有導通迴路的 —在本發;二=結第一電極3〇6以及第二電極 月之中’導電層與第—電極3〇6和第 11 200830510 二電極308同時形成。 請再參照第6圖,第6 Hi目丨丨总# & ^ 图則係根據本發明的另一個較佳 貫施例所繪示之製造如第3圖之呈右揀 181之具有埋入破動元件基板的製 造流程圖。其包含下列步驟·· 首先請參照步驟S61,提供具有第一導電電路3〇ι的失芦 電路板302,以及表面具有_介带 9 ^ ,丨屯層3〇4的一金屬片。在本發 明的較佳實施例之中,夾層電路板302包括下壓合層313以 及核心層(302),可用來做為多層線路板封裝結構中的核心基 材,但在其他實施例之中,夾層電路板302係用來做為多層 線路板封裝結構中的層壓板。介 傲"窀層304係由一預浸潰體 (prepreg)所形成用來披覆金屬層的覆蓋層。 接著請參照步驟S62,將金屬片層壓曰於夾層電路板Μ2之 上,使得介電層304係與夾層電路板⑽之第一導電電路3〇1 接觸。 L· 請再參照㈣S63’藉由例如藉由雷射鑽孔法或曝光顯影 法於金屬片與介電| 304中形成第—凹 '洞购與第二凹;同 鳩:其中第-凹洞3〇4a與第二凹洞遍並不限形狀與尺 寸,較佳係兩條互相平行的溝槽切孔,或是兩個彼此叉合 的梳狀溝槽結構。 然後請再參照步驟S64,藉由網板印刷法或電鍍法將導電 材料真人’丨電f 3G4之第-凹洞3Q4a與第二凹洞3叫中, 以分別形成第一電㉟306與第二電極3〇8,藉由第一電極 306、第二電極3〇8以及位於第—電極鳩與第二電極綱之 間的介電I 304來形成埋入被動元件。在本發明的較佳實施 12 200830510 例中,第一電極306和第二電極308分別由兩個互相平行的 板狀結構,#兩個4皮此叉合之薄板梳狀結構所構《。丁、 斤接著請再參照步驟S65,形成第二導電電路31〇以電性連 接第-電極306與第二電極3〇8。形成第二導電電路電3 步驟包括目案化金屬層以形成一導通迴路使第-電極3〇6鱼 第二電極308電性連結。 、 另外形成如第3圖所繪示的基板300還包括:形成一 銲層309覆蓋在第二導電電路3 1()Ji,並使得第二導電電= f 上310用來與外部電子元件(未繪示)電性連的區域由該防銲 層309裸露出來。並在第二導電電路31〇之裸露部分形成— 金屬覆蓋層3 14於其上,作為後續打線或覆晶製程的鲜塾。 根據上述較佳實施例,可知本發明的技術特徵係採用 形成於夹層電路板上之至少一個介電層中的二個凹洞來填充 導電材料,藉以形成兩個彼此分離的電極;並藉由兩電極和 位於兩電極之間的介電層,以及導通兩電極的電路來直接構 成一個埋入被動元件。由於兩個電極係直接嵌設於單一介電 〇層之中,因此即使爲了增進内埋電容元件的電容特性,而增 力曰口導電電極數量或密度,也不需要增加夾層電路板的疊層妻1 里’ 成夹層電路板厚度大幅增加。 應用上述之實施例,不僅可縮短封裝基板的電路佈局並 減少訊號傳輸距節省佈線空間,具有不會使基板的厚度增加 的優點,可以解決習知内埋被動元件爲了增進工作效能而必 須大幅增加基板厚度的問題。另外由於形成埋入被動元件的 電極皆形成於介電層之同一側,因此相較於習知内埋被動元 13 200830510 件’ ϊΐΐΐ單純,故亦可減少製程步驟降低製程成本。 雖;、、、、本ι明已以數個較佳實施例揭露如上,然苴並 以:定本發明,任何熟習此技藝者,在不脫離本發明之精神 和耗圍内’當可作各種之更動與潤飾,因此 圍當視後附之申請專利範圍所界定者為準。 之保遵乾 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、 易懂,下文转兴卜几—ρ μ 傻.、、、占月匕更明顯 易It Τ文特舉-車父佳貫施例,並配合所附圖式,作詳細言,、 明如下: ' w 立第1圖係繪示一種傳統金屬/絕緣體/金屬電容器的結構示 意圖。 ’、 立第1圖係緣示—種傳統中金屬/絕緣體/金屬電容的結構示 意圖。 η圖係繪示-種傳統垂直指插式電容器的結構示意圖。 弟3圖係根據本發明的較佳實施例所繪示的— 埋入式電容元件30之基板300的縱向結構剖面圖。 有 第4Α圖係根據本發明的較佳實施例所繪示的— 埋入式電容元件之基板的橫向結構剖面圖。 鬥埋有 第4Β圖係根據本發明的較佳實施例所繪示 有埋入式電容元件之基板的橫向結構剖面圖。另—種内埋 第5圖係根據本發明的一個較佳實施例所繪示 如第3圖之具有埋入被動元件基板的製造流程圖。 第6圖則係根據本發明的另—個較佳實施例所“之製 14 200830510 造如第3圖之具有埋入被動元件基板的製造流程圖 主要元件符號說明 100 :多層線路板 101a: 金屬片 101b :金屬片 200 : 夕層線路板 201a :金屬平板 201b :金屬平板 201c :金屬平板 201d :金屬平板 30 : 電容元件 31 ·· 電容元件 300 ’基板 301 第一導電電路 302 : 夾層電路板 303a :第三凹洞 303b ••第四凹洞 304 : :介電層 304a :第一凹洞 304b :第二凹洞 305 : 第三電極 306 第一電極 307 : 第四電極 308 弟—電極 309 ·· 防鲜層 310 第二導電電路 311 : 防銲層 313 下壓合層 314 : 金屬覆蓋層 316 金屬覆蓋層 S :切線 S51 提供至少一個具有第一導電電路的夾層 S52 於夾層電路板上形成介電層 r ° S53 於"電層中形成第一凹洞與第二凹洞。 S54 將導電材料填入第一凹洞輿 ^第二凹洞中 一電極與第二電極 ’藉由第- -電極、第二 15 200830510 561 ·提供具有第一導電電路的夾層電路板,以及表面具有— 介電層的一金屬片。 562 ·+將至屬片層壓於夾層電路板之上,使得介電層係與夾層 電路板之第一導電電路接觸。 563 如错由雷射鑽孔法或曝光顯影法於金屬片與介電 層中形成第一凹洞與第二凹洞。 罨 S 6 4 ·將導電材料填 別开… 之第一凹洞與第二凹洞中,以分 別形成弟—電極與第 γ以刀 f 及位於第一電極與第二泰精由弟—電極、第二電極以 動元件。 屯極之間的介電層來形成埋入被 S65 ··形成第二導電電路於 弟一電極與第二電極上。 16
Claims (1)
- 200830510 十、申請專利範圍 1. 一種具有埋入被動元件之基板製程,其包含下列步驟: 提供一夾層電路板(interlayer circuit board),其上具有一 第一導電電路; 形成一介電層於該夾層電路板上; 形成一第一凹洞與一第二凹洞於該介電層; 填入一導電材料於該介電層之該第一凹洞與第二凹洞 中,以形成一第一電極與一第二電極,藉由該第一電極與、 該第二電極以及位於該第一電極與該第二電極其間之介電層 形成該埋入被動元件;及 形成一第二導電電路於該第一電極與第二電極上。 2·如申請專利範圍第1項所述之具有埋入被動元件之基 板製程,其另包含: 形成一防銲層(solder mask)覆蓋於該第二導電電路上,使 得該第二導電電路上用以電性連接至外部之區域由該防銲層 裸露出來;以及 形成一金屬覆蓋層於該第二導電電路之裸露部分。 3·如申請專利範圍第1項所述之具有埋入被動元件之基 板製程,其中該凹洞形成步驟係利用雷射鑽孔法達成。 4·如申請專利範圍第1項所述之具有埋入被動元件之基 17 200830510 板製程’其中該凹洞形成步驟係利用曝光顯影法達成。 制5’如申請專利範圍第1項所述之具有埋入被動元件之基 板製程,其中該導電材料填入步驟係利用網板印刷法(screen printing)法達成。 ,6·如巾請專利範圍第i項所述之具有埋人被動元件之基 板製私,其中該導電材料填入步驟係利用電鍍法。 " 7·如申凊專利範圍第丨項所述之具有埋入被動元件之基 板製程,其中該第一盘笛—垂士目士 币 /、弟一電極具有一板狀結構(plate structure)且彼此平行。 8·如申請專利範圍第丨項所述之具有埋入被動元件之基 板製程,其中該第一電極具有複數個第一薄板梳子結構awe comb structure),該第二電極具有複數個第二薄板梳子結構, C並且該些第一薄板梳子結構係與該些第二薄板梳子結構彼此 叉合(interdigitated)。 9 · 一種具有埋入被動元件之基板,其包含: 一夾層電路板,其上具有一第一導電電路; 一介電層,設於該夾層電路板上,該介電層具有一第一 凹洞與一第二凹洞; 一第一電極設於該介電層之第一凹洞中; 18 200830510 一第二電極,設於該介電層之第二凹洞中,藉由該第一 與第二電極以及位於該第一電極與第二電極間之該介電層形 成該埋入被動元件;及 一第二導電電路設置於該第一電極與第二電極上。 ίο.如申請專利範圍第9項所述之具有埋入被動元件之 基板,其另包含: 一防銲層(solder mask)覆蓋於該第二導電電路上使得續 接至外部之區域由該防銲層裸露 出來,以及 一金屬覆蓋層位於該第二導電電路之裸露部分。 11·如申請專利範圍第9項所述之具有埋入被動元件之 基板,其中該第-與第二電極具有—板狀結構(ρ1_价⑽㈣ 且彼此平行。 12.如申請專利範圍第9項所述之具有埋入被動元件之 基板,其中該第-電極具有複數個第—薄板梳子結構⑻仙 comb structure),該第二電極具有複數個第二薄板梳子結構, 並且該些第一薄板梳子結構係與該些第二薄板梳子結構彼此 叉合。 13· —種具有埋入被動元件之基板製程,其包含下列步 19 200830510 提供一夹層雷牧^ 路板,其具有一第一導電電路; 提供一金屬片复I ’、表面具有一介電層; 層壓將該金屬片於兮+ Α β @ + 片於该夾層電路板之上,使得該絕緣屌係 與該夾層電路板上之 眾層係 邊弟一導電電路接觸; 形成一第一凹洄命 ^ 士 … 门。一弟二凹洞於該金屬片與該介電屑· 填入導電材料於一 曰’ 、以弟一凹洞與該第二凹洞中,以形忐 第一電極盎一笼一 +丄 ❿成一 於w 2第 藉由該第-電極、第二電極以及位 於該弟一電極鱼續笛一 久位 一从 .一 ^弟一電極間之該介電層來形成該埋入#叙 凡件;以及 饭動 形成一第 電電路於該第一電極與第二電極上 之 =如中請專利範圍第13項所述之具有埋人被動元件 製程,其該介電層係為-預浸潰體(prepreg)。 之 15.如申請專利範圍第13項所述之具有埋入被動元 基板製程,其另包含: Ο + +形成一防銲層覆蓋於該第二導電電路上,使得該第二… ^路上用以電性連接至外部之區域由於 ^ 來;以及 卞曰俅路出 形成一金屬覆蓋層於該第二導電電路之裸露部分。 美\6·如申請專利範圍第1 3項所述之具有埋入被動元件之 土板製程,其中該凹洞形成步驟係利用雷射鑽孔法達成。 20 200830510 17·如申請專利範圍第13項所述之具有埋入被動元件之 基板製程,其中該凹洞形成步驟係利用曝光顯影法達成。 18·如申請專利範圍第13項 ^ $所返之具有埋入被動兀件之 基板製程,其中該導電材料埴入牛取 才,、入步驟係利用網板印刷法法達 成0 19 丨·如申請專利範圍第1 3項戶斤汁貝所逑之具有埋入被動元件之 基板製程,其中該導電材料填入+ _ & ^ 具八步驟係利用電鍍法。 20·如申請專利範圍第13 基板製程,其中該第一電極與 structure)且彼此平行。 貝所述之具有埋入被動元件之 第一電極具有一板狀結構(plate 2 1 ·如申請專利範圍第1 3項所什十曰+ ^ ^ ^ ^ 少 貝所迷之具有埋入被動元件之 基板衣私’其中该弟一電極具有福盤彳# ,1 设數個弟一薄板梳子結構 :c = :::re) ?第二電極具有複數個第二薄板梳子 :::二結構係與該些第二薄板梳子結 構彼此叉合。 21
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096100976A TWI331387B (en) | 2007-01-10 | 2007-01-10 | Embedded passive device and methods for manufacturing the same |
US11/939,797 US20080164562A1 (en) | 2007-01-10 | 2007-11-14 | Substrate with embedded passive element and methods for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096100976A TWI331387B (en) | 2007-01-10 | 2007-01-10 | Embedded passive device and methods for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200830510A true TW200830510A (en) | 2008-07-16 |
TWI331387B TWI331387B (en) | 2010-10-01 |
Family
ID=39593538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096100976A TWI331387B (en) | 2007-01-10 | 2007-01-10 | Embedded passive device and methods for manufacturing the same |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080164562A1 (zh) |
TW (1) | TWI331387B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8582333B2 (en) * | 2008-06-30 | 2013-11-12 | Intel Corporation | Integration of switched capacitor networks for power delivery |
US8330436B2 (en) | 2008-06-30 | 2012-12-11 | Intel Corporation | Series and parallel hybrid switched capacitor networks for IC power delivery |
KR102015812B1 (ko) * | 2012-10-05 | 2019-08-30 | 한국전자통신연구원 | 회로보드, 그 제조방법, 및 이를 포함하는 반도체 패키지 |
JP5754468B2 (ja) * | 2013-06-13 | 2015-07-29 | トヨタ自動車株式会社 | キャパシタ配置構造及びキャパシタ実装方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223655A (ja) * | 1999-01-29 | 2000-08-11 | Rohm Co Ltd | 半導体装置 |
JP2004297619A (ja) * | 2003-03-27 | 2004-10-21 | Kyocera Corp | 弾性表面波装置 |
US7626829B2 (en) * | 2004-10-27 | 2009-12-01 | Ibiden Co., Ltd. | Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board |
US20060228855A1 (en) * | 2005-03-29 | 2006-10-12 | Intel Corporation | Capacitor with co-planar electrodes |
US7202548B2 (en) * | 2005-09-13 | 2007-04-10 | Via Technologies, Inc. | Embedded capacitor with interdigitated structure |
-
2007
- 2007-01-10 TW TW096100976A patent/TWI331387B/zh active
- 2007-11-14 US US11/939,797 patent/US20080164562A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TWI331387B (en) | 2010-10-01 |
US20080164562A1 (en) | 2008-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI305119B (en) | Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same | |
TWI283152B (en) | Structure of circuit board and method for fabricating the same | |
CN107452694B (zh) | 嵌入式封装结构 | |
TW200414835A (en) | Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate | |
TWI336226B (en) | Circuit board structure with capacitor embedded therein and method for fabricating the same | |
US7407883B2 (en) | Electronic package with improved current carrying capability and method of forming the same | |
TW200833188A (en) | Package structure with embedded capacitor and applications thereof | |
TWI296492B (en) | Un-symmetric circuit board and method for fabricating the same | |
TW200806107A (en) | Multilayer wiring board capable of reducing noise over wide frequency band with simple structure | |
TW200820865A (en) | Circuit board structure having embedded compacitor and fabrication method thereof | |
CN105228343A (zh) | 一种软硬结合板及其制作方法 | |
TW200830510A (en) | Embedded passive device and methods for manufacturing the same | |
TW200847363A (en) | Structure of pachaging substrate and package structure thereof having chip embedded therein | |
JP2006121046A (ja) | 回路基板 | |
TWI243388B (en) | Structure and method for a multi-electrode capacitor | |
US20140201992A1 (en) | Circuit board structure having embedded electronic element and fabrication method thereof | |
TWI357292B (en) | Multilayer circuit board with embedded electronic | |
TW201936019A (zh) | 線路板結構及其製作方法 | |
CN206100600U (zh) | 一种pcb板 | |
JP3912248B2 (ja) | 電磁誘導スパイラルインダクタ | |
CN111180385B (zh) | 半导体器件、半导体集成装置以及半导体器件的制造方法 | |
CN100501952C (zh) | 具有埋入被动元件的晶粒承载用封装基板及其制造方法 | |
US20050269685A1 (en) | Buried array capacitor and microelectronic structure incorporating the same | |
KR100657419B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20130060754A (ko) | 인쇄회로기판 및 그 제조 방법 |