TW200829929A - Circuit of detecting power-up and power-down - Google Patents

Circuit of detecting power-up and power-down Download PDF

Info

Publication number
TW200829929A
TW200829929A TW096141522A TW96141522A TW200829929A TW 200829929 A TW200829929 A TW 200829929A TW 096141522 A TW096141522 A TW 096141522A TW 96141522 A TW96141522 A TW 96141522A TW 200829929 A TW200829929 A TW 200829929A
Authority
TW
Taiwan
Prior art keywords
power
signal
selection
circuit
signals
Prior art date
Application number
TW096141522A
Other languages
English (en)
Inventor
Hwan-Wook Park
Woo-Seop Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200829929A publication Critical patent/TW200829929A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Description

200829929 九、發明說明： 【發明所屬之技術領域】 實例性實施例係關於一種電路及一種偵測一半導體穿置 中之功率上升及功率下降之方法。 【先前技術】
由於電子系統正不斷地變得更小，因此加大了對減少 半導體裝置所耗散之功率之研究。舉例而言，可端： 模式降低—半導體裝置中之備用電路塊之功率於以減 隸散。在-功率下降狀態中，—電路塊並非完全斷電， :是將-包含於該電路塊中之電流源關閉以減少茂漏電 功率上升時間及功率下降時間可包含於 裝置之測試規格中 在偵測功率上升或功率下降之習用方法中，藉由法 過一電路之平均電流確定該 θ ''现 退出功率下降模式。使用f用方=進入功率下降模式或 時間或功# 方法無法量測功率下降進入 丁』4刀手下降退出時間， 測雷踉少、W从不 乃口未使用一測試器即時量 1路之運作電流。半導體記憶體裝置之功率上升/功率 下IV備用時間（其可經由測試確 … 給功率上升/功率下降之 ）了月匕#父長，此乃因必須 使運作速度降格。 1%間添加-裕量。因而，可 【發明内容】 貝例拴貝施例提供一種能夠即 率下降時間之功率上并/ ^… 夺耠供功率上升特間及功 率下降偵測電路。實例性實施 126412.doc 200829929 例亦提供一種具有該功率上 體裝置及-種具有該半導體：置:率下㈣測電路之半導 /一 v體衣置之記憶體系統。此外，每 二力：施：：供’測功率上升或功率下降於： i、功率上升柃間及功率下降時間之方法。 美 :，:：實施例’一功率上升/功率下 包含-功率偵測電路、—選擇電路及一確定電路。路了 =率偵測電路可根據複數個對應於流過複數個 感測信號產生複數個偵測信號。該選擇電路可： 升/功率下降模式選擇控制信號及該等㈣Γ 5虎產生複數個選擇信號。該確定電路可因應於—上、升；； 降控•號對該等選擇信號實施—邏輯運算以產生—功率 上升完成信號及一功率下降完成信號。 … 該功率上升/功率下降偵測電路可進一步包 器，該解碼器將-功率模式信號解碼以產生馬 功率下降模式選擇㈣錢及該上升/下降控制料。升/ 當所有選擇信號被啟㈣，可啟用該功 二 =啟隸號可因應於最後所啟用之選二號 ;功率上升延遲可由自啟用該功率模式信號之時間至啟用 邊功率上升完成信號之時間之時間週期確定。 =選擇信號被禁用時’可啟用該功率下降完成信 ::力率下降完成信號可因應於最後所禁用 而啟用。 該功率下降延料由自啟㈣功率模式信號之時間至啟 126412.doc 200829929 用該功率下降完成信號之時間之時間週期確定。 根據貫例性實施例，一半導 干¥體爰置可包含一内部電路及 一功率上升/功率下降偵測電路。 」内p電路可包含硬數個功能塊，且可產生複數個感測 信號。該功率上升7功率下降读測電路可根據-功率模式 信ί及料感測信號產生—功率上升完成信號及-功率$ 降虎。該功率上升完成信號及該功率下 可分別指示功率上升時間及功率下降時間。 成仏此 根據實例性實施例，一記憶體系統可包 體裝置及一記憶體控制器。 蔽。己u 该半導體記憶體裝置可因應於一時鐘信號、一命令"虎 及-位址而儲存輸入資料或輸出所儲存之資料。該半^ 呑己憶體裝置可即時偵測流過電路塊之電流以確定功率 時間及功率下降時間。該半導體記憶體裝置可產生一功率 上升完成信號及一功率下降完成信號。 該記憶體控制器可因應於該功率上升完成信號或該功率 下降完成信號而向該半導體記憶體裝置提供時鐘信號 令信號、位址及輸入資料。 根據實例性實_ ’―㈣測功率上升或功率下降之方 法可包含：根據複數個對應於流過複數個功能塊之電流之 感測信號產生複數個偵測信號、根據一功率上升/功率下 降模式選擇控制信號及該等須測信號產生複數個選擇信 號，及因應於-上升/下降控制信號對該等選擇信號而實 施-邏輯運算以產生-功率上升完成信號及一功率下降完 126412.doc 200829929 成信號。 【實施方式】 本文揭示詳細實例性實施例。然而，本文所揭示之具體 結構及功能細節僅於代表闡述實例性實施例之目的。然 而’實例性實施例可以多種替代形式體現，而不應視為僅 限於本文所闡明之實施例。 因此，雖然實例性實施例容許各種修改及替代形式，然 而本發明之實施例將以舉例說明方式顯示於圖式中且本文 將對其進行詳述。然而，應瞭解，並不意欲將實例性實施 例限於所揭示之特定形式，而相反地，實例性實施例擬將 涵蓋屬於實例性實施例範圍内之所有修改、等效物及替代 物。在該等圖之說明中，相同之編號指示相同之元件。 _將瞭解，儘管本文可使用第一、第二等措詞來闡述各種 70件’但此等元件不應受限於該等措詞。該等措詞僅用於 將-個元件與另一元件區分開。舉例而言，可將一第：元 =作-第二元件，且同樣地，亦可將一第二元件稱作一 弟一凡件’此並不背離實例性實施例之範圍。如本文中所 使用，措詞，，及/或”包含關聯列舉物項中之一者或多者 一及全部組合。 將瞭解’當稱一元件連接,f戋 一从 佼次耦合至另一元件時，該 反::接連:絲合至其它元件或可存在介入元件。相 反田稱一几件丨丨直接連接丨丨或丨，直接耦合”至另— 則不存在介入元件。用於間 π件時’ 騎用於闡迷π件之間關係 以相同方式理解（例如，"在...之 /、他子韻、 了置接在···之間”，”田比 1264J2.doc 200829929 鄰"對"直接毗鄰"等等）。 本文中所使用之術語僅出於闡述特定實施例之目的而並 非意欲限定實例性實施例。如本文中所使用，單數形式 ”一⑷"、"一㈣"及”該（the)"亦意欲包括複數形式，除非 上下文明確指明。將進一步瞭解，當本文中使用措詞"包 括（comprise)，，包括（comprising)"包含（include)"及 /或"包含 (including)"時，其詳細說明存在所述特徵、整數、步驟、 作業、元件及/或組件但並不排除存在或添加一個或多個 其它特徵、整數、步驟、作業、元件、組件及/或其群 組。 亦應注意，在某些替代實施方案中，所述功能/行為可 不以圖中所指不之次序出現。舉例而t，於端視所涉及之 功能/行為，可實際上大體上同時或有時以相反次序執行 兩個順次顯示之圖。 除非另外界定，否則本文中所使用之全部措詞（包含技 術及科學措同）具有與實例性實施例所屬技術領域之一般 技=者所共知之相同含義。應進—步瞭解，應將措詞（諸 如吊用予典中所定義之彼等措詞)解釋為具有與其在相關 技術背境中之人# α 關 7 、 3義相一致之含義，而不應以理想化或過分 形式化之思義來解釋，除非本文中明確規定如此。 圖1係一圖解說明一根據實例性實施例之記憶 1〇〇〇之方塊圖。 糸、、先 參照圖1，今降-/ A 體糸統1000可包含一半導體記憶體萝 1100及一記怜辦衣罝 G ^、體控制器1200。 126412.doc 200829929 半導體記憶體裝置11 〇 〇可因應於一時鐘信號c L κ、—命 令信號CMD及-位址ADDR而儲存或輸出資料DATA。半 導體記憶體裝置U00可即時偵測流過電路塊之電流以確定 功率上升時間及/或功率下降時間，且可產生一功率上升 完成信號PU及/或一功率下降完成信號PD。 記憶體控制器12〇〇可因應於功率上升完成信號pu或功 率下降完成信號PD向半導體記憶體裝置测提供時鐘信號 CLK、命令信號CMD、位址ADDR及資料dΑτΑ。 儿 半導體記憶體裝置"〇〇可包含一内部電路111〇及一功率 上升/功率下降偵測電路112〇。内部電路1Η0可包含複數 個功能塊11U至111η，且可產生複數個感測信號如至 SSn。功率上升/功率下降偵測電路丨12〇可確定功率上升時 間及功率下降時間且可根據—功率模式信號及該等感測信 5 虎產生一功率上升完成信號及一功率下降完成信號。 圖2係一圖解說明根據實例性實施例之功率上升/功率下 降债測電路U20之方塊圖。圖2之功率上升/功率下㈣測 電路1120可用於圖1之記憶體系統1000中。 參照圖2，功率上升/功率下降偵測電路112〇可包含一功 率偵測電路1130、——選擇電路114〇、一確定電路115〇及一 解碼器116 0。 功率偵測電路1130可包含功率偵測器1131、1136、1137 及1138，且可根據感測信號SS1、SS2、ss3&ss4產生偵 測信號 VDET1、VDET2、VDET3 及 VDET4。解碼器]16〇可 將功率模式信號PMC解碼以產生控制信號CS1、cS2、 126412.doc -11- 200829929 CS3及CS4。選擇電路1140可根據控制信號CSl、CS2、 CS3及偵測信號VDET1、VDET2、VDET3及VDET4產生選 擇信號PP1、PP2、PP3及PP4。確定電路1150可因應於控 制信號CS4對選擇信號PP1、PP2、PP3及PP4實施一邏輯運 算以產生功率上升完成信號PU及功率下降完成信號PD。 圖3係一圖解說明一包含於圖2之功率上升/功率下降偵 測電路中之功率偵測器113 la之一實例之方塊圖。 參照圖3,功率偵測器1131a可包含一差分放大器1133、 苐一電阻器R1、一第二電阻器R2、一電流鏡11 3 2、一 弟二電阻器R3及一反相器1134。 差分放大器1133可具有一第一參考電壓VREF施加至其 之第一差分輸入端子、一放大器輸入信號VIN施加至其之 第二差分輸入端子及一輸出端子。差分放大器1133可放大 放大器輸入信號VIN與第一參考電壓VREF之間的差。 第一電阻IsRl可耦合於第一差分輸入端子與差分放大器 1133之輸出端子之間。第二電阻器R2可耦合於第一差分輸 入端子與一第二參考電壓vc施加至其之一端子之間。電 流鏡1132可耦合至第二差分輸人端子，且可產生_與輸入 :流信號IS1成比例之電流信號。第三電阻器们可耦合於 第二差分輸入端子與接地vss之間，且可將第一電流信號 轉換成放大器輸入信號VIN。反相器1134可反轉差分放大 器1133之輸出信號以產生一偵測器輸出信號v〇。 圖4係一圖解說明一包含於圖2之功率±升/功㈣㈣ 測電路mo中之功率偵測器lmb之另—實例之方塊圖。、 126412.doc -12- 200829929 參知、圖4，功率债測器113 1 b可包含一差分放大器113 3， 一第一電阻器R1、一第二電阻器R2、一電壓至電流轉換 1132a 弟二電阻益R3及一反相器1134。 差分放大器1133可具有一第一參考電壓VREF施加至其 之第一差分輸入端子、一放大器輸入信號VIN施加至其之 第二差分輸入端子及一輸出端子。差分放大器1133可放大 放大态輸入#號VIN與第一參考電壓VREF之間的差。 第一電阻器R1可耦合於第一差分輸入端子與差分放大器 1133之輸出端子之間。第二電阻器R2可耦合於第一差分輸 入端子與一第二參考電壓VC施加至其之一端子之間。電 壓至電流轉換器1132a可耦合至第二差分輸入端子，且可 對輸入電壓信號VS1實施電壓至電流轉換以產生一第二電 流信號。第三電阻器R3可耦合於第二差分輸入端子與接地 VSS之間，且可將第一電流信號轉換成放大器輸入信號 VIN。反相器1134可反轉差分放大器1133之輸出信號以產 生一偵測器輸出信號VO。 圖5係一圖解說明圖3及圖4之功率偵測器之滞後特性之 曲線圖。 下文中，將參照圖3、4及5闡述具有滯後特性之功率偵 測器113 1 a及113 1 b之作業。 在圖3及圖4中，輸入電流信號IS1及輸入電壓信號vS1可 係對應於圖2中所圖解說明之感測信號以丨之信號，且偵測 為輸出仏號vo可係一對應於偵測信號VDET1之信號。 在圖3及圖4中所圖解說明之功率偵測器丨131&及丨i3ib 126412.doc -13- 200829929 中，放大器輸入信號VIN之幅值在偵測器輸出信號VO自一 邏輯”低”狀態過渡至一邏輯’’高”狀態時可能不同於放大器 輸入信號VIN之幅值在偵測器輸出信號VO自一邏輯”高”狀 態過渡至一邏輯”低π狀態時。亦即，當偵測器輸出信號VO 正上升及正下降時，功率偵測器113 la及113 lb可具有具有 不同幅值之參考電壓VREF_UP及VREF JDN。 參照圖3，可與輸入電流信號IS1成比例之第一電流信號 可藉助電流鏡1132提供至差分放大器1133之第二差分輸入 端子。該第一參考電壓可由以下表達式1表示，該第一參 考電壓可係差分放大器1133之第二差分輸入端子之一電 壓。 表達式1 VREF = VC + (-VO-VC) X (R2/ (R1+R2)) 當放大器輸入信號VIN變成比第一參考電壓VREF大時， 差分放大器1133之輸出信號可自一邏輯”高”狀態過渡至一 邏輯"低”狀態且偵測器輸出信號VO可自一邏輯"低”狀態過 渡至一邏輯n高π狀態。此時，參考電壓VREF_UP可由以下 表達式2表示。 表達式2 VREF_UP = VC + (VDD-VC) X (R2/ (R1+R2)) 當放大器輸入信號VIN變成比第一參考電壓VREF小時， 差分放大器1133之輸出信號可自一邏輯”低”狀態過渡至一 邏輯n高”狀態且偵測器輸出信號VO可自一邏輯”高”狀態過 渡至一邏輯”低”狀態。此時，參考電壓VREF_DN可由以下 126412.doc -14- 200829929 表達式3表示。 表達式3 VREF—DN = VC - VC X (R2/ (R1+R2)) 參照圖4，輸入電壓信號VS1可藉由電壓至電流轉換器 1132a轉換成第二電流信號，且該第二電流信號可提供至 差分放大器1133之第二差分輸入端子。該第二電流信號可 藉由第二電阻器r3轉換成放大器輸入信號VIN(例如，一電 壓信號）。 圖3之功率偵測器1131a及圖4之功率偵測器U3ib可以圖 5中所圖解說明之滯後特性類似地運作。 如圓3及圖4中所圖解說明，提供至差分放大器ιΐ33之一 個輸入端子之放大器輸入信號VIN可係一其中輸入電流信 號IS1或輸入電壓信號VS1已藉由第三電阻器们轉換為一 電壓信號之信號。 圖6係一圖解說明一包含於圖2之功率上升/功率下降偵 測電路1120中之選擇電路！〗4〇及確定電路丨15〇之一實例之 方塊圖。 參照圖6，選擇電路i14〇a可包含一第一多工器1142、一 第二多工器1144、一第三多工器1146、一第一反相器 1141、一第二反相器ι143及一第三反相器1145。 選擇電路1140a可將第一偵測信號VDET1作為第一選擇 k號PP1輸出。第一反相器丨141可反轉第二偵測信號 VDET2，第二反相器Hu可反轉第三偵測信號VDET3，且 弟二反相器1145可反轉第四铺測信號vdet4。 126412.doc -15- 200829929 弟夕工态1142可因應於一第一功率上升/功率下降模 式選擇控制信號CS1選擇第二偵測信號VDET2及第一反相 器1141之一輸出信號中之一者以產生一第二選擇信號 PP2。 第一夕工器1144可因應於一第二功率上升/功率下降模 式選擇控制信號CS2選擇第三偵測信號VDET3及第二反相 為1143之一輸出信號中之一者以產生一第三選擇信號 PP3 ° 第二多工器1146可因應於一第三功率上升/功率下降模 式選擇控制信號CS3選擇第四偵測信號VDET4及第三反相 裔1145之一輸出信號中之一者以產生一第四選擇信號 PP4 〇 確定電路11 50可包含一 AND閘1151、一 OR閘1153及一 多工器1155。 AND閘11 5 1可對選擇信號pp i、PP2、PP3及pp4實施一 邏輯AND運算以產生一第一確定信號PuL。OR閘1153可對 選擇信號PP1、PP2、PP3及PP4實施一邏輯OR運算以產生 一第二確定信號PDL。多工器1155可因應於一上升/下降控 制信號CS4選擇第一確定信號PUL及第二確定信號PDL中 之一者以產生功率上升完成信號PU及功率下降完成信號 PL。 在下文中’將闡述圖6中所圖解說明之選擇電路1140a及 確定電路1150之作業。 選擇電路1140a可因應於偵測信號VDET1、VDET2、 126412.doc -16 - 200829929 VDET3及VDET4產生選擇俨 、释 k 唬PP1、PP2、pp3 及 pp4， 荨"ί貞測信號可係圖2中所同細^,、π 斤圖解祝明之功率债測電路j j 3 〇 輸出信號。 選擇電路114Ga可將第—偵測信號vmti作為第 信號PP1輸出。第一選摆产& t 、评 &擇化唬PP1可係與第一偵 VDET1相同之信號。當第一 田弟功率上升/功率下降模式選擇 控制信號CS 1係一邏輯”丨”主 、弭1時，弟二偵測信號¥1)£72可作 第二選擇信號PP2輸出，且告 . ^ 且§弟一功率上升/功率下降模式 選擇控制信號CS1係一邏輯”〇”车楚 ^铒〇呀，弟二偵測信號VDET2之 經反轉信號可作為第二選擇信號PP2輸出。 §第一功率上升/功率下降模式選擇控制信號⑶係一邏 輯”1"時二第三㈣信號V贿3可作為第三選擇信號PP3輸 出’且當第二功率上升/功率下降模式選擇控制信號⑶係 -邏輯時’第三偵測信號VDET3之經反轉信號可作為 第三選擇信號PP3輸出。 當第三功率上升/功率下降模式選擇控__邏 輯π 1 ”時，第四偵測信號VDET4I从达- u UbT4可作為第四選擇信號ΡΡ4輸 出，且當第三功率上升/功率下膝抬t 斤刀半下降杈式選擇控制信號CS3係 一邏輯ποπ時，第四偵測作雜vn 彳貝劂仏唬VDET4之經反轉信號可作為 第四選擇信號PP4輸出。 因而第&擇仏唬PP1可具有與第一偵測信號VDET1 相同之邏輯狀態。選擇電路114〇&可輸出選擇信號 VDETl VDET2 VDET3及VDET4，此乃因該等伯測信號 或其經反轉錢取決於控制信號⑶、⑶及⑶之邏輯狀 126412.doc -17- 200829929 態。控制信號CSl、CS2及CS3可係圖2中所圖解說明之功 率模式信號PMC之經解碼信號。 確定電路1150可接收選擇信號PP1、PP2、PP3及PP4且 可對選擇信號PP1、PP2、PP3及PP4實施一邏輯運算以產 生功率上升完成信號PU及功率下降完成信號PD。當所有 偵測信號VDET1、VDET2、VDET3及VDET4皆具有一邏輯 ‘ "Γ’狀態時，第一確定信號PUL(其可係一功率上升確定信 號）可具有一邏輯”1"狀態。當偵測信號VDET1、VDET2、 ® VDET3及VDET4中之任一者具有一邏輯”1"狀態時，第二 確定信號PDL(其可係一功率下降確定信號）可具有一邏輯 Π1Π狀態。 當上升/下降控制信號CS4具有一邏輯”1”狀態時，確定 電路115 0可將第一確定信號PUL作為功率上升完成信號PU 輸出，且當上升/下降控制信號CS4具有一邏輯Π0Π狀態時， 確定電路1150可將第二確定信號PDL作為功率下降完成信 0 號PD輸出。 圖7係一圖解說明包含於圖2之功率上升/功率下降偵測 電路中之選擇電路1140及確定電路Π50之另一實例之方塊 圖。 參照圖7，選擇電路1140b可包含一第一多工器1142、一 第二多工器1144及一第三多工器1146。 選擇電路1140b可將第一偵測信號VDET1作為一第一選 擇信號PP1輸出。第一多工器1142可具有一第二偵測信號 VDET2施加至其之第一輸入端子及一接地電壓施力口至其之 126412.doc -18 - 200829929 第二輸入端子。第一多工器1142可因應於一第一功率上升/ 功率下降模式選擇控制信號CS1而選擇第二偵測信號 VDET2及接地電壓中之一者以產生一第二選擇信號pp2。 第二多工器1144可具有一第三偵測信號VDET3施加至其 之第一輸入端子及一接地電壓施加至其之第二輸入端子。
第一多工器1144可因應於一第二功率上升/功率下降模式 選擇控制信號CS2而選擇第三偵測信號VDET3及接地電壓 中之一者以產生一第三選擇信號PP3。第三多工器丨丨牝可 因應於一第三功率上升/功率下降模式選擇控制信號cs2而 選擇第四偵測信號VDET4及接地電壓中之一者以產生一第 四選擇信號PP4。 第三多工器1146可具有一第四偵測信號VDET4施加至其 之第一輸入端子及一接地電壓施加至其之第二輸入端子。 第三多工器1146可因應於一第三功率上升/功率下降模式 選擇控制信號CS2而選擇第四偵測信號VDET4及接地電壓 中之一者以產生一第四選擇信號PP4。 當未選擇控制信號CS1、CS2及CS3中之每一者時，圖7 中所圖解說明之選擇電路丨140b可將接地電壓vss作為選 擇信號PP2、PP3及PP4中之每一者輸出。亦即，可不選= 該等债測信號中之每-者，此不同於圖6中所圖解說明之 選擇電路1140a。 在圖7中，確定電路115〇可具有與圖6中所圖解說明之確 定電路115〇相同之電路結構。另外’圖7之電路之作業可 類似於圖6之電路之作業。因此，省略圖7之確定電路⑽ 126412.doc -19- 200829929 之一詳細說明。 =8及圖9係圖解說明圖2之功率上升，功率下降偵測電路 之作業之時庠。θ。 圖8係一圖解說明當内部電路i丨丨〇由四 個功能塊組成賠，、$视+ / ^ 、擇來自該四個功能塊之所有感測信號 、守序圖圖9係一圖解說明選擇來自該四個功能 塊之感測H；中之兩者之情形之時序圖。 、，在下文中H照圖1至圖9闡述根據實例性實施例之一 半導體記憶體褒置及—包含該半導體記憶體裝置之記憶體 系統之作業。
參π圖1，§己憶體控制器12〇〇可因應於功率上升完成信 號PU或功率下降完成信號PD向半導體記憶體裝置1丨⑽提 供時鐘信號CLK、命令信號CMD、位址ADDR及資料 data。半導體記憶體裝置11〇〇可包含功率上升/功率下降 偵測包路1120，功率上升/功率下降偵測電路丨12〇可根據 功率模式信號PMC及自功能塊丨丨^至^匕輸出之感測信號 SS1至SSn確定功率上升時間及功率下降時間。感測信號 SS1至SSn可分別係流過功能塊丨丨丨丨至丨丨^之電流信號。功 率模式信號PMC可根據命令信號CMD產生。 參照圖2，功率上升/功率下降偵測電路112〇可包含功率 偵測電路1130、選擇電路1140、確定電路115〇及解碼器 1160 ’且可根據感測信號SSI、SS2、SS3及SS4產生偵測 信號VDET1、VDET2、VDET3及VDET4。此外，功率上升/ 功率下降偵測電路1120可因應於功率模式信號PMC對偵測 信號VDET1、VDET2、VDET3及VDET4實施一邏輯運算以 126412.doc -20 - 200829929 產生功率上升完成信號PU及功率下降完成信號PD。解碼 器1160可將功率模式信號PMC解碼以產生控制信號CS1、 CS2、CS3及CS4。舉例而言，功率模式信號PMC可係一 2 位元信號，且控制信號CS1、CS2、CS3及CS4中之每一者 可係一 1位元信號。功率模式可由控制信號CS 1、CS2、 CS3及CS4確定。 在表1中，藉由感測流過一包含四個功能塊之半導體記 憶體裝置之電流圖解說明設定功率模式之一實例。圖6圖 解說明使用表1中所圖解說明之功率模式設定之功率上升/ 功率下降偵測電路1120。在表1中，SEL表示由一選擇電路 1140所選擇之功能塊輸出之感測信號。INV表示自一未被 選擇之功能塊輸出之感測信號，該選擇信號由選擇電路 1140反轉且輸出。 表1
功率模式 塊1 塊2 塊3 塊4 功率上升/功率下降4 SEL SEL SEL SEL 功率下降1 SEL INV INV INV 功率下降2 SEL SEL INV INV 功率下降3 SEL SEL SEL INV 參照表1，功率模式可包含功率下降模式1、功率下降模 式2、功率下降模式3及功率下降模式4。在功率下降模式1 中，僅可選擇自第一功能塊（塊1)輸出之感測信號SS1，而 不可選擇自第二至第四功能塊（塊2、塊3及塊4)輸出之感測 信號SS2、SS3及SS4。在功率下降模式2中，可選擇自第 I26412.doc -21 - 200829929 -功能塊(塊1)輸出之感測信號ss i及自第二功能塊(塊2)輸 出之感測信號SS2’而不可選擇自第三功能塊（塊3)輸出之 感測信號SS3及自第四功能塊（塊4)輪出之感測信號“々。 在功率下降模式3中，可選擇自第一功能塊（塊1)輸出之感 測信號ssi、自第二功能塊（塊2)輸出之感測信號ss2及自 第二功能塊（塊3)輸出之感測信號SS3，而不可選擇自第四 功能塊（塊4)輸出之感測信號SS4。在功率下降模式4中，
可選擇並輸出來自所有功能塊（塊i、塊2、塊3及塊4)之感 測仏號 SS1、SS2、SS3及 SS4。 參照表1，可假定，在一功率上升模式中，功率上升時 間可藉由感測流過包含於該内部電路中之所有功能塊之電 流確定。因而’在功率上升模式中，㈣上升/功率下降 偵測電路112G可選擇來自所有功能塊（塊}、塊2、塊3及塊 4)之感測信號SSI、SS2、SS3及SS4且輸出該等所選擇之信 號，此類似於功率下降模式4。 當功率上升/功率下降偵測電路1120以功率下降模式1運 作時，所有控制信號CS1、CS2及CS3皆可具有一邏輯，，〇，， 狀態。當功率上升/功率下降偵測電路丨12〇以功率下降模 式2運作時，控制信號CS1可具有一邏輯” 1，，狀態且控制信 號CS2及CS3可具有一邏輯”〇”狀態。當功率上升/功率下降 偵測電路1120以功率下降模式3運作時，控制信號csi及 CS2可具有一邏輯M ”狀態且控制信號CS3可具有一邏輯” 狀態。當功率上升/功率下降偵測電路112〇以功率下降模 式4或以功率上升模式運作時，所有控制信號cS1、CS2及 126412.doc -22- 200829929 CS3皆可具有一邏輯"!"狀態。亦即，當功率上升/功率下 降偵測電路U2G以功率下降模式4或以功率上升模式運作 時’該電路可感測流過所有感測塊之電流以確定功率上升 時間。
在表2中’藉由感測流過—包含四個功能塊之半導體記 憶體裝置之電流圖解說明設定功率模式之另一實例。圖7 圖解說明使用表2中所圖解說明之功率模式設定之功率上 升/功率下降偵測電路1120。在表2中，肌表示自一㈣ 擇電路mo所選擇之功能塊輸出之感測信號。vss表示自 未被選擇之功能塊所輸出之感測信號，t代地vss可由選 擇電路mo輸出。亦即’當未選擇該感測信號時，如表2 中所圖解說明之狀功率模式方法可不反轉—自一功能塊 輸出之感測信號。而是，可輸出接地電壓vss。
圖8圖解說明當-半導體記憶體裝置以功率上升模式及 功率下降模式4運作時，選擇信號ρρι、pp2、pp3&pp4(其 可係選擇電路_之輸出）之波形。在功率上升模式中， 可込擇並輸出自所有功能塊輸出之感測信號ss 1、ss2、 SS3及SS[在功率上升模式中，功率上升完成信號即可 I26412.doc -23- 200829929 因應於選擇信號PP4而啟用，選擇信號PP4在對應於該等功 能塊之選擇信號PP1、PP2、PP3及PP4中最後過渡至邏輯 "Τ’。一功率上升延遲對應於自功率模式信號pMc被啟用 之日守間至功率上升完成信號PU被啟用之時間之時間週期。 參照表1，在功率下降模式4中，可選擇並輸出來自包含 於該内部電路中之所有功能塊之感測信號SS1、SS2、 及SS4。在功率下降模式4中，功率下降完成信號pD可因 應於選擇信號PP3而啟用，選擇信號pp3在對應於該等功能 塊之選擇信號PP1、PP2、pp3&pp4中最後過渡至邏輯 T °在圖8之時序圖中’當功率下降完成信號叩具有一邏 輯〇狀恶吟，可啟用該信號。一功率延遲可對應於自功 率模式U PMC被禁用之時間至功率下降完成信號pD被啟 用之時間之時間週期。 參舨圖8中所圖解說明之時序圖及圖6中所圖解說明之確 疋电路1150，§對應於該等功能塊之所有選擇信號pp卜 PP2 PP3及PP4皆具有一邏輯，，r’狀態時，可啟用功率上升 完成信號PU;當對應於該等功能塊之所有選擇信號PP1、 PP2、PP3及PP4皆具有一邏輯"〇，，狀態時，可啟用功率下降 完成信號PD。 圖9圖解㈣當—半導體記憶體裝置以功率上升模式及 功率下降模式2運作時，選擇信號PP1、PP2、PP3及PP4(其 可係選擇電路1140之輸出)之波形。在功率上升模式中， 'k擇並輸出自所有功能塊輸出之感測信號⑻、似、 SS3及SS4。在功率卜扎 干丄开接式中，功率上升完成信號PlJ可 126412.doc •24- 200829929 因應於選擇信號PP4而啟用，選擇信號PP4可在對應於該等 功能塊之選擇信號PP1、PP2、PP3及PP4*最後過渡至邏 輯"1Π。一功率上升延遲可由自功率模式信號PMC被啟用 之日守間至功率上升完成信號ρυ被啟用之時間之時間週期確 定。 / 苓恥表1，在功率下降模式2中，可選擇自第一功能塊 (塊1)輸出之感測信號881及自第二功能塊（塊2)輸出之感測 t號S2而可不選擇自第三功能塊（塊3)輸出之感測信號 SS3及自第四功能塊（塊4)輸出之感測信號“斗。在功率下 降模式2中，可反轉並輸出對應於第三及第四功能塊（塊3 及鬼4)之L擇彳5號pp3及pp4，而不反轉並輸出對應於第一 及第二功能塊（塊1及塊2)之選擇信號ppiApp2。在功率下 降模式2中，功率下降完成信號pD可因應於選擇信號ρρι 而啟用，選擇信號卯丨可在對應於第一及第二功能塊（塊ι 及塊2)之選擇信號ρρι&ρρ2之間稍後過渡至邏輯"。在 圖9之時序圖中，當功率下降完成信號pD具有一邏輯狀 悲時’可啟用該信號。_功率下降延遲可由自功率模式信 號PMC被禁用之時間至功率下降完成信號叩被啟用之時間 之時間週期確定。 參照圖9中所圖解說明之時序圖及圖6中所圖解說明之確 疋包路1150，當對應於該等功能塊之所有選擇信號PP1、 PP2、PP3及PP4皆具有一邏輯"Γ，狀態時，可啟用功率上升 70成仏唬PU，且§對應於該等功能塊之所有選擇信號 ΡΡ1、ΡΡ2、ΡΡ3及ΡΡ4皆具有一邏輯”〇，，狀態時，可啟用功 126412.doc -25- 200829929 率下降完成信號PD。 右使用如表1中所圖解說明之方法功率模式設定，如圖9 中圖解說明，f對應於功能塊（塊4)之選擇信號pp4中包含 雜訊時，功率下降完成信號PD可不過渡至一邏輯”〇”或該 PD可暫時過渡至一邏輯”〇”且接著立刻返回至一邏輯”1，，。 另外，可產生誤差。功率模式信號pMC可經設定以便確定 功率下降時間且產生功率下降完成信號PDU，當選擇
UPP2、PP3及pp4中包含誤差時，功率下降完成信號扣 可保持-邏輯”1”狀態。因此，若將功率模式信號與 功率下降疋成信號PD相互比較，則可確定在功率下降作業 中存在一問題。 一 記憶體控制n mo可因應於功率上升時間或功率下降時 間而運作。因此，可減少記憶體控制器1200之功率上升/ =率下降備用時間。在習用技術中，針對在—記憶體控制 益與-半導體記憶體裝置之間傳輪資料及命令可能存在一 不必要之備用時間，此乃因無法即時確定功率上升/功率 下降時間。 隹以上“列性實施例中，闡述一具有一功率上升/功率 下降偵測電路之半導體記憶體裝置，但實例性實施例亦可 應用於具有該功率上升/功率下降债測電路之各種半導體 如上所述，根據實例 制+叻^日士 ，"丁丄刀平下降偵 心路可即日禮供功率上升時間或功率下降時間，且可減 少正常模式中之功率上升備用日丰門 刀手上开備用％間及功率下降備用時間。 126412.doc -26 - 200829929 此二，根據實例性實施例之功率±升/功率下㈣測電路 可藉由反轉對應於未被選擇功能塊之選擇信號偵測一功率 下降作業之誤差。-包含根據實例性實施例t功率上升/ 功率下降偵測電路之半導體記憶體裝置可減少功率上升備 用時間及功率下降備用時間’此乃因該半導體記憶體裝置 可即時提供功率上升時間或功率下降時間。 上文係對實例性實施例之說明，而不應視為對其之限 疋。雖已闡述實例性實施例，熟悉此項技術者將易於瞭解 可對實例性實施例做出多種修改，此本質上並不背離實例 性實施例之新穎教示及優勢。因此，所有該等修改均旨在 包括於該等申請專利範圍之範疇内。因此，應瞭解，上文 :係實例性實施例之說明而不應視為I限於所揭示之特定 =施例，且對所揭示實施例之修改及其它實施例皆意欲包 含於附隨巾請專利範圍之範朝。實例性實施例藉由下列 申請專利範圍界定，且下列申請專利範圍中包括其等效内 容。 【圖式簡單說明】 、、Ό ^附圖依據以上詳細說明，將更清楚瞭解實例性實施 例。圖1至圖9表示如本文所闡述之非限制實例性實施例。 固1係圖解說明一根據實例性實施例之記憶體系統之 方塊圖。 圖2係一圖解說明一根據實例性實施例之功率上升/功率 下降谓測電路之方塊圖。 圖3係一圖解說明包含於圖2之功率上升/功率下降偵測 I26412.doc -27- 200829929 中的功率偵測器之實例之方塊圖。 圖4係-圖_說明包含於圖2之功率上升/功率 電路中的—功率偵測器之另一實例之方塊圖。牛、測 曲：係-圖解說及圖4之功率偵測器之滞後特性之 電明包含於圖2之功率上升/功率下㈣測 、選擇電路及確定電路之實例之方塊圖。 電圖解說明包含於圖2之功率上升/功率下降偵測 电路中的—選擇電路及確定電路之另—㈣之方塊圖。 =及圖9係圖解說明圖2之功率上升/功率下㈣測電路 之作業之時序圖。 【主要元件符號說明】 1000 記憶體系統 1100 半導體記憶體裝置 1110 内部電路 1111 功能塊 1112 功能塊 111η 功能塊 1120 功率上升/功率下降偵測電 1130 功率偵測電路 1131 功率偵測器 1131a 功率偵測器 1131b 功率偵測器 1132 電流鏡 126412.doc -28· 200829929
1132a 電壓至電流轉換器 1133 差分放大器 1134 反相器 1136 功率偵測器 1137 功率偵測器 1138 功率偵測器 1140 選擇電路 1140a 選擇電路 1140b 選擇電路 1141 第一反相器 1142 第一多工器 1143 第二反相器 1144 第二多工器 1145 第三反相器 1146 第三多工器 1150 確定電路 1151 AND閘 1153 OR閘 1155 多工器 1160 解碼器 1200 記憶體控制器 126412.doc -29-

Claims (1)

  1. 200829929 十、申睛專利範圍： 1 · 一種功率上升/功率下降偵測電路，其包括： …功率偵測電路，其經組態以根據複數個對應於流過 複數個功旎塊之電流之感測信號產生複數個偵測信號； 一選擇電路，其經組態以根據一功率上升/功率下降模 式選擇控制信號及該等偵測信號產生複數個選擇信號；及 -確定電路，其經組態以因應於一上升/下降控制信號 對該等選擇信號實施一邏輯運算以產生一功率上升完成 信號及一功率下降完成信號。 2·如請求項丨之功率上升/功率下降偵測電路，其進一步包 括： ^ ▲ -解碼器，其經組態以將一功率模式信號解碼以產生 該功率上升/功率下降模式選擇控制信號及該上升/下降 控制信號。 3·如請求項2之功率上升/功率下降偵測電路，其中當所有 該等選擇信號被啟用時，啟用該功率上升完成信號。 4·如請求項3之功率上升/功率下降偵測電路，其中一功率 上升延遲係由一自啟用該功率模式信號之時間至啟用該 功率上升完成信號之時間之時間週期確定。 5·如請求項2之功率上升/功率下降偵測電路，其中當所有 4等選擇化倾禁用時，啟用該功率下降完成信號。 6·如請求項5之功率上升/功率下降偵測電路，其中該功率 下降完成信號因應於最後所禁用之選擇㈣而啟用。 7·如請求項6之功率上升/功率下降偵測電路，其中一功率 126412.doc 200829929 8. 9.
    下降延遲係由一自啟用該功率模式信號 功率下降完成信號之時間之時間週期確定該 如請求们之功率上升/功率下降侦測電路 Π路”複數個功率她，該等功率;_中之 :生，=#感縣號中之每-者與-參考信號比較以 產生該等偵測信號中之每一者。 如睛求項8之功率上升/功率下降偵測電路，1中該 率谓測器中之每一者具有滯後特性。 八° 、 1 0 ·如請求項8之功率上升/功率 率偵測器中之每一者包括： 一差分放大器，其具有·· 下降偵測電路，其中該等功 一第一差分輸入端子，一第
    一蒼考電壓施加至：M:.菸 ^ ^ v 王/、，及一弟二差分輸入端子，一放大器輸入信號施加至其，兮#八说I _ π z , β差为放大窃經組態以放大該放 大器輸入#號與該第一參考電壓之間的一差； 一第一電阻器，其耦合於該第一差分輸入端子與該差 分放大器之一輸出端子之間； 一第二電阻器，其耦合於該第一差分輸入端子與一端 子之間，一第二參考電壓施加至該端子； 一電流鏡’其輕合至該第二差分輸入端子，該電流鏡 經組態以產生一與一輪入電流信號成比例之第一電流信 號； 一第二電阻器’其耦合於該第二差分輸入端子與一接 地之間，該第三電阻器經組態以將該第一電流信號轉變 成該放大器輸入信號；及 126412.doc -2 - 200829929 一反相器’其經組態以反轉該差分放大器之一輸出信 號。 11. 如請求項8之功率上升/功率下降偵測電路，其中該等功 率偵測器中之每一者包含： 一差分放大器，其具有：一第一差分輸入端子，一第 一參考電壓施加至其；及一第二差分輸入端子，一放大 • 器輸入信號施加至其，該差分放大器經組態以放大該放 大器輸入信號與該第一參考電壓之間的一差； 第電阻益，其耦合於該第一差分輸入端子與該差 分放大器之一輸出端子之間； 一第二電阻器，其耦合於該第一差分輸入端子與一端 子之間，一第二參考電壓施加至其該端子； 一電壓至電流轉換器，其耦合至該第二差分輸入端 子，该電壓至電流轉換器經組態以對一輸入電壓信號實 施電壓至電流轉換以產生一第二電流信號； 、 • 一第三電阻器，其耦合於該第二差分輸入端子與一接 地之間，㈣三電阻器經組態以將該第二電流信號轉換 • 成該放大器輸入信號；及 一反相器，其經組態以反轉該差分放大器之一輸出信 號。 12. 如凊求項1之功率上升/功率下降偵測電路，其中該選擇 電路包含複數個多卫器，該等多工器中之每—者因應於 該功率上升/功率下降模式選擇控制信號選擇一第一偵測 信號及-第二偵測信號中之一者以於輸出一選擇信號， 126412.doc 200829929 該第二偵測信號對應於該第一偵測信號之一經反轉之信 號。 13·如請求項1之功率上升/功率下降偵測電路，其中該選擇 電路將一第一偵測信號作為一第一選擇信號輸出，且 其中該選擇電路包含： 一第一反相器，其經組態以反轉一第二偵測信號； 一第二反相态，其經組態以反轉一第三偵測信號； 籲 一第二反相态，其經组態以反轉一第四偵測信號； 一第一多工器，其經組態以因應於一第一功率上升/功 率下降模式選擇控制信號選擇該第二偵測信號及該第一 反相器之一輸出信號中之一者以產生一第二選擇信號； 一第二多工器，其經組態以因應於一第二功率上升/功 率下降模式選擇控制信號選擇該第三偵測信號及該第二 反相器之一輸出信號中之一者以產生一第三選擇信號；及 一第三多工器，其經組態以因應於一第三功率上升/功 _ 率丁降模式選擇控制信號選擇該第四偵測信號及該第三 反相之一輸出信號中之一者以產生一第四選擇信號。 14·如請求項1之功率上升/功率下降偵測電路，其中該選擇 電路將一第一偵測信號作為一第一選擇信號輸出，且 其中該選擇電路包含： 一第一多工器，其經組態以因應於一第一功率上升/功 率下降模式選擇控制信號選擇一第二偵測信號及一接地 電壓中之一者以產生一第二選擇信號； 一第二多工器，其經組態以因應於一第二功率上升/功 126412.doc 200829929 率下降模式選擇控制信號選擇一第三偵測信號及該接地 電壓中之一者以產生一第三選擇信號；及 一第三多工器，其經組態以因應於~第三功率上升/功 率下降模式選擇控制信號選擇一第四偵測信號及該接地 電壓中之一者以產生一第四選擇信號。 1 5·如請求項1之功率上升/功率下降偵測電路，其中該確定 電路包含：
    AND閘’其經組悲以對該等選擇信號實施一邏輯 AND運算以產生一第一確定信號； OR閘’其經組知以對該等選擇信號實施一邏輯〇R 運算以產生一第二確定信號；及 夕工器，其經組恶以因應於該上升/下降控制信號選 擇該第一確定信號及該第二確定信號中之一者以·產生該 功率上升完成信號及該功率下降完成信號。 16·如請求項15之功率上升/功率下降偵測電路，其中該多工 器在該上升/下降控制信號被啟用時輪出該第一確定信 號’且在該上升/下降控制信號被禁用時輸出該第二確定 信號。 17.- 種半導體裝置，其包括 广部電路，其經組態以包含複數個功能塊，且經 態以產生複數個感測信號；及 一功率上升/功率下降偵測帝 … 貝男J包路其經組態以根據一 率模式信號及該等咸測卢雜太丄 寺α劂彳5 5虎產生一功率上升完成信號, 一功率下降完成信號，該功 刀手上升凡成信號及該功率- 126412.doc 200829929 降完成信號分別指示一功率上升時間及一功率下降時 間。 18.如請求項17之半導體裝置，其中該功率上升，功 測電路包括： 一功率偵測電路，其經組態以根據該複數個對應於流 過該複數個功能塊之電流之感測信號產生複數㈣測： —選擇電路，其馳態以根據-功率上升/功率下降模 式選擇控制信號及該等偵測信號產生複數個選擇信號；及 :確定電路’其經組態以因應於—上升/下降控制信號 對該等選擇信號實施邏輯運算以產生該功率上升完成作 號及該功率下降完成信號。 " a如請求項18之半導體裝置，其中該功率上升/功率 測電路進一步包括： 、 一解碼器，其經組態以將-功率模式信號解碼以產生 該功率上升/功率下降模式選擇控制信號及 控制信號。 上升/下降 ,2G.如請求们9之半導體裝置，其中當所有該等選擇信 被啟用時，啟用該功率上升完成信號。 .21^ =項19之半導體裝置，其中當所有該等選擇信號被 不用日守，啟用該功率下降完成信號。 22. —種記憶體系統，其包括： 一半導體記憶體裝置，纟經組態以因應於—時鐘广 號、-命令信號及一位址而儲存輸入資料或輸出所二; 126412.doc 200829929 之貢料’經組態以即時偵測流過電路塊之電流以痛定一 功率上升時間及—功率下降時間，且經組態以產生一功 率上升完成信號及-功率下降完成信號；及 /記μ控制m组態以因應於該功率上升完成 〜或„亥功率下降①成信號而向該半導體記憶體裝置提 供該時鐘信號、該命令信號、該位址及該輸入資料。 23.如請求項22之記憶體系統，其中該半導體記憶體裝置包 含： -内部電路，其包含複數個功能塊且經組態以產生複 數個感測信號；及 -功率上升/功率下㈣測電路，其經組態以根據一功 率模式信號及該等感測信號產生—功率上升完成信號及 -功率下降完成信號，該功率上升完成信號及該功率下 降完成信號分別指示-功率上升時間及一功率下降時 間。 24·如請求項23之記憶體系統，#中該功率上升/功率下降谓 測電路包括： ' 一功率偵測電路，其經組態以根據該等對餘流過該 等功能塊之電流之感測信號產生複數個制信號； 、一選擇電路，其經組態以根據一功率上升/功率下降模 式選擇控制信號及該㈣測信號產生複數個選擇信號，·及 一確定電路，其經組態以因應於一上升/下降控制信號 對該等選擇信號實施邏輯運算以產生一功率上升完成信 號及一功率下降完成信號。 ϋ 126412.doc
TW096141522A 2006-11-03 2007-11-02 Circuit of detecting power-up and power-down TW200829929A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108495A KR100814439B1 (ko) 2006-11-03 2006-11-03 파워-업 시간 및 파워-다운 시간 알림회로 및 그 알림방법

Publications (1)

Publication Number Publication Date
TW200829929A true TW200829929A (en) 2008-07-16

Family

ID=39359598

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096141522A TW200829929A (en) 2006-11-03 2007-11-02 Circuit of detecting power-up and power-down

Country Status (4)

Country Link
US (1) US7692998B2 (zh)
KR (1) KR100814439B1 (zh)
CN (1) CN101191815A (zh)
TW (1) TW200829929A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372746B2 (en) 2005-08-17 2008-05-13 Micron Technology, Inc. Low voltage sensing scheme having reduced active power down standby current
US8607106B2 (en) * 2010-10-25 2013-12-10 Himax Analogic, Inc. Channel detection device
TW201220053A (en) * 2010-11-04 2012-05-16 Inventec Corp Server system and method for processing power off
KR20120115852A (ko) * 2011-04-11 2012-10-19 에스케이하이닉스 주식회사 파워업신호 생성회로
CN102901936B (zh) * 2012-10-19 2015-04-22 海信（山东）空调有限公司 交流电源断电检测方法及直流变频压缩机的断电保护方法
CN103777069B (zh) * 2012-10-26 2016-08-10 神讯电脑(昆山)有限公司 多组电源功率量测系统及其操作方法
CN107449953B (zh) * 2016-05-31 2020-01-07 群光电能科技股份有限公司 输入电压断电检测装置及具有其的电源供应器
CN107316659B (zh) * 2017-06-28 2020-05-01 东信和平科技股份有限公司 存储器掉电时间段定位方法及系统掉电保护方法
CN113892142A (zh) * 2021-08-31 2022-01-04 长江存储科技有限责任公司 存储器系统的固件的掉电测试

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4804609B2 (ja) * 2000-02-16 2011-11-02 富士通セミコンダクター株式会社 セルアレイ電源の上昇を防止したメモリ回路
US6650594B1 (en) * 2002-07-12 2003-11-18 Samsung Electronics Co., Ltd. Device and method for selecting power down exit
TW200410255A (en) * 2002-12-10 2004-06-16 Comax Semiconductor Inc A memory device with power-saving mode and an electrics device with the memory device
US7023755B2 (en) * 2003-12-02 2006-04-04 Micron Technology, Inc. Low power control circuit and method for a memory device
US7372746B2 (en) * 2005-08-17 2008-05-13 Micron Technology, Inc. Low voltage sensing scheme having reduced active power down standby current
JP2008001006A (ja) * 2006-06-23 2008-01-10 Buncho Corp ホワイトボード用イレーサー
JP4714094B2 (ja) * 2006-06-23 2011-06-29 株式会社アドバンテスト 信号発生装置及び試験装置

Also Published As

Publication number Publication date
US7692998B2 (en) 2010-04-06
US20080106966A1 (en) 2008-05-08
CN101191815A (zh) 2008-06-04
KR100814439B1 (ko) 2008-03-17

Similar Documents

Publication Publication Date Title
TW200829929A (en) Circuit of detecting power-up and power-down
JP4406405B2 (ja) 温度感知システム
TWI238302B (en) A method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias
US8717802B2 (en) Reconfigurable multi-level sensing scheme for semiconductor memories
US8248095B2 (en) Compensating for aging in integrated circuits
US9535473B2 (en) Compensating for aging in integrated circuits
JP2008545120A5 (zh)
US10388399B2 (en) Memory device, memory system, and operating method of memory device
US20110102064A1 (en) Electronic Age Detection Circuit
TW200301040A (en) Input buffer and method for voltage level detection
KR20070120894A (ko) 저전압 검지 리세트 회로
CN109155144B (zh) 用于源极跟随器电压调节器的负载电流控制电路的设备及方法
TW200813443A (en) Power level detector
TW200531068A (en) Sense amplifier and method for generating variable reference level
KR101842609B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
JP2010134994A (ja) 半導体装置及びそのカリブレーション方法
TWI306609B (en) Internal voltage generating circuit
TW201025323A (en) Information processing system
JP2005070040A (ja) 集積回路中の安定化電源を試験するための方法および回路
TWI740757B (zh) 半導體裝置
TW201123195A (en) Method for verifying resistive random-access memory and verifying device thereof
JP4495854B2 (ja) 半導体メモリ装置及びそれの読み出し方法
JP2007329893A (ja) 電圧供給装置及び方法
TWI747688B (zh) 半導體裝置
WO1998005037A1 (fr) Dispositif memoire a semi-conducteur