TW200826244A - Nonvolatile semiconductor memory device and method of producing the same - Google Patents

Nonvolatile semiconductor memory device and method of producing the same Download PDF

Info

Publication number
TW200826244A
TW200826244A TW096137035A TW96137035A TW200826244A TW 200826244 A TW200826244 A TW 200826244A TW 096137035 A TW096137035 A TW 096137035A TW 96137035 A TW96137035 A TW 96137035A TW 200826244 A TW200826244 A TW 200826244A
Authority
TW
Taiwan
Prior art keywords
layer
gate
conductive layer
memory device
semiconductor memory
Prior art date
Application number
TW096137035A
Other languages
English (en)
Inventor
Motoharu Ishii
Kiyohiko Sakakibara
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200826244A publication Critical patent/TW200826244A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

200826244 九、發明說明： 【發明所屬之技術領域】 本發明係關於非揮發性半導體記憶裝置及其製造方 法，特別有關於具有浮閘以及控制閘的非揮發性半導體記 憶裝置及其製造方法。 【先前技術】 非揮發性半導體記憶裝置的記憶單元中，具有互相串 f 聯連接的浮閘電晶體（記憶電晶體）與分離電晶體（選擇電 晶體）。吁閘電晶體（記憶電晶體）中，具有浮閘與控制閘 (control gate)。又，分離電晶體（選擇電晶體）中，具有 分離閘（選擇閘）。 〃 複數分離電晶體（選擇電晶體）共有分離閘（選擇電晶 體）。因此，藉由控制一個分離閘（選擇閘）的電位，導通斷 開複數分離電晶體（選擇電晶體）。 分離電晶體斷開時’具有此分離電晶體（選擇電晶體） 的記憶單元與源極線切離。因此’具有此記憶單元的；閘 電晶體（記憶電晶體）是否在消去狀態，f料讀出不受心 :。因此，以分離電晶體的機能防止因消去弓丨起 ： 决0 、 上述非揮發性半導體記憶裝置的製造方法， 的步镇。首先，半導體基板上，形成通道介電，下 此絕緣層上形成第1導電層。其次，m旦/者， 此第1導雷爲u / 、 根據Μ衫飿刻法，在 、9上形成光阻構成的光罩。接^ 按者，利用此光
2075-9170-PF 5 200826244 罩’執行蝕刻，第 閉同時圖案敍刻。心導電Γ冓成的分離閉（選擇間）以及浮 層在半導體基板上全面带出。拉― S八、弟2導電 案蝕刻，使第2導 # 仃第2導電層的圖 便弟2V電層只殘留在浮閘電口 的部分，而形成間極(控制間）。] D電曰曰體) 有關上述的非揮發性半導體記憶裝置 特開平07-297304號公報。 叮，例如有 卞述的習知範例中，分離間(選擇閑)由 成的1層膜所構成。為了由複數分離電層形 共用此分離閘（選擇八祕 〔^擇電晶體） 、吨 間）分離閘（選擇閑）一定要沪荽，垂 分離電晶體（選擇電晶俨） 疋要〜者钹數 料4)的排列而直線狀地圓案 口此，分離閘（選擇間）及浮閘以上述步 用於蝕刻的光罩的開口圖案，、/成之際’ 直線延伸區域的圖_ 、幵刀離閘（選擇閘) 直線，而是具有多數^案不月匕疋早純的 微細圖案形成技術中，一般即使以直 間部分形成，也難以样諕&& 5固木在令 „ . . „ 執行端部的形成。因此，上# 的先罩開口圖案形成之際宰上这 要的大。剎田L I 口茶的玄而部的尺寸比所 " 此的光罩執行上述第1導電層的姓収 在開口部圖宰的媸部 .^ ^ 幻蚀亥彳％， 木的鈿。p，會局部大蝕刻第1導電層。 此局。卩大钱刻形成的凹部上 緣層)與上述第2導電声日± # 纟述層間介電層(絕 乐4電層時，膜表面上產生段差。 此段差部分中’在非揮發性半導 驟中容易產生異物。此^ ^ f在I造步 〃、物在蝕刻步驟中以光罩作用時，
2075-9170-PF 200826244 (A憶電晶體）與分離電晶體（選擇電晶 第2導電層的蝕刻常常不完全。結果， 體（記憶電晶體）與分離電晶體（選擇電 題0 【發明内容】 鑑於上述的問題，本發明的目的係提供一非
導體記憶裝置及其製造方法，在製造過程中可以防止異物 引起的C憶電晶體與選擇電晶體之間的短路。
相鄰的浮閘電晶體 體）之間的位置中， 常常發生浮閘電晶 晶體）之間短路的問 本發明的一實施例的非揮發性半導體記憶裝置，包括 具有主表面的半導體基板、複數記憶電晶體以及複數選擇 電晶體。複數記憶電晶體分別具有在主表面上互相積層形 成的净動閘及控制閘。複數選擇電晶體分別具有在主表面 上互相積層形成的下側閘極層及上側間極層，且與複數記 L私日日體之包含在纪憶單元内。下侧閘極層被複數選擇 電a曰體的各個分離。上側閘極層由複數選擇電晶體共有， 並電氣連接至複數選擇電晶體的各下側閘極層。 本發明的一實施例的非揮發性半導體記憶裝置的製造 方法係具有複數記憶單元的非揮發性半導體記憶裝置的製 造方法，包括以下的步驟。 首先，在半導體基板上形成第1絕緣層。此第1絕緣 層上形成第1導電層。圖案蝕刻第1導電層，分別形成跨 過複數記憶單元形成區域而延伸的複數帶狀。第1導電層 上形成第2絕緣層。第2絕緣層中，露出第1導電層的表 2075-9170-PF 7 200826244 面’且形成分別與複數帶狀相交的複數開π部。形成第2 導電層’經由開口部與第！導電層電氣連接，且覆蓋第2 絶緣層。圖案蝕刻帛2導電層及第！導電層，形成包括以 第2絕緣層互相電氣絕緣的第工導電層的—部分斑第2導 電層的-部分的積層圖案’以及沿著開口部形《，並以開 口部的部分互相電氣連接的帛i導電層的—部分與第2導 電層的一部分的積層圖案。 、根據此實施例的非揮發性半導體記憶裝置及其製造方 法’選擇電晶體具有下側閘極層及上側閑極層。於是，下 側閘極層與每一選擇電晶體分離，而且電氣連接至複數選 擇電晶體所共有的上側閘極層。因此，不必直線圖案触刻， 以使下侧閘極層沿著複數選擇電晶體。SUb，用以圖案蝕 刻洋動閘極與下側閘極層的光罩的開口部也可以在選擇電 晶體上延伸。因此，開口部為一直線狀，可以避免開口部 在記憶陣列區域的中途部分具有端部。因此，可以防止開 口邛具有i%部的位置容易發生異物殘存。因此，可以防止 異物在非揮發性半導體記憶裝置製造時受到的蝕刻步驟影 響’記憶電晶體與選擇電晶體之間短路。 本發明的上述及其他目的、特徵、形態及優點，經由 以下詳細說明本發明以理解相關的附加圖面，可以變得更 清楚。 實施方式】 以下’根據有關本發明的實施例的圖而說明
2075-9170-PF 8 200826244 [第一實施例] >考第1圖，例如p型矽基板的半導體棊板sb的表面 上，行列狀地配置形成複數記憶單元MC。各記憶單元MC，
/、有在列方向（第1圖的縱方向）鄰接設置的選擇電晶體ST 及記憶電晶體MT。 半V體基板SB的表面上，沿著與上側閘極層G1延伸 方向相交的方向，直線狀地形戍元件間分離層lcs。藉由 篆 此兀件間分離層LCS，相鄰的選擇電晶體ST互相分離，且 $ 相鄰的記憶電晶體MT互相分離。 參考第1〜4圖，各選擇電晶體δτ具有上層閘極層G1、 以及以每一選擇電晶體ST分離形成的下側閘極層g2的積 層構造。上層閘極層G1沿著複數選擇電晶體ST的排列， 在行方向（第1圖的橫方向）延伸。 下層閘極層G2與上層閘極層G1之間的絕緣層11 (第4 圖）形成’但此絕緣層11具有開口部〇p (第1圖）。此開口 部0P中，如第4圖所示，下層閘極層G2與上層閘極層G1 k 之間直接接觸。，因此，上層閘極層G1由複數選擇電晶體 st共有，且電氣連接至複數選擇電晶體ST的各下層閘極 層G2。又，下層閘極層G2與半導體基板SB之間以絕緣層 I 2 (第2圖及第4圖）絕緣。又，上層閘極層G1上，形成光 罩HS。 各記憶電晶體MT具有控制閘CG、以及以每一記憒電 晶體MT分離形成的浮閘FG的積層構造。控制閘由^方 向排列的複數記憶電晶體MT共有。浮閘FG與控制閑CG<
2075-9170-PF 9 200826244 間以絕緣層1C(第3圖及第4圖）絕緣。又，浮閘％與半 導體基板SB之間以絕緣層IF(第3圖及第4圖）絕緣。又， 在控制閘CG上，形成光罩腿。 主要參考第4圖，在半導體基板邡上，形成n型不純 物區域DB、DM及DS。
選擇電晶體ST的下侧閘極層G2位於不純物區域DM及 DS之間，且與半導體基板SB間介由絕緣層12而相對。又， 由於上側閘極層G1與下側閘極層G2之間短路，上側閘極 層G1用作單一配線部的功能。因此，選擇電晶體ST可以 用作單一間型的M0S(金屬氧化半導體）電晶體的功能。 記憶電晶體MT的浮動閘％位於不純物區域關與诎 之間，與半導體基板SB間介由絕緣層IF而相對。又，控 制閘CG與浮動閘FG之間以絕緣層κ絕緣。因此，記憶電 晶體MT具有積層閘極型的_電晶體的結構，藉由控制浮 動閘FG的累積電荷，可以執行資料的儲存。 。己隐單元MC内，選擇電晶體ST舆記憶電晶體Μτ共 有不純物區域DM。因此，$ &错- up n丄
b s己隐早TO MC具有記憶電晶體MT 與選擇電晶體ST之間電氣串聯連接的構造。 不純物區域DB的上而，游# a — a t J上面，形成位το線接觸窗BC。又， 不純物區域DS的上面，游+、κ & μ 々 ^ 形成源極線接觸窗SC。藉此，構 成一記憶單元MC的串搬；奎拉ΛΑ — k ^ 甲％連接的圮憶電晶體MT及選擇電晶 體ST，在記憶電晶體Μτ侧連接至位元線接觸冑BC，在選 擇電晶體STM則連接至源極線接觸窗sc。 又 位元線接觸窗 BC ’連接至銘配線等形成的位元線
2075-9170-PF 10 200826244 銘配線等形成的源極線 BL。又，源極線接觸窗sc連接至 SL ° 參考第6圖，# #留-& 作為列方向（圖巾6 彳巾’形成BU、BU、BL2, 方向縱方向）延伸的複數位元線此。又，行 刪、飢擇線sllq、slli以及字元線 、—叙 隐早兀陣列中，形成共通的源極線SL。 元Md位凡線BL之中的例如位元線動中，複數記憶單 =的記憶電晶體側，介由位元線接觸㈣，連接至位
:有:二在Γ向(圖中的縱方向)相鄰的2記憶單元MC :桩二$晶體ST側形成的源極線接觸窗SC。此源極 線接觸i) SC連接至源極線SL。 考第6圖，複數字凡線之中的例如字元線WDL0 φ :二1控制閑CG(第1圖），由行方向(第i圖及第6圖 中的&方向）排列的複數記憶電晶體MT共有。 ^數選擇線中，例如選擇線su〇,係一上側間極層 1(弟1圖），由行方向（第丨圖及第6圖中的橫方向）排列 ST共有°此上側開極層G1在各選擇電 曰曰體ST中電氣連接至下側閘極層G以第4圖）。因此，藉 由設定上側閘極層G1的電壓準位’設^連接至此上側閉極 層G1的複數下側閑極層G2的電壓準位。由於此下側問極 層以用作選擇電晶體ST的選擇閉功能，以選擇線·的 電£準位彳以以每仃(往第6圖的橫方向延伸的排列)控 制複數選擇電晶體ST的導通斷開。 、擇電曰曰體ST斷開的圮憶單元Mc與記憶電晶體的
2075-9170-PF 11 200826244 狀態無關，位元線BL與源極線阢 此，記憶電晶體MT即使是消去：切斷的狀恶。因 ST為断開，藉此資料讀出不會受到不良影響。 曰曰體 又，如第2圖所示，下側閘極芦 上側閘極層G1的延伸方向的方 =閘FG在沿著 形成相等的長度尺寸W。 上(弟1〜3圖的橫方向) 又，如第5圖所示，下側閉極層〇2及浮 上側間極層G1的相交方向的方 者 形成相等的長度尺寸u。 4圖的縱方向） :次，說明關於本實施例中的非揮發性半導 置的製造方法。 衣 參考第7 ® ’例如p型石夕基板的半導體基板紐上，在 同一方向延伸的元件間分離層咖空4的間⑮，以例如 L0C0S(矽的局部氧化法）形成。 參考第8圖，半導體基板SB上面，以例如熱 形成絕緣層（第1絕緣層）IS。 多考第9圖，在半導體基板SB上，形成例如添加不純 物的非晶石夕所構成的導電層（第1導電層）AS。 多考弟1 〇圖’沿著元件間分離層LCS所夾的區域，具 有直線狀的開口部的光阻P1以照相製板技術形成。此光阻 P1含有氧成分。 參考第11圖，在半導體基板SB上，塗佈水溶性上層 劑0S，以覆蓋光阻P1。此水溶性上層劑〇s具有在高溫下 與氧反應後硬化的性質。
2075-9170-PF 12 200826244 芩考第12圖，加熱處理半導體基板SB。因此，光阻 P1 (圖中的虛線部）與水溶性上層劑os之間的界面令，水溶 性上層劑0S的一部分與光阻ρι(圖中的虛線部）内所含的 氧反應而硬化。此硬化的物質與光阻P1(圖中的虛線部）成 為一體，形成光阻P1R。 參考第13圖，除去未硬化的水溶性上層劑⑽。因此， 與圖的光阻P1相比，得到的光阻P1R只有上述硬化 物質附者部分的開口部變小。此光阻P1R在與元件間分離 層LCS的延伸方向相交的方向（第13圖的橫方向）上呈 有寬度尺寸W，往元件間分離層LCS的延伸方向直線狀延
伸。因此，光阻P1R的開口部沿著元件間分離層L 伸方向直線狀延伸。 參考第14圖，光阻P1R作為光罩，藉由蝕刻 層AS的® 刻（第丨圖案#刻步驟）。接著除去光阻叫。 、主要參考第15圖’以上述的圖案钱刻’形成跨過元件 間分離層LCS之間的部分’且具有沿著元件間分離層⑽ 的：伸方向的圖案的導電層AS。此導電層as的圖 沿著列方向（第i圖的縱方向）’包含複數浮閘印及^侧閘 極層G2的圖案。即，沿著列方向（第j圖的縱 甲 複數記憶單元形成區域而帶狀延伸的圖案。β 7過 參考第16圖，在全面的半導體基板SB _(氧化氮化氧化層）膜構成的絕緣層（第2絕緣^例如 主要參考第m〜17C圖，半導體基板邡上：。
製板技術選擇性地形成光叫光阻p2的口 2075-9170-PF 13 200826244 第1圖中的開口部0P的位置。接著，此光阻P2 ’以姓刻將絕緣層10圖案蝕刻。接著，除去光阻 10 ^要參考第18A〜18C圖’藉由圖案韻刻上述絕緣層 出導電：：層10的複數開口部op(第1圖)的位置中，露 '曰S的表面。此開口部0P延著與第15圖中¥成# 帶狀延伸方向相交的方向而形成。 3中$成的
士參考第19A〜19C圖’在全面的半導體基板SB上，形 =厚m130毫微米(nm)的添加不純物的多晶碎 =的導電層（第2導電層）PS。㈣，以例如cvd(化學氣 目/儿積)法形成例如厚I 70〜100nm的矽 ::接著，形成例如厚度—一氧化二 罩日HD。可以使用以麵（四乙基石夕烧）為起始原料的 LVD法，作為此形成方法。
於相當於 作為光罩 P2。 主要參考第20A〜20C圖，在上述硬光罩層肋上，選 擇性地形成光阻P3。光阻P3的形成區域係第丨圖中控= 閘CG及上側閘極層以形成的區域。接著，利用此光阻， 圖案蝕刻硬光罩層HD。之後，除去光阻p3。 一主要參考第21 A〜21C圖，以上述的圖案蝕刻，付與硬 光罩層HD圖案，藉此形成光罩Hs及光罩腿。光罩肋在 第1圖中上側閘極層G1形成的區域形成。光罩在第1 圖中&制閘CG形成的區域形成。接著，以光罩Hs、龍作
為光罩，圖案蝕刻未加以光罩的區域至半導體基板SB的表 面（第2圖案蝕刻步驟）。 2075-9170-PF 14 200826244 /參考第22A〜22C ®，利用上述光罩此、M，藉由姓 刻形成2種類的堆疊閘構造。 一側的堆疊閘構造（篦9 9 r @ λα 1w 再弟22C圖的兩端的堆疊構造），在 半導體基板SB上，絕緣層IF、浮閑FG、絕緣層！ 層CGp、導電層CGw以及光罩HM依此順序積層形成。導電 層…及導電層CGw合併構成控制閘CG。浮間％與控制 閘CG之間以絕緣層ic絕緣。 、另—側的堆疊閘構造（位置約第22C圖中間的2堆叠構 造）’在半導體基板SB上，絕緣層u、下側閘極層G2、、絕 緣層I卜導電層Glp、導電層Glw以及光罩Hs依此順序積 層形成。絕緣層II在相當於第i圖的開口部〇p㈣❹ 有開口部。因此，上侧閘極層G1與下側閘極層G2之間在 此開口部中電氣連接。 參考第23A〜23C圖，在半導體基 此時，光罩hm、hs成為光罩。藉此，半導體基板sb上面 形成η型的不純物區域⑽、邱及此。 參考第4圖，形成層間絕緣層（未圖示），此層間絕緣 層甲形成位元線接觸窗Θ、、后# M > 炎按綱固BC及源極線接觸窗sc。位元線接 觸® BC連接至位元線BL，而源極線接觸窗％連接至源極 線SL。根據上述’製造本實施例中非揮發性半導體記憶裝 置。 參考第24圖、第25圖及第27圖，選擇電晶體挪， 作為此閘極電極，具有經過行方向（第24圖及第Μ圖的橫 向）中複數選擇電晶體STC而延伸的閘極層。間極層
2075-9170-PF 15 200826244 G2C與半導體基板SB之間以絕緣層12C絕緣。 又，本比較例除此以外的結構，由於與上述第一實施 例的結構幾乎相同，關於同一的元件係付與同一的符號， 在此省略說明。 本比較例中，在元件間分離層LCS上的閘極層G2C與 控制閘CG之間的區域的閘極間區域R(第24圖）中，由於 製造不良的原因，殘留導電性物質，且容易產生閘極層G2C 與控制閘CG之間短路的不良製品。 1 以下說明關於發生此製造不良的製造過程。又，到第 9圖所示的製造過程為止，由於本比較例的製造方法與本 貝^例的製造方法相同，只說明之後步驟。 主要參考第29圖及第30圖，在半導體基板SB上形成 的導電層AS (第9圖）的上面，利用照相製板技術選擇性地 形成光阻P1 c。 此％ 不同於上述本貫施例，本比較例中跨過元件間 I刀離層Lcs上的部分（第29圖的C部分）也形成光阻pic。 、因此，光阻P1C的開口部（露出導電層AS的面）不為直線 狀’具有複數端部E。 又如第29圖所不，端部e的位置與閘極間區域R(第 24圖）的位置一致。 —接者，與上述本實施例的第j j〜13圖的步驟相同，水 溶性亡層劑0S的塗佈、硬化及除去未硬化的水溶性上層劑 。藉此，縮小光阻pic的開口部。 主要參考第31圖及第32A 、3汕圖，藉由上述開口部
2075-9170-PF 16 200826244 驗心，形成開口部與光阻p1C(圖中的虛線部)相較 :二的f阻P1RC。此開口部’如第31圖所#，在端部ER 中巧口部圓狀地與中間部相較變寬。這是因為水、、容 劑⑽難以塗佈至光阻Plc(第29圖）的開口部”部_ 29圖）’而在端部£(第29圖）令開口部的縮小作用變小。 接著，此光阻應作為光罩，執行银刻。執行導電層 AS的圖案蝕刻。之後，除去光阻piRc。 广如第31圖所示’此端部ER的位置與閘極間區域 R(弟24圖）的位置一致。 主要參考第33A〜33C圖，藉由上述圖案钱刻，形成導 電層AS的圖案。導電層仏的元件間分離層lcs在橫切方 向（圖中橫方向）的尺寸，帛33B圖中比第33a圖中小。這 是因為第33B圖的剖面位置位於光阻piRC的開的 ER(第31圖）。 丨 參考第34A圖及第34B圖’形成絕緣層1〇以覆蓋導電 層AS。相鄰的導電層則圖案間，形成絕緣&則漥部。 此漥部的寬度尺寸，係f 34A圖中的Wa，第34β圖中的· 兩尺寸之間，關係為Wa<Wb。 參考第35A圖及第35B圖，在絕緣層1〇上，形成導電 層PS、WS及硬光罩層HD。這些膜的形成也對上述絕緣層 10的漥部上面執行。因此，在光阻隱位於開口部的中 間部的部分，在硬光罩^ HD及導電層WS分別形成漥部 Sal、Sa2(第35A圖）。又，光阻piRC位於開口部的端部 EIK第31圖）的部分，在硬光罩㈣及導電層ws分別形成
2075-9170-PF 17 200826244 漥部 Sbl、Sb2(第 35B 圖）。 漥部Sb2比漥部Sa2大。又，漥部Sbl比漥部Sal大 如此大的漥部中，變得容易殘存光阻及氧化膜等構成的異 物DST。以下，說明異物DST(第35B圖）殘存的情形。” 以上述本實施例（第20A〜2 0C圖）類似的方法，對硬光 罩層HD執行圖案蝕刻，形成所要的光罩。其次，利用此光 罩，執行用以形成記憶電晶體MT部分的積層圖案的餘刻。 〆 參考第36A及36B圖，上述記憶電晶體MT部分的積層 v 圖案形成過程正常進行的同時，第36A及36B圖兩者也執 行餘刻以露出元件間分離層LCS的上面。不過，由於異物 DST(第35B圖）作用為蝕刻的光罩，元件間分離層Lcs上的 一部分中，殘存不能圓滿蝕刻的層。即，殘存絕緣層I 〇殘 留物的絕緣層I0R以及導電層ps殘留物的導電層psR。 此導電層PSR位於第24圖中的閘極間區域R。在此情 況下，沿著第24圖的XXXVII—ΧΧΧνπ線的剖面，成為如第 ^ 37圖，導電層PSR使閘極層G2C與控制閘CG之間短路。 又’導電層PSR的位置如第38圖所示。 根據本實施例，如第！圖所示的選擇電晶體ST具有上 側閘極層G1及下側閘極層G2的兩層閘極層。於是，上側 閘極層G1由複數選擇電晶體共有。又，以開口部〇p的部 分，如第4圖所示，上侧閘極層G1及下側閘極層G2之間 電虱連接。因此，下侧閘極層G2即使被每一選擇電晶體 ST刀離藉由控制1上側閘極層g 1的電位，可以控制複 數下側閘極層G2的電位。
2075-9170-PF 18 200826244 ST八離’二述，由於下側閘極層G2被每-選擇電晶體 刀口弟13圖所示，用於導電層AS的圖案餘刻 阻P1R的開口部可以沿著元件間分離層US的延伸‘ 紙的垂直方向）而直線狀地延伸形成。因此，不會 比較例的第31圖所示的光阻piRc的開口部的 口^ 口部變寬的形狀。 K開 結果、’例如第19(Β)圖所示的硬光罩層肋及導電層 的上面的、漥部遍佈全體均一 的第⑽円s P，並非如比較圖中 的弟β圖’局部形成大漥部Sbl、Sb2。 於是，可以抑制異物DST在漥部部分殘存。因此，里 =ST在導電層PS㈣之際作用為光罩，在相當於比較例 中閘極間區域R(第24圖)的位置，可以抑制導電声以的 :部分的導電層PSR(第37圖）殘存。結果，可以抑制產生 兀件間分離層LCS上的下側閘極層G2與控制閘CG之間的 區域短路的不良製品。 又’光阻P1R(第13圖）係在光阻P1(第1〇圖）上塗佈 水溶性上層劑0S(第U圖），此水溶性上層劑⑽的一部分 更化(第12圖)而形成。結果，用於蝕刻的光罩的開口部的 尺寸微細化。光阻P1，不同於光阻ρκ(第Μ圖），不具有 跨過X件間分離層Lcs上的部分c(第29圖）。因此，可以 遍佈全體均等塗佈水溶性上層劑〇Se於是，如第Μ圖所 不’可以防止光罩的開口部的端部ER的形狀比中途部大。 又’藉由對半導體基板SB上全面形成的導電層as(圖 9)圖案蝕刻’選擇電晶體ST的下側閘極層以及記憶電
2075-9170-PF 19 200826244 晶體MT的下側的閘極層的浮閘FG同時形成。藉此，相妒 於下側閘極層G2和浮閘FG個別形成的情況，可以簡化掣 造過程。 < 又，藉由對半導體基板SB上全面形成的導電層ps、 WS(第19A〜19C)圖案蝕刻，選擇電晶體ST的上側曰閘極層 G1與記憶電晶體MT的上侧的閘極層的控制閘cg同時开^ 成。藉此，相較於上侧閘極層G1和控制閘CG個別形^的 情況，可以簡化製造過程。 / 、 / \ 又’如第4圖所示，藉由下側閘極層G2與上側閘極層 G1之間直接接觸而電氣連接。因此，不必 曰 w 7「艰成用於下 侧閘極層G2與上側閘極層G1之間電氣連接的膜。 又’如第2圖及第3圖所示’沿著上側閑極層以的延 伸方向（圖中的橫方向）’下側閘極I G2與浮閑％的長产 尺寸"目同。因此’如第13圖所示’以圖案寬度 的光阻P1R，可以圖案蝕刻下侧閘極層G2及浮閘叩。 又，如第1圖所示，元件間分離層Lcs，在半導體夷
板SB上，沿著與上側閘極層G1的延伸方向相交的方向了 直線狀地形成。因此，元件間分離層L _ 用从分離導 電層AS的圖案㈣中，也可以直線狀地形成作 阻P1R(第13圖）。 早的尤 參考第39圖，本實施例的結構中，鱼 — + 〆、弟一貫施例的社 =’浮閘FG的尺寸不同。即，與上側閘極層G1的；; 伸方向相交的方向(第39圖的横方向)的浮間 L2，係比下側閘極層G2的長度尺+ τ !, 反句 〜bi小的尺寸。 2075-9170-PF 20 200826244 &擇電S曰體ST具有2層的閘極在設置於其間的絕緣層 的開口部連接的複雜構造。另一方面，記憶電晶體Μτ具有 :純的堆疊構造。因此，記憶電晶體MT比選擇電晶體ST 容易微細化，其尺寸可以比選擇電晶體ST小。 又此外的本貫施例的結構，由於與上述第一實施例 的、、口構成乎相同’同一的元件係付與同一的符，虎，因此省 略說明。 根據本實施例，如第39圖所示，浮閘fg的長度比下 :閘極層G2㈤長度小。藉此，記憶電晶體η小型化。於 疋，可以擴大裝置的每單位面積的記憶容量。 本次揭示之實施形態及實施例於所有的點為例示而並 非限制者。本發明之範圍並非以上所說明而以申請範圍所 不。包含與申請範圍均等的意思及範圍内所有的變更。 L圖式簡單說明】 [弟1圖]係概略平面圖’顯示本發明的第—實施例中 非揮發性半導體記憶裳置的記憶單元陣列内的平面配置.
[第2〜5圖]對應第i圖的 線以及V - V線的概略剖面圖，· [弟6圖]本發明的笛 ^ . 巾特錄半導體記憶 裝置的杈式電路結構的顯示電路圖； [第7〜16圖]係概略剖面圖，依序顯示 實施例中非揮發性半導體 知月的弟一 己憶裝置的製造方法的第1〜1Π 步驟，這些圖的剖面位置對 對應/〇者第1圖的辽-IT線、羾_
2075-9170-PF 21 200826244 Π線中任一方的位置； [第17Α〜17C圖]係概略剖面 施例中非揮發性半導體記憶襄置的製= 驟，這些圖的各剖面位置對應各沿著：二 -m線及iv-IV線的位置； 口 J 11订線、]n [第18A〜18C圖]係概略剖面圖， :例中非揮發性半導體記憶農置的 ”的第二 驟，這些圖的各剖面位置對應各沿著第 的弟12步 -πι線及iv-iv線的位置； 回、 11線、m [弟19A〜19C圖]係概略剖面圖，顯示 施例中非揮發性半導體記憶裝置的製造方法的第:―： 驟，這些圖的各剖面位置對應各沿著第 =
- III線及IV -IV線的位置； 2線、]H
[弟20A〜2GC圖]係概略剖面圖，顯示本發明的第— 施例中非揮發性半導體記憶裝置的製造方 , 驟，這些圖的各剖面位置對應各沿著第弟^步 -m線及iv - iv線的位置； η線、m 21A〜21C圖]係概略剖面圖，顯示本發 實施例中非揮發性半導體記憶裝置的製造方法的弟- 驟，這些圖的各剖面位置對應各沿著第〗 5步
-ΠΙ線及IV-IV線的位置； U琛、]H
[第22A〜22C則係概略剖面圖，顯示 施例中非揮發性半導體記憶裝置” u 驟，這些圖的各剖面位置對應各沿著第 6步
2075-9170-PF 22 200826244 -m線及iv-iv線的位置； [第23A〜23C圖]係概略剖面圖，顯示本發明的第一實 施例中非揮發性半導體記憶裝置的製造方法的第丨7步 驟，又這些圖的各剖面位置對應各沿著第丨圖的n __ π線' m-m線及iv-IV線的位置； [第24圖]係概略平面圖，顯示比較例中非揮發性半導 體€憶裝置的記憶單元陣列内的平面配置； 曹 [第25〜28圖]係各沿著第24圖的HV-XXV線、χχπ- xxvi 線、XXVII - xxvii 線以及 χχνιπ_χχνιιι 線的概略平 面圖； [第29及30圖]係概略平面圖及概略剖面圖，顯示比 較例中非揮發性半導體記憶裝置的製造方法的第丨步驟， 又第30圖的剖面位置對應第29圖的χχχ—χχχ線； [苐31圖]係概略平面圖，顯示比較例中非揮發性半導 體記憶裝置的製造方法的第2步驟； f [第32A及32B圖]係概略剖面圖，顯示比較例中非揮 發性半導體記憶裝置的製造方法的第2步驟，又第3 2 a及 32B圖的各剖面位置分別對應第31圖的ΠχηΑ —χχχιΐΑ線 及 ΧΧΧΙΙΒ-ΧΧΧΠΒ 線； [第33Α及33Β圖]係概略剖面圖，概略顯示比較例中 非揮务性半導體記憶裝置的製造方法的第3步驟，又第3 3 a 及33B圖的各剖面位置分別對應第31圖的χχχιΙΑ-χχχιΐΑ 線及 ΧΧΧΙΙΒ-ΧΧΧΙΙΒ 線； [第34Α及34Β圖]係概略剖面圖，概略顯示比較例中
2075-9170-PF 23 200826244
非揮發性半導體記憶裝置的製 及34B圖的各剖面位置分別姆 線及 ΧΧΧΙΙΒ-ΧΧΧΠΒ 線； 造方法的第4步驟，又第34A 應第 31 圖的 XXXIIA-XXXIIA 序、概略剖面圖，概略顯示比較例中 非揮發性半導體記情H署
心^置的製造方法的第5步驟，又第35A 及3 5B圖的各剖面位置分別對應第w圖的η川a — 線及 ΧΧΧΙΙΒ-ΧΧΧΠΒ 線； [第36Α * 36Β目]係概略剖面圖，概略顯示比較例中 非揮杳性半導體記憶裝置的製造方法的第6步驟，又第36Α 及36B圖的各剖面位置分別對應第31圖的ΧΧΧΠΑ-ΧΧΧΙΙΑ 線及 ΧΧΧΙΙΒ-ΧΧΧΙΙΒ 線； [第3 7圖]係概略剖面圖，概略顯示比較例中非揮發性 半導體記憶裝置的製造方法的第6步驟，X此圖的剖面位 置對應第24 ®的χχχνιι〜χχχνπ線； [弟38圖]圍繞第24圖的虛線Α的區域的概略剖面斜 視圖；以及 [第39圖]係概略剖面圖， 半導體記憶裝置的構造，此剖 4圖的剖面位置。 顯示第二實施例中非揮發性 面位置對應第一實施例中第 【主要元件符號說明】
As〜導電層； BC〜位元線接觸窗； BL、BL0〜位元線；
2075-9170-PF 24 200826244 C G〜控制閘； CGp、CGw〜導電層； DB、DM及DS〜n型不純物區域； DST〜異物； Ε、ER〜端部； FG〜浮閘； G1〜上侧閘極層；
Glp、Glw〜導電層； G2〜下侧閘極層； G 2 C〜閘極層； H D〜硬光罩層； ΗΜ、HS〜光罩； II、12、I2C、1C、IF〜絕緣層； 10〜絕緣層（第2絕緣層）； 10 R〜絕緣層； L2〜浮閘FG長度； LCS〜元件間分離層； MC〜記憶單元； Μ T〜記憶電晶體， 0Ρ〜開口部； 0 S〜水溶性上層劑； PI、PIC、P1R、P1RC、Ρ2、Ρ3〜光阻； PS、PSR〜導電層； R〜閘極間區域； 2075-9170-PF 25 200826244
Sal、Sa2〜漥部； SB〜半導體基板； Sbl、Sb2〜漥部； SC〜源極線接觸窗； SL〜源極線； SLL0、SLL1〜選擇線； ST、STC〜選擇電晶體； WDL0、WDL1〜字元線； WS〜導電層。 26
2075-9170-PF

Claims (1)

  1. 200826244 十、申請專利範圍： 1 · 一種非揮發性半導體記憶裝置，包括： 半導體基板（SB)，具有主表面； 複數記憶電晶體（MT)，具有分別在上述主表面上相互 相積層而形成的浮閘（FG)及控制閘（CG);以及 複數選擇電晶體（ST)，具有分別在上述主表面上相互 相積層而形成的下側閘極層（G2)及上側閘極層（gi ),並且 刀別與上述複數記憶電晶體（Μ T)之一包含於記憶單元（μ c) 内； 其中，上述下側閘極層（G 2)被上述複數選擇電晶體（ς τ) 各個分離。 上述上侧閘極層（G1)由上述複數選擇電晶體（$ τ)共 有，且電氣連接至上述複數選擇電晶體（ST)的各上述下侧 閘極層（G2)。 2·如申請專利範圍帛1項所述的非揮發性半導體記憶 裝置，其中上述下側閘極層（G2)與上述上側閘極層（gi)2 間直接接觸。 * 3.如巾請專利範圍第所述的非揮發性半導體記憶 裝置’其中沿著上述上側閘極層（Gl)的延伸方向，上述下 側閘極層（G2)及上述浮閘的長度相同。 4·如曱請專利範 ,,.# 〜π斤评赞性平導體記憶 ::，其…與上述上側間極層⑹)的延伸方向相交的 上述：問的長度比上述下側間極層(G2)的長度短。 5.如申料利範圍第丨項料㈣揮發性半導體記憶 2075-9170-PF 27 200826244 裝置，更包括： 凡1千間分離層（LCS) 與成 上 '^亍¥體基板（SB)上，沿著 述上侧閘極層（G1)的延伸 甲方向相父的方向，直線狀形 6. -種非揮發性半導體記憶裝置的製造方法，立中上 =非揮發性半導體記憶裝置具有複數記憶單元（昨上述 製造方法包括下列步驟： / 在半導體基板(SB)上形成第1絕緣層(IS); 在上述第1絕緣層(IS)上形成第1導電層(AS); ㈣上㈣1導電層⑽，分別形成跨過上述複 數Z k早7L (MC)形成區域而延伸的複數帶狀； 在士述第1導電層(AS)上形成第2絕緣層（10); 上第2絕緣層（10)中，露出上述第i導電層⑽的表 面’且形f分別與上述複數帶狀交又的複數開口部⑽” 形成第2導電層’經由上述開口部（〇p)與上述第1導 電層（AS)電氣連接’且覆蓋上述第2絕緣層（丨…以及 圖案姓刻上述第2導電層（ps)及上述第】導電層 (AS)’形成包括以上述第2絕緣層（1())互相電氣絕緣的上 述第1導電層(AS)的一部分與上述第2導電層⑽的一部 分的積層圖案，以及沿著上述開口部(0P)形成，並以上述 開口部(〇P)的部分互相電氣連接的上述第1導電層(AS)的 -部分與上述第2導電層⑽的一部分的積層圖案。 7·如申請專利範圍第6項所述的非揮發性半導體記憶 装置的11¼方法，其中圖案餘刻上述第i導電層（AS)的步 2075-9170-PF 28 200826244 驟包括： 形成具有直線狀的開口部的光罩。 8.如申請專利範圍第6項所述的非揮發性半導體記憶 裝置的製造方法，其中圖案蝕刻上述第】導電層⑽ 驟包括： 形成一光阻圖案（P1); 塗佈-液狀材料⑽，填充上述光阻圖案(P1)的開口 部；，以及 與上述光阻（P1)的界面部分中，上述液狀材料（〇S)的 一部分硬化後，除去上述液狀材料（os)的未硬化部分。、 2075-9170-PF 29
TW096137035A 2006-10-26 2007-10-03 Nonvolatile semiconductor memory device and method of producing the same TW200826244A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006291627A JP2008108977A (ja) 2006-10-26 2006-10-26 不揮発性半導体記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW200826244A true TW200826244A (en) 2008-06-16

Family

ID=38937117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096137035A TW200826244A (en) 2006-10-26 2007-10-03 Nonvolatile semiconductor memory device and method of producing the same

Country Status (6)

Country Link
US (1) US20080099825A1 (zh)
EP (1) EP1916710A1 (zh)
JP (1) JP2008108977A (zh)
KR (1) KR20080037592A (zh)
CN (1) CN101170114A (zh)
TW (1) TW200826244A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090005387A1 (en) * 2007-06-26 2009-01-01 Deqiang Niu Quinoxalinyl macrocyclic hepatitis c virus serine protease inhibitors
US8341083B1 (en) * 2007-09-12 2012-12-25 Devicefidelity, Inc. Wirelessly executing financial transactions
US8383475B2 (en) * 2010-09-23 2013-02-26 Globalfoundries Singapore Pte. Ltd. EEPROM cell
KR102446409B1 (ko) * 2015-09-18 2022-09-22 삼성전자주식회사 시냅스 메모리 소자의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2818190B2 (ja) * 1988-03-18 1998-10-30 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
US5471422A (en) * 1994-04-11 1995-11-28 Motorola, Inc. EEPROM cell with isolation transistor and methods for making and operating the same
US6342715B1 (en) * 1997-06-27 2002-01-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2002176114A (ja) * 2000-09-26 2002-06-21 Toshiba Corp 半導体装置及びその製造方法
JP2003249578A (ja) * 2001-09-29 2003-09-05 Toshiba Corp 半導体集積回路装置
US6925008B2 (en) * 2001-09-29 2005-08-02 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors
US7256098B2 (en) * 2005-04-11 2007-08-14 Infineon Technologies Ag Method of manufacturing a memory device
JP4409524B2 (ja) * 2006-03-28 2010-02-03 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP1916710A1 (en) 2008-04-30
CN101170114A (zh) 2008-04-30
JP2008108977A (ja) 2008-05-08
US20080099825A1 (en) 2008-05-01
KR20080037592A (ko) 2008-04-30

Similar Documents

Publication Publication Date Title
TWI261897B (en) Semiconductor device including nonvolatile memory and method for fabricating the same
TW527729B (en) Nonvolatile semiconductor memory device and method of manufacturing the same
KR100726916B1 (ko) 반도체 기억 장치
JP4762041B2 (ja) 不揮発性半導体メモリ
JP4768469B2 (ja) 半導体装置の製造方法
JP5013050B2 (ja) 半導体装置の製造方法
TWI284978B (en) Array of nonvolatile memory cells wherein each cell has two conductive floating gates
JP4764284B2 (ja) 半導体装置およびその製造方法
TW201013903A (en) Semiconductor memory device
TW425689B (en) Method for manufacturing nonvolatile memory device
JP5269428B2 (ja) 半導体装置及びその製造方法
JP2009295781A (ja) 半導体装置及びその製造方法
TW201025511A (en) Method of manufacturing flash memory device
TW200826244A (en) Nonvolatile semiconductor memory device and method of producing the same
TW200903780A (en) Semiconductor memory device and manufacturing method thereof
JP2006339241A (ja) 半導体集積回路装置
US20100151641A1 (en) Semiconductor device and method for manufacturing the same
US7358129B2 (en) Nonvolatile semiconductor memory device and a method of the same
KR100687154B1 (ko) 비휘발성 반도체 메모리
JP2000164734A (ja) 不揮発性半導体記憶装置とその製造方法
DE102007008530B4 (de) Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte
TW200427072A (en) Nonvolatile semiconductor memory
JP2005183763A (ja) 不揮発性メモリを含む半導体装置の製造方法
JP2009010110A (ja) 不揮発性メモリ及びその製造方法
JP2007134580A (ja) 半導体装置およびその製造方法