TW200818254A - Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same - Google Patents

Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same Download PDF

Info

Publication number
TW200818254A
TW200818254A TW096110605A TW96110605A TW200818254A TW 200818254 A TW200818254 A TW 200818254A TW 096110605 A TW096110605 A TW 096110605A TW 96110605 A TW96110605 A TW 96110605A TW 200818254 A TW200818254 A TW 200818254A
Authority
TW
Taiwan
Prior art keywords
dielectric film
electrode
tfc
film
dielectric
Prior art date
Application number
TW096110605A
Other languages
English (en)
Other versions
TWI411010B (zh
Inventor
Huankiat Seh
Yongki Min
Cengiz Palanduz
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200818254A publication Critical patent/TW200818254A/zh
Application granted granted Critical
Publication of TWI411010B publication Critical patent/TWI411010B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

(1) 200818254
V 九、發明說明 【發明所屬之技術領域】 本發明揭示之實施例關係於平 【先前技術】 一種處理器晶粒經常需要電容 作時產生之暫態負載。電容係被設 負載需求。薄膜電容（TFC)典型爲 質，其係由雷射鑽孔所製造。雷射 使得TFC結構受到不均勻之熱暫寛 膜電容（TFC)必須在燒結後，雷射 供電接觸。這些處理經常影響燒結 射鑽孔1可能建立不均勻之雷射熱 變在蝕刻緣的高k介電質。 在傳統雷射鑽孔處理穿過燒翁 ，以形成接觸通道時，雷射束的極 孔的切割緣之熱變區。因爲雷射孔 極端熱暫態，但相反於切割緣，燒 結程序後保持不變。傳統雷射鑽孔 緣，相較於遠離雷射鑽孔緣的區域 變。例如，雷射鑽孔緣相較於遠 。因此，雷射鑽孔緣的熱變介面 質中所造成之脆化特性。脆化可 體探測加以決定。雷射鑽孔緣可 板電容組件。
性電源，以回應於在操 置，以回應晶粒的暫態 安置於兩電極間之介電 鑽孔成本高、費時、並 I。高介電常數（高k)薄 鑽孔或化學鈾刻，以提 高k介電質的化性。雷 |區，或蝕刻化學可能改 §薄膜電容（TFC)介電層 端熱暫態造成在雷射鑽 處理，雷射鑽孔緣受到 結TFC介電質可肶在燒 程序可能造成雷射鑽孔 ，作物理或化學上之改 :雷射鑽孔緣的區域脆化 •態可能展現在燒結介電 .藉由在其他技術間之實 i改變由於極端熱暫態所 -5- 200818254 (2) 造成之損失或改變材料的化學品質。因此，雷射鑽孔緣的 熱變介電形態可能在燒結介電中，展現化學空乏現象。所 改變之化學品質可以藉由例如掃描電子顯微鏡（SEM)或離 子耦合電漿（ICP)分析之顯微技術加以決定。由於雷射鑽 孔處理的極端熱暫態，所以，雷射鑽孔緣可能甚至相較於 遠端區域，會將揮發之雜散物質加入TFC介電質的基質中 。因此，雷射鑽孔緣的熱變介面形態可能在燒結介電質中 φ 展現化學加號。所改變之化學品質可以藉由例如SEM或 ICP分析之顯微技術加以決定。 【發明內容】 本發明提供一種製程，包含：圖案化在第一電極上之 遮罩；在該第一電極與該遮罩上，形成一生介電膜；剝離 該遮罩，以完成正圖案介電膜；及燒結該生介電膜，以取 得一燒結介電質。 【實施方式】 爲了了解本發明實施例之取得方式，各種實施例的特 定說明將藉由參考附圖加以說明。圖式只描繪本發明之典 型實施例，並不必然依規格繪出，因此，並不作限定本發 明範圍。部份之實施例將以特定細節加以說明與解釋。 以下說明包含名詞，例如，上、下、第一、第二等等 係只作說明目的並不作限定用。於此所述之裝置或物體的 實施例可以以若干位置或方向加以製造、使用或運送。名 -6 - 200818254 , (3) 詞“晶粒”或“晶片”通常表示基本工件之實物，並可以由各 種製程操作所轉換爲想要的積體電路裝置。一晶粒通常由 一晶圓所切割，晶圓可以由半導體、非半導體、或半導體 與非半導體材料的組合所作成。一板典型爲浸漬樹脂的玻 璃纖維結構，其係作爲晶粒的安裝基板。 以下將參考附圖，其中，相同結構係以相同元件符號 表示。爲了最清楚顯示結構及製程實施例，包含於此之圖 ^ 式係以實施例表示。因此，製造結構的實際外表，例如在 光顯微術中，可能有所不同，但仍加入有實施例的主要結 構。再者，圖式只顯示了解實施例所必要之結構。在本技 藝中已知的其他結構將不會被包含在內，以維持圖式的清 晰度。 第1A圖爲在依據實施例所處理之薄膜電容（TFC)組件 的剖面圖。在此處理瞬間之TFC組件100包含具有上表面 112及下表面114的第一電極110。一遮罩116係在第一 ^ 電極110的上表面112上作出圖案。在一實施例中，遮罩 11 6係在處理時容易受到膨脹及剝落。在一實施例中，遮 罩116爲可溶性，使得一剝離（lift-off)製程可以有用以將 之移除。在一實施例中，遮罩1 1 6係爲可蒸汽膨脹，使得 一剝離製程係有用於將之移除。 第1B圖爲描述於第1A圖中之薄膜電容組件在依據實 施例進一步處理後的剖面圖。TFC組件1 0 1呈現一生介電 膜118，其係安置在該第一電極與上表面112上與該遮罩 1 1 6上。在一實施例中，生介電膜1 1 8爲一陶瓷粉末懸浮 -7 - 200818254 (4) 膜116，其係放置在上表面112上。 在一實施例中，遮罩116包含第一厚度120及生介電 膜118包含第二厚度122。在一實施例中，第一厚度120 係大於第二厚度122。在此實施例中，因爲遮罩第一厚度 120係大於生介電膜第二厚度122，遮罩1 16顯示一曝露 側面124，其在剝離處理中，容易受到液體或蒸汽的對抗 。在一實施例中，第一厚度120的厚度大致與第二厚度 φ 122相同。 在一實施例中，生介電膜1 1 8包含一鈦酸鹽化合物之 溶凝膠溶液。在一實施例中，生介電膜1 1 8包含鈦酸鋇化 合物的溶凝膠溶液。在一實施例中，生介電膜118包含鈦 酸鋸化合物的溶凝膠溶液。在一實施例中，生介電膜1 1 8 包含鈦酸鋇緦（BST)化合物的溶凝膠溶液作爲主要成份。“ 主要成份”可以表示在燒結後，生介電膜1 1 8將包含約 100%的鈦酸鹽陶瓷。這也可以表示在生介電膜118的多數 # 爲BST。這也表示如果至少出現兩種介電質，則生介電膜 1 18係爲介電材料少於50 %，而爲最普遍的介電材料，由 約34%BST至約49%BST。在一實施例中，任何其他陶瓷 介電質係被使用作爲生介電膜118，其係適用於TFC介電 質者。在一實施例中，第二加熱製程係被適當地稱爲退火 ’而不是燒結。在此實施例中，第一固化介電膜1 1 8係被 加熱’使得只發生流體損失，及其化學本質並未作實體變 化。因爲特定應用可能使用如所定義的燒結或所定義的退 火’爲了揭示及主張實施例的目的，名詞燒結及退火將被 -8- 200818254 (5) 當作同義詞使用。 依據一實施例之溶凝膠膜生介電膜118的備製包含混 合鈦醇鹽類及緦無機鹽與甲氧基乙醇及乙二醇。在一實施 例中，依據一實施例之溶凝膠膜1 1 8的備製包含混合鈦醇 鹽類及鋇無機鹽與甲氧基乙醇及乙二醇。在一實施例中， 依據一實施例之溶凝膠膜1 1 8的備製包含混合鈦醇鹽類與 鋇無機鹽及緦無機鹽，及與甲氧基乙醇與乙二醇。 φ 在一實施例中，施加生介電膜118至第一電極110與 遮罩1 1 6係爲正交指噴灑至曝露面加以執行。在一實施例 中，其施加係藉由旋塗一溶凝膠液加以執行。在一實施例 中，其施加係藉由將第一電極1 1 〇浸漬入介電前驅物液的 溶液加以執行。 在一實施例中，執行兩加熱程序。較佳地，有關於第 一固化，其後有第二燒結。通常，製程實施例係稱爲第一 加熱，其後有第二加熱。在施加生介電膜1 1 8至第一電極 φ 1 1 〇及遮罩1 1 6後，第一固化製程被執行，以部份穩定生 介電膜118。在一實施例中，固化係藉由加熱生介電膜 1 1 8至足以使其在室溫不流動的方式而加以執行。在一實 施例中，生介電膜118具有範圍由約〇·5微米（μιη)至約 3 0 μιη的厚度。因此，生介電膜1 1 8的非流動特性係有關 於其厚度及在第一固化處理後所得之黏度。 在一實施例中，第一固化係被執行於範圍由約5 0 °C至 約150°C的溫度持續足夠時間’以使生介電膜118在室溫 變成非流動。第一固化也允許生介電膜1 1 8在室溫變成非 -9- 200818254 (6) 流動，但在第一固化階段保有足夠多孔性，以允許容易由 選定區域移除。 第1C圖爲在進一步依據一實施例處理後，描述於第 1 B圖中之薄膜電容組件的剖面圖。在第1 C圖中，τ F C組 件102被顯示爲正在進行一剝離製程（lift-off)。剝離製程 使得遮罩Η 7(第1B圖中之116)膨脹及/或被抬起。而生介 電膜118之在第一電極110上作出圖案與未在遮罩117上 φ 作出圖案者係被保留黏著在第一電極110。在遮罩117上 作出圖案的生介電膜119也藉由剝離及/或膨脹遮罩U7 而在程序中被剝離。 在移除與遮罩117接觸之生介電膜119後，TFC組件 102進一步藉由加熱保留的生介電膜118而進一步處理， 以完成其燒結。在一實施例中，生介電膜118的固化包含 至少部份氧化物，使得其被稱爲煆燒製程。在一實施例中 ，燒結係被執行於範圍由約7 0 0 °C至約9 0 0 °C的溫度中。爲 # 了保護第一電極11 〇不受氧化，在燒結間，提供了 一非反 應熱讯。在一實施例中’非反應氣氛包含一*非反應氣體， 例如鐘t。在一實施例中，非反應氣氛包含例如氮的非氧化 氣體。在一實施例中，非反應氣氛包含真空。在一實施例 中’非反應氣氛包含一減壓氣氛，例如在0.1大氣壓（atm) 範圍或更低，及非反應氣體，例如氬。在一實施例中，非 反應氣氛包含一減壓氣氛，例如在〇·〇1 atm範圍及更低， 及非反應氣體爲氬。 在一實施例中，因爲在此揭示中之TFC組件的結構尺 -10- 200818254 (7) 寸，所以，生介電膜118的燒結完成了變成TFC介電層 126之實質均勻熱變介面形態（第1D圖）。 在燒結時之一監視參數爲熱傳遞至生介電膜118的內 阻與傳遞熱的外阻之比率。在已知熱傳遞技術中之Biot 模數係爲內阻對外阻之比率量測法。在一實施例中，熱傳 遞的內阻係藉由在Z方向中評估Biot模數加以最小化。 例如燒結之熱固化造成實質均勻之熱負載施加至生介電膜 φ 1 1 8上，使得當第一固化介電膜1 1 8被整個燒結時，沿著 任意方向，特別是X及Y方向中，有實質均勻之熱變介 面形態。Y方向係爲進出圖的平面。 第1 D圖爲在進一步依據一實施例處理後，描述於第 1C圖中之薄膜電容組件的剖面圖。在第1D圖中，TFC組 件1〇3係被示意繪出。第二電極126已經被組合至TFC介 電膜118及第一電極110。TFC組件103同時包含一下介 電層128及上介電層130，這些分別保護第一電極110及 φ 第二電極126。在TFC組件103的結構中，有第一電極接 觸132，其接觸第一電極110，及第二電極接觸134，其接 觸第二電極126。第一電極接觸132及第二電極接觸134 係形成在個別接觸通道中，這係因爲製程實施例，所以可 在沒有例如雷射鑽孔的極端熱暫態中被形成。TFC組件 1〇3的操作電容部份可以被稱爲TFC組件136，其包含至 少第一電極110、生介電膜118及第二電極126。TFC組 件136被安排在基板138上。個別第一電極接觸132及第 二電極接觸1 3 4係在個別第一黏著墊1 4 0及第二黏著墊 -11 - 200818254 (8) 142被接上接腳。在一實施例中，TFC組件136係未被設 有基板138，及個別第一黏著墊140及第二黏著墊142係 被整合至個別第一電極接觸132及第二電極接觸134。 第2圖爲已經依據實施例處理之薄膜電容組件200的 俯視圖，其有一切割區202。TFC組件200係被描繪爲正 被“剝離”，以開放一平面圖，及“切割”，以露出TFC介電 層的一部份。TFC組件200包含第一電極210及發生兩次 之TFC介電膜222。第一電極210同時也顯示一接觸通道 足跡242，其合成爲一在兩TFC介電膜222間之間隔尺寸 244 〇 描繪出TFC介電膜222的特性尺寸246。特性尺寸 246係被選擇爲任意量測線，其可以在最長正交架構下， 被平放越過TFC介電膜222。在第2圖中之特性尺寸246 係被描繪爲沿著X軸橫越TFC介電膜222。因爲TFC介 電膜222的薄膜本質，其厚度係被沿著短軸（minor axis)界 定，所以，特性尺寸並不選擇爲在短軸。例如在第2圖中 ，TFC介電膜2 22的短軸係在Z方向中，Z方向爲進出圖 的平面。 對於微電子晶粒的晶片級封裝實施例中，TF C介電膜 222的特性尺寸246係在範圍由約1〇〇微米（μπι)至約350 微米之間，其可以沿著X或Υ軸。在一實施例中，特性 尺寸246係爲200μιη。 在傳統雷射鑽孔處理穿過燒結TFC介電層，以形成接 觸通道時，相較於TFC介電膜222的後區250，緣區248 -12- 200818254 • Ο) 係被熱變。因爲雷射鑽孔處理，緣區248受到極端熱暫態 ，但後區250具有緣區248及第一電極210當作散熱以抵 抗極端熱暫態的優點。傳統雷射鑽孔製程可能使得緣區 248的介面形態相較於後區250發生變化。例如，緣區 248介面形態可能相較於後區25 0脆化。緣區248介面形 態也可以由於熱暫態所造成之損失或變化物質，而改變化 學品質。由於雷射鑽孔製程的極端熱暫態，相較於後區 • 250 ’緣區248介面形態可能被加入揮發雜散材料進入緣 區248的基質中。 依據一實施例，因爲燒結完成正圖案，所以發生TFC 介電膜222，及TFC介電膜222的熱變介面形態沿著特性 尺寸246所界定之方向實質均勻。此實質均勻熱變介面形 態在任意位置展現已知品質之TFC介電膜222。不管TFC 介電膜222的緣區248或後區250，熱變介面形態實質均 勻。在一實施例中，TFC介電膜222包含BST作爲主要成 • 份。 第3圖爲一封裝300的剖面圖，其包含依據一實施例 形成之薄膜電容組件。封裝3 00包含一晶粒3 52及一安裝 基板3 5 4。其中描繪兩個TF C組件3 3 4及3 3 5。在一實施 例中，TFC組件3 34係對晶粒3 52爲橫向排列並在安裝基 板3 5 4上。在一實施例中，335係被安排在晶粒3 52下並 被整合至安裝基板3 5 4。在一實施例中，晶粒3 5 2未出現 ，但一晶粒位佔用在安裝基板3 5 4的相同空間，晶粒可以 最後佔用，例如晶粒3 52，及3 3 5係被安排在晶粒位下並 -13- 200818254 (10) 嘰. 整合至安裝基板3 54。 橫向於晶粒3 52安排之TFC組件3 34係被更詳細顯示 〇TFC組件3 3 4包含第一電極310及第二電極324，其包 含一 TFC介電膜322。在一實施例中，TFC介電膜322包 含一 BST粉末作爲主要成份。TFC組件334同時也包含一 下介電層3 26及一上介電層328，以分別保護第一電極 310及第二電極3 24。TFC組件334的結構具有：一第一 φ 電極接觸330，其接觸第一電極310;及第二電極接觸332 ，其接觸第二電極324。因爲選定區域在燒結前被移除， 所以，第一電極接觸3 3 0及第二電極接觸3 3 2係被形成在 個別接觸通道中，而沒有極端熱暫態，例如雷射鑽孔。 安裝基板3 54係在下電極黏著墊338及上電極黏著墊 3 40連接至TFC組件3 34。安置在晶粒3 52下並與安裝基 板3 54整合在一起之TFC組件3 3 5包含一下電極黏著墊 3 3 9及上電極黏著墊341，出現在安裝基板3 54下。 φ 第4圖爲依據各實施例之製程流程圖400。 在410，製程包含在第一電極上圖案化一遮罩。藉由 非限定例，第1A圖之遮罩1 1 6係被圖案化於第一電極 1 1 0上。圖案化可以藉由旋塗一*阻劑材料並曝光該阻劑， 以準備移除洗濯。 在420，製程包含在遮罩及第一電極上形成生介電膜 。藉由非限定例，生介電膜1 1 8係被噴灑於遮罩1 1 6與第 一電極110的曝露部份上，如第1B圖所示。生介電膜 1 1 8係爲溶凝膠組成物，其係由鈦醇鹽類、鋇無機鹽、緦 -14 - 200818254 (11) 無機鹽、甲氧基乙醇、及乙二醇作成。 在430，製程包含首先固化生介電膜，以阻止流動。 藉由非限定例，生介電膜1 1 8係在約1 3 0 °C持續約3小時 固化。此溫度及時間使得生介電膜1 1 8在室溫變得不流動 〇 * 在440，製程包含剝離固化介電膜的部份。在一實施 例中，整個結構被浸漬在剝離液中，該剝離液膨脹該遮罩 φ 並使得遮罩固化介電質被移除。 在450，製程包含第二燒結固化介電膜，以取得薄膜 介電質。在一非限定例子中，設有800環境，及約atm 以下之氣壓及在氬氣中。第二燒結係被執行約一小時。如 前所述，在燒結後，TFC介電質展現實質均勻介面形態。 在460，製程包含將第二電極配合至TFC介電質。第 二電極及第一電極，如此包夾住該TFC介電質。 第5圖爲依據一實施例之計算系統5 0 0的透視圖。前 • 述實施例之一或多數薄膜電容可以應用在計算系統中，例 如第5圖之計算系統500。以下，任一 TFC實施例單獨或 與其他實施例的組合可以稱爲實施例架構。 計算系統500包含至少一處理器（未示出），其係密封 在一 1C晶片封裝5 10內。TFC5 11係被描繪安裝在晶片封 裝51〇旁在板520上。在一實施例中，TFC511被整合至 晶片封裝510。在一實施例中，系統500包含一資料儲存 系統5 1 2、至少一輸入裝置，例如鍵盤5 1 4、及至少一輸 出裝置，例如監視器5 16。計算系統5 00包含一處理器， -15- 200818254 (12) 其處理資料信號，並可以包含例如一由英特爾 之微處理器。除了鍵盤5 1 4外，計算系統5 00 一使用者輸入裝置，例如滑鼠514。計算系統 含描繪於第1A至1D及3圖之TFC介電質實 構。在一實施例中，計算系統500包含一外殼 膝上型電腦的盒子。 爲了揭示的目的，依據標的所實施之元件 φ 500可以包含任意系統，其利用微電子裝置系 包含例如至少一 TFC介電實施例，其係連接至 ，例如動態隨機存取記憶體（DRAM)、聚合物 閃記憶體、及相變記憶體。在此實施例中，實 連接至處理器，而耦接至這些功能的任意組合 一實施例中，在本案所說明的實施例架構係耦 能。在一例示實施例中，資料儲存系統5 1 2包 上之內藏DRAM快取。另外，在一實施例中， φ 器的實施例架構（未示出）係爲系統之一部份， 至DRAM快取之資料儲存的實施例架構。另外 例中，一實施例架構係耦接至資料儲存系統5 i 在一實施例中，計算系統500同時也包含 包含一數位信號處理器（DSP)、微控制器、特 電路（ASIC)、或微處理器。在此實施例中，實 藉由連接至一處理器，而連接至這些功能的任 例示實施例，DSP係爲一晶片組的一部份，其 單獨處理器及DSP作爲在板520上之晶片組的 公司所購得 可以包含另 500可以包 施例後之結 522 ，例如 的計算系統 統，其可以 資料儲存器 記憶體、快 施例係藉由 。然而，在 接至任一功 含在一晶粒 連接至處理 其具有連接 ，在一實施 2 ° 一晶粒，其 定應用積體 施例架構係 意組合。一 可以包含一 分開部份， -16- 200818254 . (13) 其係爲T F C介電實施例。在此實施例中，實施例架構係被 耦接至DSP，及分開實施例架構可以被呈現爲連接至IC 晶片封裝5 1 0的處理器。另外，在一實施例中，一實施例 架構係被連接至一 DSP，其係被安裝至與ic晶片封裝510 相同的板520上。現在可以了解到實施例架構可以相對於 計算系統500加以組合，以配合本案各實施例TFC介電質 所述之實施例架構。 Φ 可以了解的是，在本案中所述之實施例可以應用至傳 統電腦以外之裝置及設備。例如，一晶粒可以與一實施例 架構封裝，並被放置在一攜帶式裝置，例如無線通訊器或 手持裝置，例如個人數位助理等等。在此實施例中，系統 外殼可以爲用於無線電話等之殼。另一例子爲一晶粒，其 可以被封裝並被放置於一例如汽車、火車頭、船隻、飛機 、或太空船的交通工具中。 第6圖爲依據一實施例之電子系統600的示意圖。所 • 描繪之電子系統600可以實施如第5圖所繪之計算系統 5 00，但電子系統係被更通用方式繪出。電子系統600加 入至少一安裝基材，例如在第5圖所繪之板5 2 0，與例如 積體電路晶粒的電子裝置6 1 0。在一實施例中，電子系統 600係可包含系統匯流排620的電腦系統，其包含一系統 匯流排620，以電連接至電子系統600的各元件。系統匯 流排620爲單一匯流排或依9依據各實施例之單一匯流排 或任意組合。電子系統600包含一電壓源63 0，其提供電 力給積體電路6 1 0。在部份實施例中，電壓源63 〇經由系 -17- 200818254 (14) 統匯流排620供給電流給積體電路610。在一實施例中， TFC組件680被電氣連接於電壓源63 0與積體電路610之 間。在一實施例中之位置爲在一安裝基板中，及T F C組件 6 80被整合至安裝基板。在一實施例中，TFC組件680的 此位置係在安裝基板上，以提供積體電路6 1 0的座位及 TFC組件680，例如處理器及TFC元件，每一個均橫向安 裝並在板上，鄰近另一個。 φ 依據一實施例，積體電路6 1 0被電連接至系統匯流排 620並包含任一電路、或電路的組合。在一實施例中，積 體電路610包含一處理器612，其可以任意類型。於此所 用，處理器6 1 2表示任意類型電路，例如但並不限於微處 理器、微控制器、圖形處理器、數位信號處理器、或另一 處理器。可以包含在積體電路610中的其他類型之電路爲 客戶電路或A SIC，例如用於無線裝置，例如行動電話、 呼叫器、攜帶式電腦、雙向無線電及類似電子系統之中。 參 在一實施例中，處理器6 1 0包含一晶粒上記憶體6 1 6，例 如SRAM。在一實施例中，處理器6 1 0包含晶粒上記憶體 ，例如，eDRAM。 在一實施例中，電子系統6 〇 0同時也包含一外部記憶 體640，其隨後可以包含一或多數適用於特定應用之記憶 體元件，例如RAM形式之主記憶體642、一或多數硬碟機 644、及/或一或多數機器，其處理可移除媒體646，例如 碟片、光碟（CD)、數位影音光碟（DVD)、快閃記憶體鍵、 及在本技藝中已知的其他可移除媒體。 -18 - 200818254 * (15) 在一實施例中，電子系統600也包含一顯示裝 或音訊輸出660。在一實施例中，電子系統600包 入裝置670，例如鍵盤、滑鼠、軌跡球、遊戲控制 克風、影像辨識裝置、或任意其他輸入資訊進入電 600的裝置。 如此所示，積體電路610可以被實施爲若干不 例，包含電子封裝、電子系統、電腦系統、一或多 Φ 積體電路的方法、及一或多數製造電子組件的方法 組件包含安裝在板上之積體電路及於此所述於各實 TFC組件實施例及其等效。這些元件、材料、幾何 及操作順序可以被改變以適合特定封裝需求。 在前述詳細說明中，各種特性可以集合在單一 中，爲了簡化本案之目的。本方法實施例並不解釋 的實施例需要較每一項爲多之特性。如以下申請專 所述，本案標的可以少於單一揭示實施例所有特性 ^ ，以下申請專利範圍係被倂入詳細說明，每一項被 分開較佳實施例。 可以爲熟習於本技藝者所了解，在各細節、材 件與方法階段的配置之變化可以在不脫離本案之原 圍下完成。 【圖式簡單說明】 第1A圖爲依據本發明處理時之薄膜電容組件 圖； 置650 含一輸 器、麥 子系統 同實施 數製造 ，電子 施例之 、尺寸 實施例 爲主張 利範圍 。因此 解釋爲 料及部 理與範 的剖面 -19- 200818254 一 (16) 第1B圖爲依據一實施例處理時之第1A圖所繪之薄膜 電容的剖面圖； 第1C圖爲在依據一實施例處理時之第1Β圖所繪之薄 膜電容的剖面圖； 第1D圖爲在依據一實施例處理時之第1C圖所繪之薄 膜電容的剖面圖； 第2圖爲已經依據實施例處理之薄膜電容組件的剖去 φ 平面圖； 第3圖爲依據實施例形成之薄膜電容組件的封裝的剖 面圖； 第4圖爲依據各實施例之製程流程圖； 第5圖爲依據一實施例之計算系統的透視圖；及 第6圖爲依據實施例之電子系統示意圖。 【主要元件符號說明】 _ :薄膜電容 1 1 0 :第一電極 112 :上表面 Η4 :下表面 1 1 6 :遮罩 118 :生介電膜 1 2 0 ·第一'厚度 122 :第二厚度 124 :曝露側面 -20- 200818254 (17) 102 ： TFC 組件 1 17 :遮罩
1 1 9 :生介電膜 126 :第二電極 128 :下介電層 1 3 0 :上介電層 132 :第一電極接觸 134 :第二電極接觸 136 ： T F C 組件 1 3 8 :基板 1 4 0 :第一黏著墊 142 :第二黏著墊 103 ： TF C 組件 200 :薄膜電容組件 202 ：切害fj區 2 1 〇 :第一電極 222 : TFC介電膜 242 ’·接觸通道足跡 244 :間隔尺寸 246 :特性尺寸 2 4 8 :緣區 2 5 0 :後區 3 00 :封裝 3 10 :第一電極 -21 200818254 (18)
322 ： T F C介電膜 3 24 :第二電極 326 ：下介電層 3 28 :上介電層 3 3 0 :第一電極接觸 3 3 2 :第二電極接觸 3 34 ： TFC 組件 3 3 5 ： TFC 組件 3 3 8:下電極黏著塾 3 3 9 :下電極黏著墊 340 :上電極黏著墊 3 52 :晶粒 3 54 :安裝基板 5 0 0 :計算系統 5 10 : 1C晶片封裝 511： TFC 5 1 2:資料儲存系統 5 1 4 :鍵盤 5 1 6 :監視器 518 :滑鼠 520 :板 522 :外殼 6〇〇 :電子系統 610 :電子組件 -22 200818254 (19) 612 ： 6 14 ： 62 0 ： 63 0 ： 64 0 ： 642 ： 644：
650 ： 660 ： 670 ： 6 80 ： 處理 通訊電路 晶粒上記憶體 電壓源 外部記憶體 主記憶體 硬碟機 可移除媒體 顯示裝置 音訊輸出 輸入裝置 TFC組件

Claims (1)

  1. (1) 200818254 十、申請專利範圍 1. 一種製程，包含·· 圖案化在第一電極上之遮罩； 在該第一電極與該遮罩上形成一生介電膜； 剝離該遮罩，以完成正圖案介電膜；及 燒結該生介電膜，以取得一燒結介電質。 2 ·如申請專利範圍第1項所述之製程，其中在燒結該 φ 生介電膜之前，該製程包含第一固化該生介電膜。 3 ·如申請專利範圍第丨項所述之製程，其中在燒結該 生介電膜之前，該製程包含第一固化該生介電膜，其中該 生介電膜係由溶凝膠製程形成，及其中該第一固化係被執 行在範圍由約5 0 °C至約1 5 0 °C的一溫度內。 4·如申請專利範圍第1項所述之製程，其中剝離該遮 罩包含濕溶解該遮罩。 5 ·如申請專利範圍第1項所述之製程，其中剝離該遮 • 罩包含蒸汽膨脹該遮罩。 6·如申請專利範圍第1項所述之製程，其中燒結係被 執行於由約700°C至約900°C間之溫度範圍內。 7. 如申請專利範圍第1項所述之製程，其中燒結係被 執行於由約700°C至約900°C間之溫度範圍內，並在非反應 氣氛內。 8. 如申請專利範圍第1項所述之製程，其中燒結係被 執行於由約700°C至約900°C間之溫度範圍內，並在真空內 -24- 200818254 . (2) 9.如申請專利範圍第〗項所述之製程，更包含： 在燒結該生介電膜前，第一固化該生介電膜，其中該 第一固化係被執行於由約5 0 °C至約1 5 0。(：的溫度範圍內； 其中燒結係被執行於由約70(TC至約900 t：間之溫度範 圍內，及在一非反應氣氛中，其係由非反應氣體、減壓氣 體、及一真空選出；及 將一第二電極配合至該燒結介電膜。 φ 1 〇 ·如申請專利範圍第1項所述之製程，其中該生介 電膜包含一溶凝膠組合物，其包含鈦醇鹽類、鋇無機鹽、 甲氧基乙醇、及乙二醇。 1 1 ·如申請專利範圍第1項所述之製程，其中該生介 電膜包含一溶凝膠組合物，其包含鈦醇鹽類、緦無機鹽、 甲氧基乙醇、及乙二醇。 1 2 _如申請專利範圍第1項所述之製程，其中該生介 電膜包含一溶凝膠組合物，其包含鈦醇鹽類、鋇無機鹽、 φ 緦無機鹽、甲氧基乙醇、及乙二醇。 1 3 ·如申請專利範圍第1項所述之製程，其中該遮罩 具有第一厚度，其中該生介電膜係由具有第二厚度的溶凝 膠所形成，及其中該第一厚度等於或大於該第二厚度。 14. 如申請專利範圍第1項所述之製程，更包含在該 第一電極上形成一第二電極，其中該正圖案化係安置在該 第一與第二電極之間並鄰接該第一與第二電極。 15. —種製程，包含： 圖案化在一第一電極上之遮罩； -25- 200818254 ^ (3) 在該苐一電極與該遮罩上，形成一溶凝膠鈦酸鹽生介 電膜，其中該形成係由浸漬、噴灑、及旋塗選出； 第一固化該溶凝膠鈦酸鹽生介電膜，在由約以^至約 150 °C的溫度範圍內，並完成一第一固化介電膜； 剝離該遮罩，以完成正圖案介電膜，其中該剝離該遮 罩係由液體剝離、蒸汽膨脹、及其組合所選出； 第二燒結該溶凝膠鈦酸鹽生介電膜，以取得燒結之鈦 φ 酸鹽介電膜；及 將該燒結鈦酸鹽介電膜配合至第二電極，以完成薄膜 電容，其中該燒結鈦酸鹽介電膜係在該第一電極上方與接 觸其表面及在第二電極下方與接觸其表面。 1 6 .如申請專利範圍第1 5項所述之製程，更包含組裝 成一結構，其係由微電子晶粒、安裝基板、及板所選出。 1 7 ·如申請專利範圍第1 5項所述之製程，其中燒結係 在由約700 °C至約900°C的一溫度範圍內執行，及在一非反 φ· 應氣氛中，其係由非反應氣體、減壓氣體、及真空選出。 18·—種薄膜電容物件，包含： 一第一電極； 一介電質，安置在該第一電極上，其中該介電質沿著 爲其特性尺寸所定義之一線，展現實質均勻熱變介面形態 •，及 一第二電極，安置在該介電質上。 1 9 ·如申請專利範圍第1 8項所述之薄膜電容物件，其 中該特性尺寸係在由約0 · 1微米至約1微米的範圍內。 -26- 200818254 , (4) 20. 如申請專利範圍第1 8項所述之薄膜電容物件’其 中該TFC包含BST。 21. 如申請專利範圍第18項所述之薄膜電容物件’更 包含一耦接至該TFC的插槽。 22. 如申請專利範圍第21項所述之薄膜電容物件’更 包含：一晶粒耦接至該TFC，其中該晶粒係安置在一晶粒 側上之該插槽。 Φ 23.如申請專利範圍第21項所述之薄膜電容物件’更 包含： 一晶粒，耦接至該TFC ;及 一板，耦接至該插槽，其中該TFC係安置在該板與該 插槽之間。 2 4 . —種計算系統，包含： 一微電子晶粒； 一 TFC包含： _ 一第一電極； 一介電質，安置在該第一電極上，其中該介電質沿 著爲其特性尺寸所定義之一線，展現實質均勻之熱變介面 形態；及 一第二電極，安置在該介電質上；及 一動態隨機存取記憶體，耦接至該TFC。 25·如申請專利範圍第24項所述之計算系統，其中該 系統係安置在電腦、無線通訊器、手持裝置、車輛、火車 頭、飛機、船隻、及太空船之一。 -27- 200818254 (5) V 26·如申請專利範SM 微電子晶粒係由資料儲有 器、特定應用積體電路、 :24項所述之計算系統，其中該 裝置、數位信號處理器、微控制 及微處理器選出。
    -28-
TW096110605A 2006-03-31 2007-03-27 用於薄膜電容製造之溶凝膠與遮罩圖案化，所製造之薄膜電容，及包含該電容的系統 TWI411010B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/396,386 US8623737B2 (en) 2006-03-31 2006-03-31 Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same

Publications (2)

Publication Number Publication Date
TW200818254A true TW200818254A (en) 2008-04-16
TWI411010B TWI411010B (zh) 2013-10-01

Family

ID=38557577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096110605A TWI411010B (zh) 2006-03-31 2007-03-27 用於薄膜電容製造之溶凝膠與遮罩圖案化，所製造之薄膜電容，及包含該電容的系統

Country Status (6)

Country Link
US (2) US8623737B2 (zh)
JP (1) JP5275216B2 (zh)
KR (1) KR101124892B1 (zh)
CN (2) CN103632843B (zh)
TW (1) TWI411010B (zh)
WO (1) WO2007126912A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623737B2 (en) 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US7710709B2 (en) * 2007-03-30 2010-05-04 Intel Corporation Carbon nanotube coated capacitor electrodes
CN105006362B (zh) * 2015-07-28 2018-06-19 桂林电子科技大学 一种可剥离衬底的薄膜电容器制备方法
CN106950000B (zh) * 2017-03-29 2019-11-15 深圳大学 一种脉搏压力传感器、芯片、装置、系统及其制备方法

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241378A (en) * 1978-06-12 1980-12-23 Erie Technological Products, Inc. Base metal electrode capacitor and method of making the same
US4687540A (en) * 1985-12-20 1987-08-18 Olin Corporation Method of manufacturing glass capacitors and resulting product
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US5190892A (en) * 1988-08-11 1993-03-02 Oki Electric Industry Co., Ltd. Method for forming pattern using lift-off
JPH04506791A (ja) 1989-04-21 1992-11-26 アルキャン　インターナショナル　リミテッド ゾル・ゲル処理による薄膜セラミックの製造
JPH07118431B2 (ja) * 1991-03-16 1995-12-18 太陽誘電株式会社 磁器コンデンサ及びその製造方法
US5252831A (en) * 1991-11-04 1993-10-12 Eastman Kodak Company Redirecting light from a fluorescent coating by a mirror layer
US5319517A (en) * 1992-03-27 1994-06-07 Tdk Corporation Multilayer ceramic chip capacitor
JP3159561B2 (ja) 1993-03-29 2001-04-23 ローム株式会社 結晶性薄膜用電極
JPH0773732A (ja) * 1993-06-23 1995-03-17 Sharp Corp 誘電体薄膜素子及びその製造方法
DE69532235T2 (de) * 1994-10-19 2004-09-16 Tdk Corp. Keramischer mehrschicht-chipkondensator
EP0708372B1 (en) * 1994-10-21 2000-03-22 Ngk Insulators, Ltd. A single resist layer lift-off process for forming patterned layers on a substrate
US5601673A (en) * 1995-01-03 1997-02-11 Ferro Corporation Method of making ceramic article with cavity using LTCC tape
WO1996029725A1 (en) 1995-03-21 1996-09-26 Northern Telecom Limited Ferroelectric dielectric for integrated circuit applications at microwave frequencies
KR100446642B1 (ko) * 1995-09-01 2004-10-14 밀레늄 바이올로직스 인코포레이티드 골세포 활성을 지지하는데 특히 적합한 인산칼슘상의 인공 안정화된 조성물
DE19635406B4 (de) * 1996-08-31 2005-09-01 Philips Intellectual Property & Standards Gmbh Kondensator und Vielschichtkondensator mit einem Dielektrium aus wolframhaltiger BCZT-Keramik
US5853500A (en) 1997-07-18 1998-12-29 Symetrix Corporation Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
SG65086A1 (en) * 1997-07-23 1999-05-25 Murata Manufacturing Co Dielectric ceramic composition and monolithic ceramic capacitor using same
US6309508B1 (en) * 1998-01-15 2001-10-30 3M Innovative Properties Company Spinning disk evaporator
JP3091192B2 (ja) * 1998-07-29 2000-09-25 ティーディーケイ株式会社 誘電体磁器組成物および電子部品
US6495412B1 (en) * 1998-09-11 2002-12-17 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP3368852B2 (ja) * 1998-11-27 2003-01-20 株式会社村田製作所 積層パターンの形成方法
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP2001035738A (ja) * 1999-07-15 2001-02-09 Murata Mfg Co Ltd 積層セラミック電子部品
DE19952134A1 (de) * 1999-10-29 2001-05-03 Philips Corp Intellectual Pty Kondensator mit BCZT-Dielektrikum
US6404615B1 (en) * 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
US7136699B2 (en) * 2002-10-02 2006-11-14 Standen, Ltd. Apparatus for destroying dividing cells
EP1285024B1 (en) * 2000-03-28 2008-01-16 The Board Of Regents For Oklahoma State University Assembly of free-standing films using a layer-by-layer process
US7550935B2 (en) * 2000-04-24 2009-06-23 Philips Solid-State Lighting Solutions, Inc Methods and apparatus for downloading lighting programs
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP4509437B2 (ja) * 2000-09-11 2010-07-21 Ｈｏｙａ株式会社 多層配線基板の製造方法
US7123026B2 (en) * 2001-01-23 2006-10-17 Nippon Telegraph And Telephone Corporation Surface shape recognition sensor and method of manufacturing the same
US6624501B2 (en) * 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US6806553B2 (en) * 2001-03-30 2004-10-19 Kyocera Corporation Tunable thin film capacitor
WO2002084683A1 (fr) * 2001-04-12 2002-10-24 Tdk Corporation Procede de production de composant electronique en ceramique laminee
KR100393975B1 (ko) 2001-04-19 2003-08-06 주식회사 하이닉스반도체 반도체 소자의 강유전체 커패시터 제조 방법
KR100868419B1 (ko) * 2001-06-07 2008-11-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
WO2003007379A1 (fr) * 2001-07-12 2003-01-23 Hitachi, Ltd. Composant de circuit electronique
JP2003173929A (ja) 2001-09-26 2003-06-20 Mitsui Mining & Smelting Co Ltd キャパシタ層形成用の積層板及びその製造方法
US6780494B2 (en) * 2002-03-07 2004-08-24 Tdk Corporation Ceramic electronic device and method of production of same
GB0207857D0 (en) * 2002-04-05 2002-05-15 Zarlink Semiconductor Ltd Integrated circuit capacitors
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US6791133B2 (en) * 2002-07-19 2004-09-14 International Business Machines Corporation Interposer capacitor built on silicon wafer and joined to a ceramic substrate
TWI228493B (en) * 2002-12-18 2005-03-01 Showa Denko Kk Barium titanate and electronic parts using the same
KR100506731B1 (ko) * 2002-12-24 2005-08-08 삼성전기주식회사 저온 소성 유전체 조성물, 적층 세라믹 커패시터 및세라믹 전자부품
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP3998254B2 (ja) * 2003-02-07 2007-10-24 キヤノン株式会社 インクジェットヘッドの製造方法
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
EP1604952A4 (en) * 2003-03-20 2008-05-14 Asahi Glass Co Ltd PROCESS FOR PRODUCING FINE PARTICLES OF BISMUTH TITANATE
US7001585B2 (en) * 2003-04-23 2006-02-21 Ferro Corporation Method of making barium titanate
JP4085384B2 (ja) * 2003-06-09 2008-05-14 ミネベア株式会社 薄膜パターンの形成方法
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
US6885541B2 (en) 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
JP4776154B2 (ja) * 2003-09-03 2011-09-21 キヤノン株式会社 圧電体素子、インクジェット記録ヘッド、圧電体素子の製造方法
JP4937495B2 (ja) * 2003-12-25 2012-05-23 新光電気工業株式会社 キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
JP4243181B2 (ja) * 2003-12-26 2009-03-25 株式会社奥村組 掘削土搬送用スクリュウコンベア
US7159409B2 (en) * 2004-03-01 2007-01-09 Tecumseh Products Company Method and apparatus for controlling the load placed on a compressor
CN100583328C (zh) * 2004-04-23 2010-01-20 株式会社村田制作所 电子元件及其制造方法
US7095108B2 (en) 2004-05-05 2006-08-22 Intel Corporation Array capacitors in interposers, and methods of using same
JPWO2005117040A1 (ja) * 2004-05-31 2008-04-03 Tdk株式会社 電子部品、積層セラミックコンデンサおよびその製造方法
US7262758B2 (en) * 2004-06-09 2007-08-28 Eastman Kodak Company Display device using vertical cavity laser arrays
DE102004034418B4 (de) * 2004-07-15 2009-06-25 Schott Ag Verfahren zur Herstellung struktuierter optischer Filterschichten auf Substraten
JP4821197B2 (ja) * 2004-08-10 2011-11-24 Ｔｄｋ株式会社 剥離層用ペースト及び積層型電子部品の製造方法
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
WO2006033822A2 (en) * 2004-09-07 2006-03-30 Massachusetts Institute Of Technology Fabrication of electronic and photonic systems on flexible substrates by layer transfer method
DE102004052086A1 (de) * 2004-10-26 2006-04-27 Basf Ag Kondensatoren hoher Energiedichte
KR100837147B1 (ko) * 2004-10-29 2008-06-11 가부시키가이샤 무라타 세이사쿠쇼 칩형 전자 부품을 내장한 다층 기판
US7825582B2 (en) * 2004-11-08 2010-11-02 Kyodo Printing Co., Ltd. Flexible display and manufacturing method thereof
US7070669B1 (en) * 2004-12-20 2006-07-04 Xerox Corporation Method for forming ceramic thick film element arrays
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
EP1964159A4 (en) * 2005-06-30 2017-09-27 L. Pierre De Rochemont Electrical components and method of manufacture
US7495886B2 (en) * 2005-07-27 2009-02-24 Agile Rf, Inc. Dampening of electric field-induced resonance in parallel plate capacitors
US7695580B2 (en) * 2006-01-17 2010-04-13 Air Products And Chemicals, Inc. Method of forming a ceramic to ceramic joint
US7416938B2 (en) * 2006-03-31 2008-08-26 Intel Corporation Inkjet patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US8623737B2 (en) 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same

Also Published As

Publication number Publication date
CN101416258B (zh) 2013-08-21
US20140111924A1 (en) 2014-04-24
KR101124892B1 (ko) 2012-03-27
TWI411010B (zh) 2013-10-01
KR20080108585A (ko) 2008-12-15
CN103632843A (zh) 2014-03-12
CN101416258A (zh) 2009-04-22
JP2009531861A (ja) 2009-09-03
CN103632843B (zh) 2016-12-28
JP5275216B2 (ja) 2013-08-28
US8623737B2 (en) 2014-01-07
WO2007126912A3 (en) 2008-04-03
US20070228517A1 (en) 2007-10-04
WO2007126912A2 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
US7336486B2 (en) Synthetic jet-based heat dissipation device
CN101416259B (zh) 用于薄膜电容器制造的喷墨图案形成、由此制造的薄膜电容器以及包含此薄膜电容器的系统
US7224571B2 (en) Forming a substrate core with embedded capacitor and structures formed thereby
US7550841B2 (en) Methods of forming a diamond micro-channel structure and resulting devices
US7588992B2 (en) Integrated thin-film capacitor with etch-stop layer, process of making same, and packages containing same
TW200807677A (en) Low temperature deposition and ultra fast annealing of integrated circuit thin film capacitor
US20140177193A1 (en) Bumpless build-up layer package including a release layer
TW200305229A (en) Manufacturing method of semiconductor device
TW200818254A (en) Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
TW200539289A (en) Waferless automatic cleaning after barrier removal
US9245765B2 (en) Apparatus and method of applying a film to a semiconductor wafer and method of processing a semiconductor wafer
JP2003318318A (ja) 電子回路部品の作製方法
US20140091469A1 (en) Methods of providing dielectric to conductor adhesion in package structures
JP2001085505A (ja) サセプタ及びその製造方法
JP2001287982A (ja) サセプタ及びその製造方法
JP2002009202A (ja) 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法
KR20060134344A (ko) 반도체 장치의 캐패시터 형성방법
TWM538240U (zh) 用於積體電路的散熱片
TW531780B (en) Method for forming uniform anti-reflection layer
US20020177306A1 (en) Method to place a thermal interface when manufacturing an integrated circuit
CN112530798A (zh) 一种半导体结构及其制作、减薄方法
JP2002025855A (ja) 薄膜コンデンサ及びその製造方法
JP2003324104A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees