KR101124892B1 - 박막 캐패시터 및 그 제조 방법과, 컴퓨팅 시스템 - Google Patents

박막 캐패시터 및 그 제조 방법과, 컴퓨팅 시스템 Download PDF

Info

Publication number
KR101124892B1
KR101124892B1 KR1020087026563A KR20087026563A KR101124892B1 KR 101124892 B1 KR101124892 B1 KR 101124892B1 KR 1020087026563 A KR1020087026563 A KR 1020087026563A KR 20087026563 A KR20087026563 A KR 20087026563A KR 101124892 B1 KR101124892 B1 KR 101124892B1
Authority
KR
South Korea
Prior art keywords
electrode
thin film
dielectric film
tfc
dielectric
Prior art date
Application number
KR1020087026563A
Other languages
English (en)
Other versions
KR20080108585A (ko
Inventor
환기앝 세
용기 민
센기즈 에이 팔란두즈
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20080108585A publication Critical patent/KR20080108585A/ko
Application granted granted Critical
Publication of KR101124892B1 publication Critical patent/KR101124892B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에 따른 박막 캐패시터 제조 방법은 제 1 전극 상에 유전체 박막의 졸-겔 패터닝을 형성하는 단계와, 원치 않는 유전체 박막을 리프트오프 제거하는 단계와, 유전체 박막을 제 2 전극과 메이팅하는 단계를 포함한다. 박막 캐패시터는 그 특성 디멘젼에 의해 규정된 라인을 따라 실질적으로 균일한 열 변형 구조를 갖는다. 본 발명은 또한 박막 캐패시터를 포함하는 컴퓨터 시스템에 관한 것이다.

Description

박막 캐패시터 및 그 제조 방법과, 컴퓨팅 시스템{SOL-GEL AND MASK PATTERNING FOR THIN-FILM CAPACITOR FABRICATION, THIN-FILM CAPACITORS FABRICATED THEREBY, AND SYSTEMS CONTAINING SAME}
본 출원은 2006년 3월 31일에 출원된 미국 특허출원 제11/396,386호를 우선권 주장하며, 이 출원은 참조로서 본원에 포함된다.
본 발명은 플레이트 캐패시터(plate capacitor) 조립체에 관한 것이다.
프로세서 다이는 흔히 동작 동안에 생성된 과도 부하에 응답하여 용량성 전원을 요구한다. 캐패시터는 다이의 과도 부하 요구에 응답하도록 제공된다. 박막 캐패시터(TFC)는 통상적으로 두 개의 전극 사이에 배치된 유전체이며, 레이저 드릴링에 의해 제조되었다. 레이저 드릴링은 비용이 많이 들고, 시간 소모적이며(time consuming), TFC의 구조를 상당히 고르지 못한 과도 열에 노출시킨다. 고 유전율(high-k)의 박막 캐패시터는 전기 접촉을 제공하기 위해 소결 후에 레이저로 드릴링되거나 화학적으로 에칭되어야 한다. 이들 공정은 소결된 고 유전율 유전체의 화학적 성질에 영향을 미칠 수 있다. 레이저 드릴링은 균일하지 않은 레이저 가열 구역(non-uniform laser heat zone)을 생성할 수 있으며, 또는 에칭 화학제가 에칭 에지부 및 그 근방의 고유전율 유전체를 변경시킬 수 있다.
소결된 박막 캐패시터(TFC) 유전체층을 통해 레이저 드릴 처리를 하여 접촉부를 형성하는 종래의 공정 동안에, 레이저 빔의 과도한 열 변화가 레이저 드릴의 절단 에지부에 열에 의해 변형된 영역을 생성한다. 레이저 드릴 에지부(laser-drilled edge)는 레이저 드릴링 공정 때문에 과도한 열 변화를 겪지만, 절단 에지부와 반대로 소결된 TFC 유전체는 소결(sintering) 공정으로부터 변하지 않은 채로 유지될 수 있다. 종래의 레이저 드릴 공정은 레이저 드릴 에지부로부터 먼 영역에 비해 레이저 드릴 에지부가 물리적으로 또는 화학적으로 변할 수 있게 한다. 예를 들면, 레이저 드릴 에지부는 레이저 드릴 에지부로부터 먼 영역에 비해 부서지기 쉽다. 따라서, 레이저 드릴 에지부의 열 변형 구조(heat-altered morphology)는 소결된 유전체에서 발생된 취성(embrittlement) 신호를 나타낼 수 있다. 취성은 다른 기술들 중에서 물리적인 프로빙에 의해 결정될 수 있다. 레이저 드릴 에지부는 또한 과도한 열 변화로 인해 소실되거나 변형된 재료 때문에 화학적 품질이 변화되었을 수도 있다. 따라서, 레이저 드릴 에지부의 열 변형 구조는 소결된 유전체에서 화학적 공핍 신호를 나타낼 수 있다. 변화된 화학적 품질은 SEM(scanning electron microscopy) 또는 ICP(ionic-coupled plasma)와 같은 현미경 검사법에 의해 결정될 수 있다. 레이저 드릴링 공정의 과도한 열 변화로 인해, 레이저 드릴링 에지는 먼 영역에 비해 TFC 유전체의 매트릭스(matrix)에 휘발된 스트레이 재료(volatilized stray material)를 포함시켰을 수 있다. 따라서, 레이저 드릴 에 지부의 열 변형 구조는 소결된 유전체에서 화학적 가산 신호를 나타낼 수 있다. 변형된 화학적 품질은 SEM 또는 ICP 분석과 같은 현미경 검사법에 의해 결정될 수 있다.
도 1a는 일실시예에 따른 처리 동안의 박막 캐패시터 조립체의 단면도.
도 1b는 일실시예에 따른 처리 동안 도 1a에 도시된 박막 캐패시터 조립체의 단면도.
도 1c는 일실시예에 따른 처리 동안 도 1b에 도시된 박막 캐패시터 조립체의 단면도.
도 1d는 일실시예에 따른 처리 동안 도 1c에 도시된 박막 캐패시터 조립체의 단면도.
도 2는 일실시예에 따라 처리된 박막 캐패시터 조립체의 절단부를 갖는 평면도.
도 3은 일실시예에 따라 형성된 박막 캐패시터를 포함하는 패키지의 단면도.
도 4는 다양한 실시예에 따른 공정 흐름도.
도 5는 일실시예에 따른 컴퓨팅 시스템을 도시한 사시도.
도 6은 일실시예에 따른 전자 시스템의 개략도.
이하에서는 도면을 참조하여 다양한 실시예를 보다 구체적으로 설명한다. 이들 도면은 반드시 축척으로 도시한 것은 아니며, 단지 통상적인 실시예들을 도시한 것으로, 따라서 본 발명의 범위를 제한하는 것으로 간주되어서는 안 된다. 일부 실시예는 첨부 도면을 통해 보다 상세히 설명할 것이다.
이하의 설명은 상부, 하부, 제 1, 제 2 등의 용어를 포함하지만, 이들 용어는 단지 설명을 위해 사용할 뿐이므로 한정 사항으로 간주해서는 안 된다. 여기서 설명하는 장치 또는 물건의 실시예들은 다수의 위치 및 배치로 제조되거나 사용되거나 구성될 수 있다. 용어 "다이(die)" 및 "칩(chip)"은 다양한 처리 동작에 의해 일반적으로 원하는 집적 회로 디바이스로 변하는 기본적인 소재인 물리적 객체를 지칭한다. 다이는 일반적으로, 웨이퍼로부터 싱귤레이트되고, 웨이퍼는 반도체 및 비 반도체 재료 또는 이들의 조합으로 이루어질 수 있다. 보드는 통상 다이용 탑재 기판으로 작용하는 수지 주입된 섬유유리 구조이다.
다음은 도면을 참조하며, 도면에서 유사한 구조는 유사한 참조부호를 갖는다. 구조 및 공정 실시예를 보다 명확하게 보여주기 위해, 여기에 포함된 도면은 실시예들을 도식적으로 표현하고 있다. 따라서, 제조된 구조물의 실제 외형은, 예를 들어 사진에서는 다르게 보일 수도 있지만, 실시예들의 필수적 구성은 여전히 포함한다. 또한, 도면들은 실시예를 이해하는데 필요한 구조물들만 보여준다. 당해 분야에 공지된 부가적인 구조물들은 도면의 명확성을 위해 포함하지 않았다.
도 1a는 일실시예에 따른 처리 동안의 박막 캐패시터(TFC)의 단면도이다. 이 처리 순간에 TFC 조립체(100)는 상부면(112)과 하부면(114)을 갖는 제 1 전극(110)을 포함한다. 마스크(116)가 제 1 전극(110)의 상부면(112) 상에서 패터닝된다. 일실시예에서, 마스크(116)는 처리 동안에 팽창하여 벗겨지기 쉽다. 일실시예에서는, 마스크(116)가 액체에 용해될 수 있으므로, 리프트오프(lift-off) 공정을 사용하여 마스크를 제거할 수 있다. 일실시예에서는, 마스크가 증기 팽창 가능하며, 따라서 리프트오프 공정을 사용하여 마스크를 제거할 수 있다.
도 1b는 일실시예에 따른 추가 처리 후에 도 1a에 도시된 박막 캐패시터 조립체의 단면도이다. TFC 조립체(101)는 제 1 전극(110)의 상부면(112) 및 마스크(116) 상에 위치하는 그린 유전체막(green dielectric film)(118)을 보여준다. 일실시예에서, 그린 유전체막(118)은 상부면(112) 상에 놓여 있는 세라믹 분말 현탁액 막(116)이다.
일실시예에서, 마스크(116)는 제 1 두께(120)를 가지며, 그린 유전체막(118)은 제 2 두께(122)를 갖는다. 일실시예에서, 제 1 두께(120)는 제 2 두께(122)보다 더 크다. 이 실시예에서, 마스크의 제 1 두께(120)가 그린 유전체막의 제 2 두께(122)보다 더 크기 때문에, 마스크(116)는 리프트 오프 공정 동안에 액체 또는 기체 인서전시(insurgency)에 취약한 노출된 측면(124)을 드러낸다. 일실시예에서, 제 1 두께(120)는 제 2 두께(122)와 대략 동일하다.
일실시예에서, 그린 유전체막(118)은 티탄산염 합성물의 졸-겔(sol-gel) 용액을 포함한다. 일실시예에서, 그린 유전체막(118)은 바륨 티탄산염 합성물의 졸-겔 용액을 포함한다. 일실시예에서, 그린 유전체막(118)은 스트론튬 티탄산염 합 성물의 졸-겔 용액을 포함한다. 일실시예에서, 그린 유전체막(118)은 주성분으로 바륨-스트론튬-티탄산염(BST) 합성물의 졸-겔 용액을 포함한다. "주성분(principal presence)"은 그린 유전체막(118)이 소결 후 티탄산염 세라믹의 약 100 %를 포함한다는 것을 의미할 수 있다. 이는 또한 그린 유전체막(118)이 대부분 BST라는 것을 의미할 수 있다. 이는 또한, 그린 유전체막(118)이 50%보다 적은 유전체 재료이지만, 예를 들어 적어도 두 가지 상이한 유전체가 존재할 경우에 약 34% 내지 약 49%의 BST의 가장 지배적인 유전체 재료임을 의미할 수도 있다. 일실시예에서는, TFC 유전체로 사용하기에 적합한 임의의 다른 세라믹 유전체가 그린 유전체막(118)으로서 사용된다. 일실시예에서는, 제 2 가열 공정을 소결 대신에 어닐링이라고도 한다. 이 실시예에서는, 제 1 경화 유전체막이 가열되어 유체 손실만이 발생하고, 그 화학적 성질은 실질적으로 변하지 않는다. 특정 애플리케이션들은 개시된 실시예의 목적을 위해 규정된 대로 신터링을 이용하거나 또는 규정된 대로 어닐링을 이용하기 때문에, 신터링 및 어닐링이란 용어는 동의어로 사용될 것이다.
일실시예에 따른 졸-겔 막(118)의 제공 단계는 티타늄 알콕사이드(titanium alkoxide) 및 스트론튬 무기염류(strontium inorganic salt)를 메톡시에탄올(methoxyelthanol) 및 에틸렌 글리콜(ethylene glycol)과 혼합하는 단계를 포함한다. 일실시예에서, 졸-겔 막(118)의 제공 단계는 티타늄 알콕사이드 및 바륨 무기염류를 메톡시에탄올 및 에틸렌 글리콜과 혼합하는 단계를 포함한다. 일실시예에서, 졸-겔 막(118)의 제공 단계는 티타늄 알콕사이드를 바륨 무기염류 및 스트론 튬 무기염류와 혼합하고 메톡시에탄올 및 에틸렌 글리콜과 혼합하는 단계를 포함한다.
일실시예에서, 그린 유전체막(118)을 제 1 전극(110) 및 마스크(116)에 도포하는 것은 노출 표면에 직각으로 스프레이하는 것에 의해 달성된다. 일실시예에서는, 도포는 졸-겔 액체 상에서의 스피닝에 의해 이루어진다. 일실시예에서, 도포는 유전체 프리커서 액체의 용액에 제 1 전극(110)을 디핑(dipping)함으로써 수행된다.
일실시예에서, 두 가열 공정이 수행된다. 이는 제 1 경화(curing)와 후속하는 제 2 신터링(sintering)이다. 보다 일반적으로는, 이 공정 실시예를 제 1 열처리(heating) 및 후속하는 제 2 열처리라 한다. 그린 유전체막(118)을 제 1 전극(110) 및 마스크(116)에 도포한 후에, 제 1 경화 공정이 수행되어 그린 유전체막(118)을 부분적으로 안정화시킨다. 일실시예에서, 경화는 실온에서 흐를 수 없도록 그린 유전체막(118)을 가열함으로써 수행된다. 일실시예에서, 그린 유전체막(118)은 약 0.5㎛ 내지 약 30㎛ 범위의 두께를 갖는다. 따라서, 그린 유전체막(118)의 흐를 수 없는 특성은 제 1 경화 공정 후의 그 두께 및 점도와 관련이 있다.
일실시예에서, 제 1 경화는 약 50℃ 내지 약 150℃의 온도 범위에서 그린 유전체막(118)이 실온에서 흐를 수 없게 되게 하는 충분한 시간 동안 행해진다. 제 1 경화는 그린 유전체막(118)이 실온에서 흐를 수 없게 할 수 있지만, 제 1 경화된 단계에서 상당한 구멍을 갖고 있어 선택된 영역으로부터 쉽게 제거될 수 있게 한 다.
도 1c는 일실시예에 따른 추가 처리 후의 도 1b에 도시된 박막 캐패시터 조립체의 단면도이다. 도 1c에서, TFC 조립체(102)는 진행 중인 리프트오프 공정 동안 도시된 것이다. 리프트오프 공정은 마스크(117)(도 1b의 116)가 팽창 및/또는 리프트되게 한다. 제 1 전극(110) 상에 패터닝되었지만 마스크(117) 상에는 패터닝되지 않은 그린 유전체막(118)은 제 1 전극(110)에 부착되어 있다. 마스크(117) 상에 패터닝된 그린 유전체막(119)은 또한 필링(peeling) 및/또는 스웰링(swelling) 마스크(117) 덕분에 리프트오프된다.
마스크(117)와 접촉하고 있던 그린 유전체막(119)을 제거한 후에, TFC 조립체(102)는 신터링을 위해 남아있는 그린 유전체막(118)을 가열함으로써 추가 처리된다. 일실시예에서, 그린 유전체막(118)의 경화는 하소 공정이라고 하는 적어도 일부 산화를 포함한다. 일실시예에서, 신터링은 약 700℃ 내지 약 900℃의 온도 범위에서 행해진다. 산화로부터 제 1 전극을 보호하기 위해, 신터링 동안 비반응성 분위기(non-reactive atmosphere)가 제공된다. 일실시예에서, 비반응성 분위기는 아르곤과 같은 비반응성 기체를 포함한다. 일실시예에서, 비반응성 분위기는 질소와 같은 비산화 기체를 포함한다. 일실시예에서, 비반응성 분위기는 진공을 포함한다. 일실시예에서, 비반응성 분위기는 0.1 atm 범위 이하에서와 같은 감소된 대기압과 아르곤과 같은 비반응성 기체를 포함한다. 일실시예에서, 비반응성 분위기는 0.01 atm 범위 이하에서와 같은 감소된 대기압과, 아르곤과 같은 비반응성 기체를 포함한다.
일실시예에서, TFC 조립체 내의 구조물의 크기 때문에, 그린 유전체막(118)의 신터링은 TFC 유전체층(126)(도 1d 참고)이 되는 실질적으로 균일한 열 변형 구조를 달성한다.
신터링 동안 감시할 하나의 파라미터는 열 전달에 대한 외부 저항에 대한, 그린 유전체막(118)의 열 전달에 대한 내부 저항의 비이다. 열전달 기술에서 알려져 있는 비오 모듈러스(Biot modulus)는 외부 저항에 대한 내부 저항의 비의 측정치이다. 일실시예에서, 열 전달에 대한 내부 저항은 Z 방향으로 비오 모듈러스의 평가에 의해 최소화된다. 신터링과 같은 열 경화는 그린 유전체막(118)에 실질적으로 균일한 열 부하를 부과하여, 제 1 경화된 유전체막(118)이 충분히 소결되며, 임의의 방향, 특히 X 방향 및 Y 방향으로 임의의 특성 디멘젼을 따라 실질적으로 균일한 열 변형 구조가 존재한다. Y 방향은 도면의 평면에 대해 수직 방향이다.
도 1d는 일실시예에 따른 추가 처리 후의 도 1c에 도시된 박막 캐패시터 조립체의 단면도이다. 도 1d에서, TFC 조립체(103)는 개략적으로 도시되어 있다. 제 2 전극(126)은 TFC 유전체막(118) 및 제 1 전극(110)에 조립된다. TFC 조립체(103)는 또한 제 1 전극(110) 및 제 2 전극(126)을 각각 보호하는 하부 유전체층(128) 및 상부 유전체층(130)을 포함한다. TFC 조립체(103)의 구조에는 또한 제 1 전극(110)과 접촉하는 제 1 전극 접촉부(132)와 제 2 전극(126)과 접촉하는 제 2 전극 접촉부(134)가 존재한다. 제 1 전극 접촉부(132) 및 제 2 전극 접촉부(134)는 레이저 드릴링과 같은 과도한 열 변화 없이 형성될 수 있는 각각의 접촉부에 형성된다. TFC 조립체(103)의 동작 캐패시터의 일부를 TFC 조립체(136)라고 할 수도 있는데, 이는 적어도 제 1 전극(110), TFC 유전체막(118) 및 제 2 전극(126)을 포함한다. TFC 조립체(136)는 기판(138) 상에 위치한다. 각각의 제 1 전극 접촉부(132) 및 제 2 전극 접촉부(134)는 각각의 제 1 본드 패드(140) 및 제 2 본드 패드(142)에서 핀아웃된다(pin out). 일실시예에서, TFC 조립체(136)는 기판(138) 없이 제공되고, 각각의 제 1 본드 패드(140) 및 제 2 본드 패드(142)는 각각의 제 1 전극 접촉부(132) 및 제 2 전극 접촉부(134)에 연결된다.
도 2는 일실시예에 따라 처리된 박막 캐패시터 조립체(200)의 절단부(202)를 갖는 평면도이다. TFC 조립체(200)는 평면도를 나타내도록 벗겨지고 TFC 유전체층의 일부를 노출시키도록 절단된 것으로 도시되어 있다. TFC 조립체(200)는 제 1 전극(210) 및 2 개의 TFC 유전체막(222)을 포함한다. 제 1 전극(210)은 두 TFC 유전체막(222) 사이에 도시되어 있는 간격의 크기(244)에 달하는 접촉부 풋프린트(242)를 보여준다.
TFC 유전체막(222)의 특성 디멘젼(characteristic dimension)(246)이 도시되어 있다. 이 특성 디멘젼(246)은 최장 직교 구성에서 TFC 유전체막(222)을 가로질러 놓여 있을 수 있는 임의의 측정 라인이 되도록 선택된다. 도 2의 특성 디멘젼(246)은 X 축을 따라 TFC 유전체막(222)을 지나는 것으로 도시된다. TFC 유전체막(222)의 얇은 성질 때문에(그 두께는 단축(minor axis)을 따라 정의됨), 특성 디멘젼은 단축에 있는 것으로 선택되지 않는다. 예를 들어 도 2에서, TFC 유전체막(222)의 단축은 Z 방향에 있는데, 도면의 평면에 직교한다.
마이크로전자 다이스의 칩 규모 패키징을 위한 일실시예에서, TFC 유전체막(222)에 대한 특성 디멘젼(246)은 약 100㎛ 내지 약 350㎛ 범위 내이고, 이는 X 축 또는 Y 축을 따를 수 있다. 일실시예에서, 특성 디멘젼(246)은 약 200㎛이다.
신터링된 TFC 유전체층을 통해 레이저 드릴 처리를 하여 접촉부를 형성하는 종래의 레이저 드릴 공정 동안에, 에지 영역(248)은 TFC 유전체막(222)의 후방 영역(250)에 비해 열 변형된다. 에지 영역(248)은 레이저 드릴링 공정 때문에 과도한 열 변화를 겪게 되지만, 후방 영역(250)은 제 1 전극(210) 및 에지 영역(248)을 과도한 열 변화를 방지하는 힛싱크(heat sink)로서 이용한다. 종래의 레이저 드릴 공정은 후방 영역(250)에 비해 에지 영역(248)의 구조를 변화시킬 수 있다. 예를 들면, 에지 영역(248)의 구조는 후방 영역(250)에 비해 부서지기 쉽다. 에지 영역(248)의 구조는 열 변화로 인한 소실되거나 변형된 재료 때문에 화학적 품질을 변화시킬 수 있다. 레이저 드릴링 공정의 과도한 열 변화로 인해, 에지 영역(248)의 구조는 휘발화된 스트레이 재료를 후방 영역(250)에 비해 에지 영역(248)의 매트릭스로 포함했을 수 있다.
일실시예에 따르면, 완료된 포지티브 패턴을 신터링하기 때문에, TFC 유전체막(222)이 생성되고, TFC 유전체막(222)의 열 변형된 구조는 특성 디멘젼(246)에 의해 규정된 방향을 따라 실질적으로 균일하다. 이 실질적으로 균일한 열 변형 구조는 임의의 위치에서 TFC 유전체막(222)의 알려진 품질을 나타낸다. 열 변형 구조는 TFC 유전체막(222)의 에지 영역(248) 또는 후방 영역(250)인지에 관계없이, 실질적으로 균일하다. 일실시예에서, TFC 유전체막(222)은 주성분으로 BST를 포함한다.
도 3은 일실시예에 따라 형성된 박막 캐패시터 조립체를 포함하는 패키지(300)의 단면도이다. 패키지(300)는 다이(352) 및 탑재 기판(354)을 포함한다. 두 TFC 조립체(334, 335)가 도시되어 있다. 일실시예에서, TFC 조립체(334)는 탑재 기판(354) 상에서 다이(352)에 대해 측면으로 배치되어 있다. 일실시예에서, TFC 조립체(335)는 다이(352) 아래에 탑재 기판(354)에 일체형으로 배치되어 있다. 일실시예에서, 다이(352)가 존재하지는 않지만, 다이가 결국 다이(352)와 같이 차지할 수 있는 것과 동일한 탑재 기판(354) 상의 공간을 다이 위치가 차지하며, TFC 조립체(335)가 다이 위치 아래에 탑재 기판(354)과 일체형으로 배치된다.
다이(352)에 대해 측면으로 배치되는 TFC 조립체(334)를 보다 상세히 설명한다. TFC 조립체(334)는 TFC 유전체막(322)을 감싸는 제 1 전극(310) 및 제 2 전극(324)을 포함한다. 일실시예에서, TFC 유전체층(322)은 주성분으로 BST 분말을 포함한다. TFC 조립체(334)는 또한 제 1 전극(310) 및 제 2 전극(324)을 각각 보호하는 하부 유전체층(326) 및 상부 유전체층(328)을 포함한다. 또한, TFC 조립체(334)의 구조에는 제 1 전극(310)과 접촉하는 제 1 전극 접촉부(330)와, 제 2 전극(324)과 접촉하는 제 2 전극 접촉부(332)가 있다. 선택된 영역이 소결 전에 제거되었기 때문에, 제 1 전극 접촉부(330) 및 제 2 전극 접촉부(332)는 레이저 드릴링과 같은 과도한 열 변화 없이 형성될 수 있는 각각의 접촉부에 형성된다.
탑재 기판(354)은 하부 전극 본드 패드(338) 및 상부 전극 본드 패드(340)에서 TFC 조립체(534)에 결합된다. 다이(352) 아래에서 탑재 기판(354)에 일체형으로 배치되는 TFC 조립체(335)는 탑재 기판(354) 아래에 있는 하부 전극 본드 패 드(339) 및 상부 전극 본드 패드(341)를 포함한다.
도 4은 다양한 실시예에 따른 공정 순서도(400)이다.
410에서, 이 공정은 제 1 전극 상에 마스크를 패터닝하는 단계를 포함한다. 예를 들면, 도 1a에 도시된 마스크(116)가 제 1 전극(110) 상에 패터닝된다. 패터닝은 레지스트 재료 상에서 스피닝하여 제거 린스를 준비하여 레지스트를 노출시킴으로써 행해질 수 있다.
420에서, 이 공정은 마스크와 제 1 전극 위해 그린 유전체막을 형성하는 단계를 포함한다. 예를 들면, 그린 유전체막(118)을 마스크(116)와 도 1b에 도시된 제 1 전극(110)의 노출된 부분에 스프레이한다. 그린 유전체막(118)은 티나늄 알콕사이드, 바륨 무기염류, 스트론튬 무기 염류, 메톡시에탄올 및 에틸렌 글리콜로 이루어진 졸-겔 합성물이다.
430에서, 이 공정은 그 흐름을 억제하는 상황에서 그린 유전체막을 경화시키는 단계를 포함한다. 예를 들면, 그린 유전체막(118)은 약 130℃에서 약 3시간 동안 경화된다. 이 온도 및 시간은 그린 유전체막(118)이 실온에서 흐를 수 없게 한다.
440에서, 이 공정은 경화된 유전체막의 부분을 리프트오프하는 단계를 포함한다. 일실시예에서, 전체 구조는 마스크를 팽창시키는 필링(peeling) 액체에 디핑하여 마스크 메이팅된(mask-mated) 경화된 유전체막이 제거되게 한다.
450에서, 이 공정은 경화된 유전체막을 신터링하여 박막 유전체를 획득하는 단계를 포함한다. 예를 들면, 800℃ 환경을 제공하여 아르곤 내에서 분위 기(atmosphere)를 약 0.1 atm 이하로 한다. 제 2 신터링은 약 1시간 동안 수행한다. 신터링 후에, TFC 유전체는 본 명세서에 개시된 바와 같이 실질적으로 균일한 구조를 나타낸다.
460에서, 이 공정은 TFC 유전체에 제 2 전극을 메이팅(mating)하는 단계를 포함한다. 따라서, 제 2 전극 및 제 1 전극 사이에 TFC 유전체가 위치한다.
도 5는 일실시예에 따른 컴퓨팅 시스템(500)을 도시한 사시도이다. 박막 캐패시터의 전술한 실시예들 중 하나 이상이 도 5의 컴퓨터 시스템(500)과 같은 컴퓨팅 시스템에 이용될 수 있다. 이하에서는, 임의의 TFC 실시예 단독 또는 임의의 다른 실시예와의 조합을 실시예 구성이라고 한다.
컴퓨팅 시스템(500)은 IC 칩 패키지(510)에 둘러싸인 적어도 하나의 프로세서(도시되어 있지 않음)를 포함한다. TFC(511)는 보드(520) 상에서 칩 패키지(510) 옆에 탑재된 것으로 도시되어 있다. 일실시예에서, TFC(511)는 칩 패키지(510)에 통합된다. 일실시예에서, 시스템(500)은 또한 예를 들어 데이터 저장 시스템(512)와, 키보드(514)와 같은 적어도 하나의 입력 장치와, 모니터(516)와 같은 적어도 하나의 출력 장치를 포함한다. 컴퓨팅 시스템(500)은 데이터 신호를 처리하는 프로세서를 포함하며, 예를 들어 인텔 사의 마이크로프로세서를 포함할 수 있다. 키보드(514) 외에, 컴퓨팅 시스템(500)은 예를 들면, 마우스(518)와 같은 다른 사용자 입력 장치를 포함할 수 있다. 컴퓨팅 시스템(500)은 TFC 유전체 실시예의 도 1a 내지 1d 및 3에 도시된 처리 후의 구조를 포함할 수 있다. 일실시예에서, 컴퓨팅 시스템(500)은 데스크탑 컴퓨터용 박스와 같은 하우징(522)을 포함한 다.
본 발명에 따른 부품을 포함하는 컴퓨팅 시스템(500)은, DRAM(dynamic random access memory), 폴리머 메모리, 플래시 메모리, 상 변화 메모리와 같은 데이터 저장부에 결합되는 TFC 유전체 실시예들 중 적어도 하나를 포함하는 마이크로 전자 장치 시스템을 활용하는 어떠한 시스템도 포함할 수 있다. 이 실시예에서는, 실시예가 프로세서에 결합됨으로써 이들 기능부의 임의의 조합에 결합된다. 그러나, 일실시예에서는, 본 명세서에 개시된 실시예 구성이 이들 기능부들 중 어느 기능부에도 결합된다. 일실시예에서, 데이터 저장부는 다이 상에 매립 DRAM(eDRAM) 캐시를 포함한다. 또한 일실시예에서, 프로세서(도시되어 있지 않음)에 결합되는 실시예 구성은 DRAM 캐시의 데이터 저장부에 결합되는 실시예 구성을 갖는 시스템의 일부이다. 또한, 일시예에서는, 실시예 구성이 데이터 저장 시스템(512)에 결합된다.
일실시예에서, 컴퓨팅 시스템(500)은 또한 DSP(digital signal processor), 마이크로컨트롤러, ASIC(application specific integrated circuit) 또는 마이크로프로세서를 포함하는 다이를 포함할 수도 있다. 이 실시예에서는, 실시예 구성은 프로세서에 결합되어 이들 기능부들의 어떠한 조합에도 결합된다. 일실시예에서는, DSP가 보드(520) 상의 칩셋의 별개의 부분으로서 독립형 프로세서와 DSP를 포함할 수도 있는 칩셋의 일부분이며, 이는 TFC 유전체 실시예이다. 이 실시예에서는, 실시예 구성이 DSP에 결합되고, IC 칩 패키지(510)의 프로세서에 결합되는 별도의 실시예 구성이 존재할 수도 있다. 또한 일실시예에서는, 실시예 구성이 IC 칩 패키지(510)와 동일한 보드(520) 상에 탑재되는 DSP에 결합된다. 이제, 실시예 구성은 본 발명 및 그 균등물 내의 TFC 유전체의 다양한 실시예에 의해 개시된 실시예 구성과 조합하여, 컴퓨팅 시스템(500)에 대해 개시된 바와 같이 조합될 수 있다는 것을 알 수 있을 것이다.
이제, 본 명세서에 개시된 실시예들이 종래의 컴퓨터 외의 다른 디바이스와 장치에 적용될 수 있음을 알 수 있을 것이다. 예를 들면, 다이가 실시예 구성과 패키지될 수 있고, 개인용 데이터 보조 장치 등과 같은 무선 통신기 또는 핸드헬드 디바이스와 같은 휴대형 장치에 위치할 수 있다. 이 실시예에서는, 시스템 하우징이 무선 전화 등을 위한 쉘(shell)일 수 있다. 다른 예로는 실시예 구성과 패키지되어 자동차, 기관차, 선박, 항공기 또는 우주선과 같은 차량에 배치될 수 있는 다이가 있다.
도 6은 일실시예에 따른 전자 시스템(600)의 개략도이다. 도시된 전자 시스템(600)은 도 5에 도시된 컴퓨팅 시스템(500)을 포함할 수 있지만, 이 전자 시스템은 보다 일반적으로 도시한 것이다. 전자 시스템(600)은, IC 다이와 같은 전자 조립체(610)를 갖는, 예를 들어 도 5에 도시된 보드(520)와 같은 적어도 하나의 탑재 기판을 포함한다. 일실시예에서, 전자 시스템(600)은 전자 시스템(600)의 다양한 부품들을 전기적으로 연결하는 시스템 버스(620)를 포함하는 컴퓨터 시스템이다. 시스템 버스(620)는 단일 버스 또는 여러 실시예에 따른 버스들의 임의의 조합이다. 전자 시스템(600)은 전력을 집적 회로(610)에 공급하는 전압원(630)을 포함한다. 일부 실시예에서는, 전압원(630)이 시스템 버스(620)를 통해 전류를 집적 회 로(610)에 공급한다. 일실시예에서는, TFC 조립체(680)가 전압원(630)과 집적 회로(610) 사이에 전기적으로 위치한다. 일실시예에서 그러한 위치는 탑재 기판 내이고, TFC 조립체(680)는 탑재 기판에 일체화된다. 일실시예에서 이러한 TFC 조립체(680)의 위치는, 보드 상에서 횡으로 탑재되어 서로 인접하는 프로세서와 TFC 부품과 같은 집적 회로(610) 및 TFC 조립체(680)를 위한 자리를 제공하는 탑재 기판 상에 있다.
집적 회로(610)는 시스템 버스(620)에 전기적으로 결합되고, 일실시예에 따른 임의의 회로 또는 회로들의 조합을 포함한다. 일실시예에서는, 집적 회로(610)가 임의의 유형일 수 있는 프로세서(612)를 포함한다. 여기서 사용된 바와 같이, 프로세서(612)는 마이크로프로세서, 마이크로컨트롤러, 그래픽 프로세서, 디지털 신호 프로세서, 또는 기타 프로세서와 같은 임의의 유형의 회로를 의미한다. 집적 회로(610)에 포함될 수 있는 다른 유형의 회로는, 셀룰러 전화기, 페이저, 휴대형 컴퓨터, 양방향 무전기 및 이와 유사한 전자 시스템들과 같은 무선 장치에 사용하기 위한 통신 회로(614)와 같은 ASIC 또는 커스텀 회로이다. 일실시예에서는, 프로세서(610)가 SRAM과 같은 온-다이(on-die) 메모리(616)를 포함한다. 일실시예에서는, 프로세서(610)가 DRAM과 같은 온-다이 메모리(616)를 포함한다.
일실시예에서는, 전자 시스템(600)이 또한 RAM 형태의 메인 메모리(642), 하나 이상의 하드 드라이브(644) 및/또는 디스켓, CD(compact disk), DVD(digital video disk), 플래시 메모리 키 및 기타 당해 분야에 공지되어 있는 기타 탈착형 매체와 같은 탈착형 매체(646)를 다루는 하나 이상의 드라이브와 같은 특정 애플리 케이션에 적합한 하나 이상의 메모리 요소를 포함하는 외부 메모리(640)를 포함한다.
일실시예에서는, 전자 시스템(600)이 또한 디스플레이 디바이스(650) 또는 오디오 출력(660)을 포함한다. 일실시예에서, 전자 시스템(600)은 키보드, 마우스, 트랙볼, 게임 컨트롤러, 마이크, 음성 인식 장치 또는 정보를 전자 시스템(600)에 입력하는 기타 장치와 같은 입력 장치(670)를 포함한다.
여기에 도시된 바와 같이, 집적 회로(610)는 전자 패키지, 전자 시스템, 컴퓨터 시스템, 하나 이상의 집적 회로 제조 방법, 보드 상에 탑재된 집적 회로를 포함하는 전자 조립체를 제조하는 하나 이상의 방법 및 여기서 다양한 실시예에 개시된 TFC 조립체 실시예들 및 당해 분야에서 인식되는 균등물을 포함하는 다수의 상이한 실시예들로 구현될 수 있다. 요소들, 재료들, 구조들, 크기들 및 동작들의 순서는 특정 패키징 요건에 적합하게 변경될 수 있다.
전술한 설명에서, 다양한 특징들은 개시를 단순화하기 위해 단일 실시예에 함께 그룹화되어 있을 수도 있다. 이 개시 방법은 본원의 청구된 실시예들이 각 청구항에 개시된 것보다 많은 특징들을 요구한다는 의도를 반영하는 것으로 해석해서는 안 된다. 오히려, 하기 청구항들에서와 같이 본 발명의 요지는 개시된 단일 실시예의 모든 특징들보다 적다는 데 있다. 따라서, 하기 청구항들은 상세한 설명에 포함되며, 각 청구항이 그 자체가 별도의 바람직한 실시예가 된다.
첨부한 청구범위에 표현된 본 발명의 원리 및 범주로부터 벗어나지 않고 세부사항, 재료 및 실시예들의 특성을 설명하기 위해 개시 및 도시된 방법 단계들의 구성에 있어서의 다양한 변화들이 이루어질 수 있음을 당업자는 쉽게 이해할 수 있을 것이다.

Claims (20)

  1. 제 1 전극 상에 마스크를 패터닝하는 단계와,
    상기 제 1 전극 및 상기 마스크 상에 그린 유전체막(green dielectric film)을 형성하는 단계와,
    상기 마스크를 리프트오프(lift-off)하여 포지티브 패턴 유전체막을 획득하는 단계와,
    상기 그린 유전체막을 신터링(sintering)하여 신터링된 유전체를 획득하는 단계를 포함하는
    박막 캐패시터 물품의 제조 방법.
  2. 제 1 항에 있어서,
    상기 그린 유전체막을 신터링하기 전에, 상기 그린 유전체막을 경화하는 단계를 포함하는
    박막 캐패시터 물품의 제조 방법.
  3. 제 1 항에 있어서,
    상기 그린 유전체막을 신터링하기 전에, 상기 그린 유전체막을 경화하는 단계를 포함하고,
    상기 그린 유전체막은 졸-겔 공정(sol-gel process)에 의해 형성되며, 상기 경화는 50℃ 내지 150℃ 범위의 온도에서 수행되는
    박막 캐패시터 물품의 제조 방법.
  4. 제 1 항에 있어서,
    상기 마스크를 리프트오프하는 단계는 상기 마스크를 습식 용해하는(wet dissolving) 단계를 포함하는
    박막 캐패시터 물품의 제조 방법.
  5. 제 1 항에 있어서,
    상기 마스크를 리프트오프하는 단계는 상기 마스크를 증기 팽창시키는(vapor swelling) 단계를 포함하는
    박막 캐패시터 물품의 제조 방법.
  6. 제 1 항에 있어서,
    상기 신터링은 700℃ 내지 900℃의 온도 범위에서 행해지는
    박막 캐패시터 물품의 제조 방법.
  7. 제 1 항에 있어서,
    상기 신터링은 700℃ 내지 900℃의 온도 범위에서 비반응성 분위기(non-reactive atmosphere)에서 행해지는
    박막 캐패시터 물품의 제조 방법.
  8. 제 1 항에 있어서,
    상기 신터링은 700℃ 내지 900℃의 온도 범위에서 진공에서 행해지는
    박막 캐패시터 물품의 제조 방법.
  9. 제 1 항에 있어서,
    상기 그린 유전체막을 신터링하기 전에 상기 그린 유전체막을 경화시키는 단계와,
    제 2 전극을 상기 신터링된 유전체막에 메이팅(mating)하는 단계를 더 포함하되,
    상기 경화는 50℃ 내지 150℃의 온도 범위에서 수행되고,
    상기 신터링은 700℃ 내지 900℃의 온도 범위에서, 비반응성 기체와, 감소된 분위기 기체(reduced-atmosphere gas)와, 진공으로부터 선택된 비반응성 분위기에서 수행되는
    박막 캐패시터 물품의 제조 방법.
  10. 제 1 항에 있어서,
    상기 제 1 전극 위에 제 2 전극을 형성하는 단계를 더 포함하되,
    상기 포지티브 패턴 유전체막은 상기 제 1 전극 및 상기 제 2 전극 사이에서 상기 제 1 전극 및 상기 제 2 전극에 접촉하여 위치하는
    박막 캐패시터 물품의 제조 방법.
  11. 제 1 전극 상에 마스크를 패터닝하는 단계와,
    디핑(dipping), 스프레잉(spraying), 스피닝(spinning)으로부터 선택된 방법을 이용하여 상기 제 1 전극 및 상기 마스크 상에 졸-겔 티탄산염(sol-gel titanate) 그린 유전체막을 형성하는 단계와,
    50℃ 내지 150℃의 온도 범위에서 상기 졸-겔 티탄산염 그린 유전체막을 경화시켜 경화된 유전체막을 획득하는 단계와,
    액체 필링(liquid peeling), 증기 팽창(vapor swelling) 및 이들의 조합으로부터 선택된 방법을 이용하여 상기 마스크를 리프트오프하여 포지티브 패턴 유전체막을 획득하는 단계와,
    상기 졸-겔 티탄산염 그린 유전체막을 신터링하여 신터링된 티탄산염 유전체막을 획득하는 단계와,
    상기 신터링된 티탄산염 유전체막을 제 2 전극에 메이팅(mating)하여 박막 캐패시터를 획득하는 단계를 포함하되,
    상기 신터링된 티탄산염 유전체막은 상기 제 1 전극 위(on and above)와 상기 제 2 전극 아래(below and on)에 위치하는
    박막 캐패시터 물품의 제조 방법.
  12. 제 11 항에 있어서,
    마이크로전자 다이, 탑재 기판 및 보드(board)로부터 선택된 구조물과 조립하는 단계를 더 포함하는
    박막 캐패시터 물품의 제조 방법.
  13. 제 11 항에 있어서,
    상기 신터링은 700℃ 내지 900℃의 온도 범위에서, 비반응성 기체와, 감소된 분위기 기체(reduced-atmosphere gas)와, 진공으로부터 선택된 비반응성 분위기에서 수행되는
    박막 캐패시터 물품의 제조 방법.
  14. 박막 캐패시터(TFC)로서,
    제 1 전극과,
    상기 제 1 전극 상에 배치된 유전체와,
    상기 유전체 상에 배치된 제 2 전극을 포함하되,
    상기 유전체는 특성 디멘젼(characteristic dimension)에 의해 정의된 라인을 따라 균일한 열 변형 구조(heat-altered morphology)를 갖는
    박막 캐패시터.
  15. 제 14 항에 있어서,
    상기 특성 디멘젼은 0.1 마이크로미터 내지 1 마이크로미터 범위 내인
    박막 캐패시터.
  16. 제 14 항에 있어서,
    상기 TFC에 결합된 소켓을 더 포함하는
    박막 캐패시터.
  17. 제 14 항에 있어서,
    상기 TFC에 결합된 다이를 더 포함하되, 상기 다이는 다이측에 있는 소켓 상에 위치하는
    박막 캐패시터.
  18. 제 16 항에 있어서,
    상기 TFC에 결합된 다이와,
    상기 소켓에 결합된 보드를 더 포함하되,
    상기 TFC는 상기 보드와 상기 소켓 사이에 위치하는
    박막 캐패시터.
  19. 컴퓨팅 시스템으로서,
    마이크로전자 다이(microelectronic die)와,
    박막 캐패시터(TFC)와,
    상기 TFC에 결합된 DRAM(dynamic random access memory)를 포함하고,
    상기 TFC는
    제 1 전극과,
    상기 제 1 전극 상에 배치된 유전체와,
    상기 유전체 상에 배치된 제 2 전극을 포함하되,
    상기 유전체는 특성 디멘젼(characteristic dimension)에 의해 규정된 라인을 따라 균일한 열 변형 구조(heat-altered morphology)를 갖는
    컴퓨팅 시스템.
  20. 제 19 항에 있어서,
    상기 시스템은 컴퓨터, 무선 통신기, 핸드헬드 디바이스, 자동차, 기관차, 선박, 항공기 및 우주선 중 하나에 배치되고,
    상기 마이크로전자 다이는 데이터 저장 장치, 디지털 신호 처리기(DSP; digital signal processor), 마이크로컨트롤러, ASIC(application specific integrated circuit) 및 마이크로프로세서로부터 선택되는
    컴퓨팅 시스템.
KR1020087026563A 2006-03-31 2007-03-31 박막 캐패시터 및 그 제조 방법과, 컴퓨팅 시스템 KR101124892B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/396,386 US8623737B2 (en) 2006-03-31 2006-03-31 Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US11/396,386 2006-03-31
PCT/US2007/007710 WO2007126912A2 (en) 2006-03-31 2007-03-31 Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same

Publications (2)

Publication Number Publication Date
KR20080108585A KR20080108585A (ko) 2008-12-15
KR101124892B1 true KR101124892B1 (ko) 2012-03-27

Family

ID=38557577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087026563A KR101124892B1 (ko) 2006-03-31 2007-03-31 박막 캐패시터 및 그 제조 방법과, 컴퓨팅 시스템

Country Status (6)

Country Link
US (2) US8623737B2 (ko)
JP (1) JP5275216B2 (ko)
KR (1) KR101124892B1 (ko)
CN (2) CN103632843B (ko)
TW (1) TWI411010B (ko)
WO (1) WO2007126912A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623737B2 (en) 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US7710709B2 (en) * 2007-03-30 2010-05-04 Intel Corporation Carbon nanotube coated capacitor electrodes
CN105006362B (zh) * 2015-07-28 2018-06-19 桂林电子科技大学 一种可剥离衬底的薄膜电容器制备方法
CN106950000B (zh) * 2017-03-29 2019-11-15 深圳大学 一种脉搏压力传感器、芯片、装置、系统及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191266A (ja) * 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
KR100517234B1 (ko) * 2001-09-26 2005-09-27 미쓰이 긴조꾸 고교 가부시키가이샤 커패시터층 형성용 적층판 및 그 제조방법
US20050248015A1 (en) * 2004-05-05 2005-11-10 Intel Corporation Array capacitors in interposers, and methods of using same

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241378A (en) * 1978-06-12 1980-12-23 Erie Technological Products, Inc. Base metal electrode capacitor and method of making the same
US4687540A (en) * 1985-12-20 1987-08-18 Olin Corporation Method of manufacturing glass capacitors and resulting product
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US5190892A (en) * 1988-08-11 1993-03-02 Oki Electric Industry Co., Ltd. Method for forming pattern using lift-off
WO1990012755A1 (en) 1989-04-21 1990-11-01 Alcan International Limited Preparation of thin film ceramics by sol gel processing
JPH07118431B2 (ja) * 1991-03-16 1995-12-18 太陽誘電株式会社 磁器コンデンサ及びその製造方法
US5252831A (en) * 1991-11-04 1993-10-12 Eastman Kodak Company Redirecting light from a fluorescent coating by a mirror layer
US5319517A (en) * 1992-03-27 1994-06-07 Tdk Corporation Multilayer ceramic chip capacitor
JP3159561B2 (ja) 1993-03-29 2001-04-23 ローム株式会社 結晶性薄膜用電極
JPH0773732A (ja) 1993-06-23 1995-03-17 Sharp Corp 誘電体薄膜素子及びその製造方法
EP0739019B1 (en) * 1994-10-19 2003-12-03 TDK Corporation Multilayer ceramic chip capacitor
DE69515788T2 (de) * 1994-10-21 2000-09-07 Ngk Insulators Ltd Ein-Lagenresist Abhebeverfahren zur Erzeugung eines Musters auf einem Träger
US5601673A (en) * 1995-01-03 1997-02-11 Ferro Corporation Method of making ceramic article with cavity using LTCC tape
WO1996029725A1 (en) * 1995-03-21 1996-09-26 Northern Telecom Limited Ferroelectric dielectric for integrated circuit applications at microwave frequencies
ATE289572T1 (de) * 1995-09-01 2005-03-15 Millenium Biologix Inc Zur unterstützung der knochenzellenaktivität besonders geeignete stabilisierte zusammensetzung aus kalziumphosphatphasen
DE19635406B4 (de) * 1996-08-31 2005-09-01 Philips Intellectual Property & Standards Gmbh Kondensator und Vielschichtkondensator mit einem Dielektrium aus wolframhaltiger BCZT-Keramik
US5853500A (en) 1997-07-18 1998-12-29 Symetrix Corporation Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
SG65086A1 (en) * 1997-07-23 1999-05-25 Murata Manufacturing Co Dielectric ceramic composition and monolithic ceramic capacitor using same
US6309508B1 (en) * 1998-01-15 2001-10-30 3M Innovative Properties Company Spinning disk evaporator
JP3091192B2 (ja) * 1998-07-29 2000-09-25 ティーディーケイ株式会社 誘電体磁器組成物および電子部品
US6495412B1 (en) * 1998-09-11 2002-12-17 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP3368852B2 (ja) * 1998-11-27 2003-01-20 株式会社村田製作所 積層パターンの形成方法
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP2001035738A (ja) * 1999-07-15 2001-02-09 Murata Mfg Co Ltd 積層セラミック電子部品
DE19952134A1 (de) * 1999-10-29 2001-05-03 Philips Corp Intellectual Pty Kondensator mit BCZT-Dielektrikum
US6404615B1 (en) * 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
US7136699B2 (en) * 2002-10-02 2006-11-14 Standen, Ltd. Apparatus for destroying dividing cells
AU2001252982A1 (en) * 2000-03-28 2001-10-08 The Board Of Regents For Oklahoma State University Assembly of free-standing films using a layer-by-layer process
US7550935B2 (en) * 2000-04-24 2009-06-23 Philips Solid-State Lighting Solutions, Inc Methods and apparatus for downloading lighting programs
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP4509437B2 (ja) * 2000-09-11 2010-07-21 Ｈｏｙａ株式会社 多層配線基板の製造方法
US7123026B2 (en) * 2001-01-23 2006-10-17 Nippon Telegraph And Telephone Corporation Surface shape recognition sensor and method of manufacturing the same
US6624501B2 (en) * 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US6806553B2 (en) * 2001-03-30 2004-10-19 Kyocera Corporation Tunable thin film capacitor
KR100514575B1 (ko) * 2001-04-12 2005-09-13 티디케이가부시기가이샤 적층 세라믹 전자 부품의 제조 방법
KR100393975B1 (ko) 2001-04-19 2003-08-06 주식회사 하이닉스반도체 반도체 소자의 강유전체 커패시터 제조 방법
EP1401020A4 (en) * 2001-06-07 2007-12-19 Renesas Tech Corp SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
US20040246692A1 (en) * 2001-07-12 2004-12-09 Toshiya Satoh Electronic circuit component
US6780494B2 (en) * 2002-03-07 2004-08-24 Tdk Corporation Ceramic electronic device and method of production of same
GB0207857D0 (en) * 2002-04-05 2002-05-15 Zarlink Semiconductor Ltd Integrated circuit capacitors
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US6791133B2 (en) * 2002-07-19 2004-09-14 International Business Machines Corporation Interposer capacitor built on silicon wafer and joined to a ceramic substrate
TWI228493B (en) * 2002-12-18 2005-03-01 Showa Denko Kk Barium titanate and electronic parts using the same
KR100506731B1 (ko) * 2002-12-24 2005-08-08 삼성전기주식회사 저온 소성 유전체 조성물, 적층 세라믹 커패시터 및세라믹 전자부품
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP3998254B2 (ja) * 2003-02-07 2007-10-24 キヤノン株式会社 インクジェットヘッドの製造方法
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
EP1604952A4 (en) * 2003-03-20 2008-05-14 Asahi Glass Co Ltd PROCESS FOR PRODUCING FINE PARTICLES OF BISMUTH TITANATE
US7001585B2 (en) * 2003-04-23 2006-02-21 Ferro Corporation Method of making barium titanate
JP4085384B2 (ja) * 2003-06-09 2008-05-14 ミネベア株式会社 薄膜パターンの形成方法
US6885541B2 (en) 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
JP4776154B2 (ja) * 2003-09-03 2011-09-21 キヤノン株式会社 圧電体素子、インクジェット記録ヘッド、圧電体素子の製造方法
JP4243181B2 (ja) * 2003-12-26 2009-03-25 株式会社奥村組 掘削土搬送用スクリュウコンベア
US7159409B2 (en) * 2004-03-01 2007-01-09 Tecumseh Products Company Method and apparatus for controlling the load placed on a compressor
CN100583328C (zh) * 2004-04-23 2010-01-20 株式会社村田制作所 电子元件及其制造方法
US20080137264A1 (en) * 2004-05-31 2008-06-12 Tdk Corporation Electronic Device, Multilayer Ceramic Capacitor and the Production Method Thereof
US7262758B2 (en) * 2004-06-09 2007-08-28 Eastman Kodak Company Display device using vertical cavity laser arrays
DE102004034418B4 (de) * 2004-07-15 2009-06-25 Schott Ag Verfahren zur Herstellung struktuierter optischer Filterschichten auf Substraten
JP4821197B2 (ja) * 2004-08-10 2011-11-24 Ｔｄｋ株式会社 剥離層用ペースト及び積層型電子部品の製造方法
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
WO2006033822A2 (en) * 2004-09-07 2006-03-30 Massachusetts Institute Of Technology Fabrication of electronic and photonic systems on flexible substrates by layer transfer method
DE102004052086A1 (de) * 2004-10-26 2006-04-27 Basf Ag Kondensatoren hoher Energiedichte
KR100837147B1 (ko) * 2004-10-29 2008-06-11 가부시키가이샤 무라타 세이사쿠쇼 칩형 전자 부품을 내장한 다층 기판
US7825582B2 (en) * 2004-11-08 2010-11-02 Kyodo Printing Co., Ltd. Flexible display and manufacturing method thereof
US7070669B1 (en) * 2004-12-20 2006-07-04 Xerox Corporation Method for forming ceramic thick film element arrays
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US8715839B2 (en) * 2005-06-30 2014-05-06 L. Pierre de Rochemont Electrical components and method of manufacture
US7495886B2 (en) * 2005-07-27 2009-02-24 Agile Rf, Inc. Dampening of electric field-induced resonance in parallel plate capacitors
US7695580B2 (en) * 2006-01-17 2010-04-13 Air Products And Chemicals, Inc. Method of forming a ceramic to ceramic joint
US7416938B2 (en) * 2006-03-31 2008-08-26 Intel Corporation Inkjet patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US8623737B2 (en) 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517234B1 (ko) * 2001-09-26 2005-09-27 미쓰이 긴조꾸 고교 가부시키가이샤 커패시터층 형성용 적층판 및 그 제조방법
JP2005191266A (ja) * 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
US20050248015A1 (en) * 2004-05-05 2005-11-10 Intel Corporation Array capacitors in interposers, and methods of using same

Also Published As

Publication number Publication date
WO2007126912A2 (en) 2007-11-08
KR20080108585A (ko) 2008-12-15
CN103632843B (zh) 2016-12-28
TWI411010B (zh) 2013-10-01
WO2007126912A3 (en) 2008-04-03
CN103632843A (zh) 2014-03-12
CN101416258B (zh) 2013-08-21
TW200818254A (en) 2008-04-16
JP5275216B2 (ja) 2013-08-28
CN101416258A (zh) 2009-04-22
US20070228517A1 (en) 2007-10-04
US8623737B2 (en) 2014-01-07
JP2009531861A (ja) 2009-09-03
US20140111924A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
US7224571B2 (en) Forming a substrate core with embedded capacitor and structures formed thereby
KR101130914B1 (ko) 박막 캐패시터 및 그 제조 방법과 컴퓨팅 시스템
US8618593B2 (en) Low temperature deposition and ultra fast annealing of integrated circuit thin film capacitor
US7588992B2 (en) Integrated thin-film capacitor with etch-stop layer, process of making same, and packages containing same
US9320149B2 (en) Bumpless build-up layer package including a release layer
KR101124892B1 (ko) 박막 캐패시터 및 그 제조 방법과, 컴퓨팅 시스템
US11302618B2 (en) Microelectronic assemblies having substrate-integrated perovskite layers
US9633837B2 (en) Methods of providing dielectric to conductor adhesion in package structures
KR101312135B1 (ko) 패키지 레벨 구조에서의 집적 커패시터, 그 제조 방법 및 이를 포함한 시스템
JP2011066331A (ja) 実装基板及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8