TW200817702A - Test device and control method - Google Patents

Description

200817702 25712pif.doc 九、發明說明： 【發明所屬之技術領域】 曰本發明是關於一種測試裝置與控制方法。本發明尤其 疋關於一種為控制測試被測試元件的測試單元而自控制處 理器對測試單元發送控制用命令的測試裝置與控制方法, 本申請案與下述美國專利申請案相關。對於承認藉由參照 Ο

tJ 文獻而編人的敏®，湘參照的方式將下射請宰中戶^ 記載的内容編人本申請案中，以作為本ΐ請案的一部分。 1·申請編號11/546,926申請曰2〇〇6年1〇月12曰 2·申請編號11/546,929申請日2〇〇6年 【先前技術】 千川月12日 於測職置中的控制處理器根據所安裝的_· 式而動作，對職單元發送命令 士制私 例如，可適當起動測試單元，或 早凡’ 單元的設[ 枝、《更動作触中的測試 然而，於測試單元中，异 命令的順序，而若命令的勃一广豕，、規格來確定應處理的 可能會使測試單元或被測試其規格不-致，則有 使命令以遵照上述規格的噸 ^展。因此，程式員是以 程式。 、執行的方式來製作該控制 而且，於測試單元中，是 令的時序。例如，於變更電厭豕/、規格來確定應執行命 間後再執行下一個命令，則有昉=，右不於預定的待機期 測試單元異常動作。因此，二:因不％定的電壓而導致 μ貝須於控制程式中適當插 6 200817702 25712pif.doc 而且：V而於一定期間待機的命令。 執行之方式而是：2成為預定狀態的時序來 可考慮由控制處理器狀態5的方法， 對控制處理器的中斷處理。W (_叫）、或自測試單元 專利ΐ 21作為+導體測試裝置的相關參考技術，請參照 Ο ο :二專利特開平U_6445〇號公報 、 疋4間的命令例如可蕤*下才古二h 控制處理器外部的計_ 9下以方式而貫現··對 器使控制處理器產生間玄從而自上述計時 *實現:於控制程式中:行=’二可f㈣下方式 不需要的處理；或者藉由對控1鄉）等原本 統的功能來執行待機處理。A 控制的作業系 的時=同有，與程式_員所設想 例如，存在下述情況：控制處不均一。 行其他處理，或者分時執行多個任^入^處理而進 發生延遲。其結果為，當由於 ：J’ Η的執行時序 執行的時序提前時，有可能會均—而使命令 進行下-個處理，從而損壞以， 所需;機時間之方式；“::二;確:充分長於實際 200817702 25712pif.doc 測試處理整體效率降低。 而且，由控制處理器而來 定期地讀出測試單元中的暫’由控制處理器 出狀態變化的處理。然:暫::下：=而檢測 值的處理較之控制處理器執的 Ο ο 而於控制處理器中產生輪人輪出等待時間，而益ίί: 靈活運用控制處理器的計算能力。 有效地 …二方L當欲實現中峡理時’需要用以於 =。S機^從而導致測試裝置整體的設計複 理=增1：制中斷的作業系統使控制處理器的處 時，：二2迅速且適當地檢出該測試單元的狀態變化 多』i?制處理器需有較高的計算能力。因此，於具備 控制置中’每—測試單响需要上述之 哭^心: 而必須於測試裝置内搭載多個押制虛理 :;大量力的增力德測試裝蝴 增加。 化加，進而會使職裝置的故障發生率 【發明内容】 述課::測以之—方面的目的在於提供-種可解決上 範圍的獨立項戶 控制方法。該目的可藉由申請專利 定有本發日特徵組合而實現。，附屬項規 乃更有利的具體例。 8 200817702 25712pif.doc f Ο 即，根據本發明的第1形態，提供_種測試裝置，复 用於測試被測試元件，此測試裝置的特徵在於包括：_ 處理器，其執行測試被測試元件的測試程式；測試單元，1 其連接於被測試元件’根據控制處理器的指示來 5式70件，以及中繼部，其連接於控制處理器以及測 以中繼自控制處理器向測試單元發送的控㈣命令且’ ，部紐：緩衝部，其緩衝應自控制處理器向分配給㈣ 岭令;時序記憶部，其記憶著應將 =制處的控制命令魏至顺單元的 緩衝控制部，當記憶於時序記憶㈣序已到達 衝於緩衝部中的控制命令發送至測試單元： 明的第2形態’提供一種控制方法，其用於 ^試元件的測試程式置二 單元的位址;=二，、自控制處理器輪 ;收，命令發;至=^ 、於 接於被m元件^的贱程式；職單元，其連 件；以及中繼：控制處理器的指示來測試被測試元 中、'以’錢接於控m理⑽及_單元，以 9 200817702 25712pif.doc i地《° 制處理器所指定的期望值時，相對 的控制命令期望值後’將測試單元應處理 Ο υ 於本發明的第4形態中，蔣役一搞w丨 ，制測試裝置’此測試裝置具備：控制處理5去並 程式；以及測試料，其連接於被測 控制方法的 =理; -no_AAfA;夂设項出由控制處理器所指定的顯 為由^^^ 的狀態暫存器’當狀態暫存器的值成 = &所指定的期望值時’相對應地將狀態暫存 猶後’將測試單元應處理— π再者，上述發明的概要並未列舉本發明的所有必 欲’該等特徵群的次（sub)組合亦又可成為發明。寸 【實施方式】 以下，經由發明的實施形態來說明本發明之（― 面’但以下的實施形態並不限定申請專職圍之發明， 且’實施形態中所朗的所有特徵的組合並非限^ ’而 解決方法所必須者。 、土明之 圖1表示測試裝置10的整體結構。測試裝置10勺 控制處理器15、多個中繼部2Q及多個測試單元4〇。=制 10 200817702 25712pif.doc 處理裔15執行測試被蜊 器15亦可執行控制各=的測試程式廟。控制處理 式100。亦可分別於具傷式單元40的多侧試程 (thread)的執行機構的作冉，、、、多任務、多處理或多線程 算機資源分時而並行地f f中’將控制處理器15的計 多個測試單元40分ϋ固測試程式100。 置。並且，多個測試單元/應於多個被測試元件50而設 件5〇，根據控制處理器15刀=連接於所對應的被測試元 5〇。而且，多個_|\ ^示來測試上述被測試元件 40的狀態的狀態暫存器。/刀別具有顯示上述測試單元 有作為第1狀態暫存如’多個測試單元40分別具 第2狀態暫存器之的^態暫存器彻、及作為 測試單元則示级^僅對！個 试早το 4G亦可具有狀態 ’但其他各個測 Ο 分別根據測試進行過程中亚且’多個測試單元4〇 4〇的狀齡敵上錄^^:變化，秘該測試單元 個中 單元4〇。並且，❾ 11115以及賴應的測試 向所對庫的測、羞邛20分別中繼自控制處理器15 部-“言，中繼 處理器15上映射至測二早70 4〇内的記憶區域於控制 並且，控制處理器丨5mi(K)動作時之虛擬位址空間。 而對上述虛擬位址空Γθ;、：:τ程式1〇0中的寫入指令 P中繼部20或測試單元4〇進行 200817702 25712pif.doc 寫入。另外，針對測試單元40的抑 人 變更自該測試單元4〇施加至被測i元y50 ^是指設定 的命令等，除此以外，亦可為設定 白^壓的大小 率的t令，或指示開始測試序列的動Str號的頻 中繼部20自控制處理器”接 又^。 4〇的位址空間的寫入資料後，直接傳送至。測^ η Ο —方面，中繼部_據針對分配給中繼部=，40。另 的寫入貧料的内容，而對該中繼部加中 二址空間 傳送的時序。例如，中繼部2。：斤來崎^ 的時間後，將在該寫人軸由以轉所示 發送至測4之後所接㈣㈣命令等資料 如此’本實施形態的測試裝置 並且可^+稭此，可降低該控制處㈣15的處理負荷， 可準確地控制著姉命令發送的時序。 、 結構=說Ξ多個中繼部2ϋ中的某-個中繼部20的功能 ㈣圖2表不中繼部20的功能結構。中繼部20具有處理 30、緩衝部2〇〇、時序記憶部21G、條件記憶部⑽ 2询部23G]作為封裝的—例，緩衝部·、時序記憶部 婵二=件：憶部220藉由稱為暫存器或記憶體之記憶 媒胜而封裝’輪詢部23〇以及處理控制部3〇藉 封裝。首先，說_控制處理器15在寫人控 ；， 12 200817702 25712pif.doc 向分配給測試單元40的位址寫入的情況下應向測試單元 40發送上述控制命令時的時序的處理功能。緩衝部依 ，緩=應自控制處驾15向分配給上述中繼部2q的位址 舄入時的時序值、以及應自控制處理器15向分配給所對應 的測試單元40的位址寫入時的控制命令。 μ Ο ο 詳細而言，緩衝部200依次緩衝自控制處理器15所接 入時序值的時序寫人指令以及寫人控制命令的控制 二:舄入礼7。日守序舄入指令，例如是指分配給中繼部2〇 里二址工間巾的位址以及應寫人至該位址的時序值的組。 40 面技制命令舄入指令，例如是指分配給測試單元 的組。立址工間中的位址以及應寫入至該位址的控制命令 測試f ^:卩、21G讀、著自控制處理器15所接收的應向 35根‘序令二:”。該時序是由緩衝控制部 崎控制部35除了記憶上述時序值以 當記憶於時序記憶部210中的時序已到 制命令發地將緩衝於緩衝部細中的控 後所接收的控制命;的:減单二該時序值例如是使之 緩衝控制部35自^^$㈣延遲的延遲量等。即，當 地使在時序寫入#入衝4 200取出時序寫入指令時，相對應 理延遲，直至上‘日"1二=所接收的控制命令寫入指令的處 13 200817702 25712pif.doc 寫入=給制處::15向分配給中繼部20的位址 址以及鮮器的位 ==理1麵。條件記憶部220記憶自控制ί理入= 所接收的頒，試單元4()狀態的狀 ，」5 Ο ο 該狀態暫存器的值進行比較的期望值。。ϋ立址、及與 值是由緩衝㈣部35來記㈣。即，及^ 緩衝部200獲取寫入狀態暫存器的位址以及寫入饮自 令時，將該位址以及期望值記憶於:件 ㈣ΓΙ，狀態暫存㈣位址，是指分配給該狀態暫存哭 的&制處理器15的虛擬位址，除此以外，亦 ς 存器的編號等其他識別資訊等。 θ 輪詢部230反覆讀出由控制處理器^所指定的顯 武單元40之狀態的狀態暫存器（根據控制處理界^、的^ 定，狀態暫存器400以及狀態暫存器41〇的—者^兩者）曰。 詳細而言，當輪詢部230自缓衝部200獲取了條件寫入浐 令時，相對應地向測試單元40反覆發送將狀態暫存器的^ 址（即，記憶於條件記憶部220中的位址）作為讀出位址 的讀出指令。當所讀出的狀態暫存器的值成為由^制處理 ，Β所指定的期望值時，處理控制部3〇相對應地向測試 單元40發送在該狀態暫存器的值成為該期望值後該測★式 單凡40應處理的控制命令。狀態暫存器的值成為期望值後 所應處理的控制命令，例如是指根據在條件寫入指令之後 14 Ο ο 200817702 25712pif.doc 所接收的控制命令寫入指令而寫入的命令。即，當 3器的值成為期望值時，緩衝控制部35相對應地 4馬0^曰令之後所接㈣㈣命令以指令發送至測試單元 ± ^替於此或除此以外，當狀態暫存器的值成為期望值 ^亦可處理心發送後續的控制命令，緩衝控制部 35、亦可相對應地向控制處理器發送中斷。該處理在—連串 理結束日’有效。即，例如，緩衝控制部35向控制 f里；；=發送中斷而使控制處理器15再缺，藉此可自 隶初開始下一個測試。 圖3 S示緩衝控制部35的功能結構。緩衝控制部％ ”取邛300、寫入部31〇、檢測部32〇及發送部挪。 取出部300依次取出緩衝於緩衝部200巾的寫入指令。取 3出據寫人部的寫人完成通知或發送部 ;杂达兀成通知，而自先進先出（first in first out，nF0 ) 方式的緩衝部200最前取出一個寫入指令。而且，取出部 % ϋ在取出中繼部2 g用的寫人指令後，將該寫入指令自 f 1 200立刻冊;j除，或者亦可在與該寫入指令相對應的 處理f束後，將該寫入指令自緩衝部200删除。 士 ，入=310疋本發明的時序寫入部的一例，當取出了 N·序舄入’寫入部31〇相對應地將該時序記憶於時 序210中。而且’當取出了條件寫人指令後，寫入 ==相對應地將狀態暫存器的位址以及期望值記憶於條 4。己匕。卩220中。檢測部檢測記憶於時序記憶部 Ο ο 200817702 25712pif.doc 所鳴^的到達情況。而且’檢挪部320檢測由H邻”Λ 所1的狀態暫存器的值是否為期望值_"旬部230 發送部330以檢測出時序到 發送在時序寫入指令後 :1件，向測試單元4〇 且，發穿邱⑽ 接的控制命令寫入指令。而 330以狀態暫存器 件，向測試單元4 〇發送在條 ^為；^值來作為條 命令寫入指令。 ’’、各7之後所接收的控制 至列U表Ϊ藉由入令繼部2〇來令繼自控制處理器送 至取早兀40的命令的處理流程 ^廷 制處理II 15向分配給賴單元<^ 2==自控 入的控制命令⑽0)。取出 ^的位址寫 刀配給該中繼部20的位址空間 :疋針對 Ϊ 件記憶部22G進行寫入（S420)。 :〇 :1;舄入指令是針對測試單元40的狀態暫存哭 的發送處理_)仏，則中繼部20進行控制命令 =入指令(S5〇〇:YES)，則寫入部31。將 = 指令所指定的時序記愔於奸广 丁t馬入 為條件寫入指二 的控制命令的條件、即狀能t爲入部310將發送後續 於條件記憶部咖巾=30暫存器的位址以及期望值記憶 16 200817702 25712pif.doc 於剌：4的S43〇的處理的詳細情況。檢測部320 記憶部210中的時序的到達情況（S600)。 *欢’ ％相達時’或者原本並未設定時序時（⑽〇 . YES)，檢測部32〇_狀態暫存封户 =所，期望值⑽。)。於此判斷 的值亦可在由規定的祕(咖⑻值 於判斷。具體而言，如町所示。 史敝後用 Γ 沙枯1先If制處理器15在寫入狀態暫存器的位址以及期 :值二位蔽輪詢部230所讀出的狀態暫存器 Ϊ遮蔽後期望值寫人至條件記憶部220，以 並且判亚且’輪詢部230讀出狀態暫存器的值， 蔽了該狀態暫存器的值後的值是否 望二:檢=已0=^^^ 測㈣_應地向測=元制部35的檢 序寫，，二：=== 外’當對狀態暫存哭、於宏古— 另 遮蔽後期望值為條^有遮敝糾’以所遮蔽的值成為 值時並已自到達或狀態暫存器的值並非為期望 判斷是否經過了預定===件寫入指令後， 的暫停時間 17 200817702 25712pif.doc 15發送暫停中斷（S640)。藉此，即便 導致條件並不成立時 檢“理或下’ μ適當地開始錯誤的 猶= 2器15亦可向中繼部2叫送 Ο ο 而可準確二:二： = 二衝部，的内容 命令時，if ζ监外人/V 寸田中繼部20接收到該 部200内= 於緩衝部200内而是刪除緩衝 ^ 7 進而，作為其他例，杵制處理哭15 =可向中繼部20發送讀出緩衝部_ ^ :”〇〇 a，而自緩衝部200讀出該 ： ::二藉:封裝上述構造，可使錯誤i生後的2 定；;狀===:是否成立’例如預 狀態暫存器成為上述期望值=Γ卞值（S65G)。上述 置”一連串的是表示該測試農 ，制處理器15發送後續的;制命 =制命令，處理控制部3〇須 ：:個測試 中_ (S640)。 处里-15發廷一種 圖7表示緩衝於緩衝部2〇 用弟1例來說明設定多個對於執行1例。使 的示例。於該第1例中，於_方:的==件 400 200817702 25712pif.doc 窵入#h卞件舄入才日5 1、用以向狀態暫存器410 們4弟2條件寫入指令即條件寫入指令2、及控制 理料令。條件寫人齡1由㈣於控制處 口。勺位址空間中對狀態暫存器4〇〇進行斗寺定 :址而及，，器彻進行餐 η ϋ 條件寫入指令2由用以於控制處理器15的位址 對狀態暫存器41G進行特定的第2位址 恶暫存器·進行比較㈣2肺值所構成。〜」 即’控制處理器！5在以狀態暫存器働為^期 且狀態暫存器410為第2期饮佶柞糸伙杜 ^ 令發崎將控制命 測4早兀4〇時，依次向分配給緩衝部2㈨的位址 寫入狀錢存H _的位址以及第丨期望值、*狀能暫存 器410的位址以及第2期望值。並且，其後，控^理器 15向分配給測試單元4〇的位址寫入控制命令。直社 如圖7所示’依次將條件寫入指令i、條件寫人指：；2、'以 及控制命令儲存於緩衝部2〇〇中。 一於緩衝部200處於如此之狀態時，當輪詢部23〇自緩 衝口卩200獲取舄入狀態暫存器的位址以及第1期望值 的條件舄入指令1時，相對應地向測試單元4〇反覆發送將 狀恶暫存态400的位址作為讀出位址的第j讀出指令。並 且，當狀態暫存器400的值為第1期望值時，緩衝控制部 35相對應地自緩衝部2〇〇取出在條件寫入指令丨之後所接 收的、舄入狀悲暫存器41〇的位址以及第2期望值的條件 19 200817702 25712pif.doc 寫入指令2。 2時=:= = =件寫人指令 ;=為讀出位址的第2 ‘令並Ϊ當暫二: ：成為弟2期望值時，緩衝控制部35相對二 1 ‘ η ο 寫入指令。如此，若使用多個收控制命令 個執行控制命令時應充足的料件舄入I ’則可指定多 用二表衝中的命令群的第2例。使 行設定的處理進二=的多個不同條件進 緩衝部20G中，自景义門私二 列中，於FIFO方式的 如發送控制命令時的二二時向測試單元 條件心、二'二= 指令即及發;^序寫入指令、條件寫人 序已至 的時序的到達情況。當檢測出時 即，條件：丄:ί:ρ_自緩衝部200取出下-個指令， 取了寫入狀。亚且’當輪詢部230自緩衝部200獲 令1=ΓΓ 00的位址以及期望值的條件寫入指 的位址作為4q反覆發送將狀態暫存器400 的值為期‘時，4=指令。並且，當狀態暫存器4〇0 、叹衝&制部35相對應地向測試單元4〇 20 200817702 25712pif.doc 發送在條件寫人指令之後所接收咐 此，對於執行控制命令時應充足 二2指令。如 類的條件的組合。 木件亦了為多個不同種 構太圖本實細彡___職裝置Μ的整心 構形例的目的在於使多個測試單元4〇協

破測试7L件50。伴隨被測試元件一早 試元件50的輪入輸出端子的^ 化，被測 個測試單“無法測幻個被時藉由1 况下，將多個測試單元40分別連此之情 入輪出端子的各部分而進行^•接於被測&件50的輸 具體=言，本變形例的輯裝置1()藉㈣試單元綱 及測試早το 40·2來測試被測試元件㈣。 =由測試單元4。_3以及測試單元.4心 奴H °而且’分別對應於測試料4(M〜4G·4而分別 二置有中繼部2G—2CM。於如此之形態中，切部2(m 0-2亦可共有控制處理器15的同一位址空間。而且， 繼部20-3〜20-4亦可共有控制處理器15的同—位址空 曰。錄、圖10來說明此時的命令中繼處理的—例。 另外，爹照圖9所述的結構以外的結構，與參昭圖1 二圖8所說明的實施形態的測試裝置1。大致相同，故而省 % $兄明。 圖10表不緩衝於本實施形態的變形例的緩衝部2〇〇 〜的命令群的—例。中繼部m及巾繼部2q_2共有同 個位址空間’因此於中繼部汕—丨的緩衝部2〇〇以及中繼 21 200817702 25712pif.doc 部20-2的緩衝部2GG中緩衝有同—命令群。 t個緩躺中，自最前依次記憶有針_試單元%〇」 的控制命令卜針對測試單元.2的控制命令2、及針對 測試單元40-1的控制命令1。 當中繼部2(M的取出部·自緩衝部的最前端取

命令广，該控制命令1的寫入位置是否為測試 小由於舄入位置是測試單元4〇小故而中繼部制 向測试早το綱發送該控制命令丨。另—方面，由於緩衝 =200的最前的控制命令丨的寫场置辆是測試單元 0-2，因此中繼部20_2的取出部3〇〇並不執行 令 1而取消。 當最前端的控制命令1的執行或取消結束時，中繼部 20-1〜20-2均轉移至下一個命令的處理。即，♦ 命令2時，由於該控制命令2的寫入位置是測試田單元^2, 故而中繼部20-1的緩衝部200取消該控制命令2。另一方 面，由於控制命令2的寫入位置是測試單元4〇_2，故而中 繼部20_2的緩衝部200向測試單元40_2發送上 令。以後的控制命令亦同樣如此進行。 工 如此，根據本變形例，在使用多個測試單元4〇來測試 ^個被測試元件50時，亦可針對每一被測試元件5〇而設 疋自控制處理器15所觀察到之位址空間。如此，藉由中繼 部20亦可適當地分配且處理針對各個測試單元4〇的命 令。如此，根據本變形例，除了圖〗至圖8所示的實施形 態中所說明的處理以外，亦可使命令的分配處理均集中於 22 200817702 25712pif.doc 中繼部20，從而可減輕控制處理ρ〗s + J的員何。進而，可 容易地流用既有的測試程式1〇〇以及剛試單元 以上，使用實施形態說明了本發明的^二)40方 本發明的技術範圍並稀定於上述實麵_記载的範 圍。對上述實施形態可實施各種變更或改良。例如 施例或其變形例所示的中繼部2G亦可包含且 ς

Ο 應的測試單元4〇巾。根據申請專利範圍的 得 知’實施有上述變更或改㈣職亦可包含 術範圍内。 根據上述說明可明確得知，根據本發明的（一）實施 形態，可實現能高精度且有效地控制測試單元的日^ 的測試裝置與控制方法。 、 【圖式簡單說明】 圖1表示測試裝置10的整體結構。 圖2表示中繼部20的功能結構。 圖3表示緩衝控制部35的功能結構。 圖4表示藉由中繼部2〇來中繼自控制處理器Μ發送 至測試單元40的命令的處理流程。 圖5表示圖4的S420中的處理的詳細情況。 圖6表示圖4的S430中的處理的詳細情況。 圖7表示緩衝於緩衝部200中的命令群的第1例。 圖8表示緩衝於緩衝部2〇〇中的命令群的第2例。 圖9表示本貫施形態的變形例的測試裝置1 〇的整體結 23 200817702 25712pif.doc 圖10表示緩衝於本實施形態的變形例的缓衝部200 中的命令群的一例。 【主要元件符號說明】 10 :測試裝置 15 :控制處理器 20、20-1、20-2、20-3、20-4 :中繼部 30 :處理控制部 35 :缓衝控制部 4〇、40_1、40-2、40-3、40-4 :測試單元 50、50-1、50-2 :被測試元件 1⑻：測試程式 200 :缓衝部 210 :時序記憶部 220 :條件記憶部 230 :輪詢部 300 :取出部 310 :寫入部 320 :檢測部 330 :發送部 400、410 :狀態暫存器 S400〜S430、S500〜S530、S600〜S650 :步驟 24

Claims (1)

1. Ο ο 200817702 25712pif.doc 十、申請專利範圍·· ι·一種測試裝置，其 置的特徵在於包括·· κ式被測忒兀件，此測試裝 控制處理器，其執杆、、目丨卜+ L a 測試單元，其連接於上频 元件的測試程式； 處理器的指示來測試上述被==及根據上述控制 一中=部，其連接於上述控制處理器 。 兀，以中繼自上述捭制卢w抑二 及上k成/4早 命令；且， I *益向上述測試單元發送的控制 上述中繼部包括·· 緩衝部，其緩衝應自上述 試單^位址寫入的上述控制命=理益向分配給上述測 時序記憶部，其記憶著縣自上魅理 述控制命令發送至上賴試單元時㈣序；^ 緩衝控制部，當記憶於上述時序 達時，相對應地將緩衝於上述緩衝部;己;到 送至上勒m單心 ^ μ相制命令發 2.如申請專利範圍第i項所述之測試農置，其中 上述令之前，向分配給 令時的時序， Μ早元發送上述控制命 緩衝部依次缓衝自上述控制處理器所接 寫=的時序寫入指令及寫入上述控制命令的控制命令 25 Ο G 包括 200817702 25712pif.doc 入時，相Ρ自上述緩衝部取出上述時序寫入指 η相對應地使在±料序仏指令之後所接收 控制3命:Γ”理延遲’直至上述時序到達為止处 .申明專利範圍第2項所述之測試裝置，其中 上述緩衝控制部包括·· 〃 其依絲出缓衝於上述缓衝部巾的寫人· %序寫入部，當取出上述時序寫入指令時，相7 ’ 將該時序記憶於上料序記憶部巾； 、-也 檢測部，其檢測出記憶於上述時序記憶 序的到達情況；以及 ，上述％ 、fB士ίί部，其以檢測出上述時序到達作為條件，將在上 接收的上述控制命令寫入指令發送至 《如申請專利範圍第3項所述之職裝置， 該測試裝置是測試多個被測試元件的測鮮置中 測試=對應於上述多個被測試元件而分別設置多個上述 繼部分別對應於上述多個測試單元而分別設置多個上述中 5.—種控制方法，其用於控制測 :控制處理器，其執行測試被剛^ ,此測試裝置 以及測試單元，其連接於上述_以件=试程式； 處理器的指示來測試上述被測試元件 =上述控制 徵在於， 上述彳工制方法的特 26 200817702 25712pif.doc 址寫控制處理器向分配給上述測試單元的位 發送至丄:::以:：理器所接收的上述控制命令 命令發送至上相對應地將所緩衝的上述控制 Ο 置的==置’其用於測試被測試元件，此測試裝 控制處理器，其執行測試上述 、 測試單元，其連接於上述被測Ά ^収程式； 處理器的指示來測試上述被測試元ς及根據上述控制 —中繼部，其連接於上述控制處理器 二2繼自上述控制處理器向上述測試單元發二 上述中繼部包括·· u 令發送至ΐ述==，述測試單元應處理的上述控制命 7·如申％專利範圍第6項所述之測試裝置，其中 上述控制處理器向分配給上述中繼部的位址寫入分配 。述測4單兀的位址空間内的上述狀態暫存器的位址以 27 200817702 25712pif.doc =望值後，向分配給上述測試單元的位址寫入上述 上述中繼部更包括緩衝部，該緩衝部依次緩衝自上 控制處理器接收的寫入上述狀態暫存器的位址以及上 望值的條件寫入指令、及寫入上述控制命令的控制命令 入指令， Ο ο 士當上述輪詢部自上述緩衝部獲取了上述條件寫入指令 k，相對應地肖上述測試單元反覆發祕 的位址作為讀出位址的讀出指令， 〜I存的 、十、壯ΐί處:里控制部包括緩衝控制部，該緩衝控制部在上 核11的值成為上述驢值時，相對應地將在上述 之後所接收的上述控制命令寫入指令發送至 8.如申請專鄕㈣7項所述之職裝置，其中 、十、i i述1制處理器在寫人上述狀態暫存器的位址以及上 :::::的if是否遮蔽上述輪詢部所讀出的上述狀態 斤應滿足的值的遮蔽後期望值都被寫入，以作 上述ΐίΐίϊ蔽值遮蔽上述狀態暫存器的值後的值成為 條件寫入時’上述緩衝控制部相對應地將在上述 上述測試所接㈣上述㈣命令寫人指令發送至 9.如申請專鄕㈣7項所述之測試裝置，其中 28 200817702 25712pif.doc 、浅；處理器在以第1上述狀態暫存器成為第！上 二it二2上述狀態暫存器成為第2上述期觸條 I二制命令發送至上述測試單元時，依次向分配 ::亡述中繼部的位址寫入上述第！狀態暫存器的位址及上 ^亡1期望值、以及上述第2狀態暫存器的位址及上述第 ^王值之後向分配給上述測試單元的位址寫入上述控 制命令， Ο ο 上述輪詢部在自上述緩衝部獲取了寫入 的位址及上述第_的第!上述條件寫上 :抑目對應地向上述測試單元反覆發送將上述第1狀態 存器=位址作為讀出位址的第1讀出指令， " =上述第1狀態暫存器的值成為上述第i期望值時， ，緩衝控制部相對應地自上述緩衝部取出在上述第1條 址令之後所接收的、寫入上述第2狀態暫存器的位 址及上述第2 值的第2上述條件寫入指令， 當自上述緩衝部獲取了上述第2條件寫入指令時，上 =詢部向上述測試單元反覆發送將上述第2 的位址作為讀出位址的第2讀出指令， °。 卜、+、二上述第2狀態暫存器的值成為上述第2期望值時， 上制部將在上述第2條件寫入指令之後所接收的 紅制π卩令寫人指令發送至上侧試單元。 如申4專利範圍第6項所述之測試裝置，其中 4 i自上述緩衝部獲取上述條件寫入指令之後經過了預 、4日守間k’上述處理控制部向上述控制處理器發送 29 ο ο 200817702 25712pif.doc π·如申凊專利範圍第6項所述 壯 當上述狀態暫存器的值成為由上述it ，其中 關望值時，上述處理控制部為自上述指定 績的上述控制命令而向上述控制處理器發送° ”运後 包括====裝置，此測試裝置 接於上述被測奸件，根據上述夂 H 試上述被測試元件，上述控制方法^寺 元的==制處理器所指定的顯示上述測試單 的期:=====定 蝴試單元應處理的上述崎 30