TW200816315A - UV-assisted dielectric formation for devices with strained germanium-containing layers - Google Patents

UV-assisted dielectric formation for devices with strained germanium-containing layers Download PDF

Info

Publication number
TW200816315A
TW200816315A TW096134674A TW96134674A TW200816315A TW 200816315 A TW200816315 A TW 200816315A TW 096134674 A TW096134674 A TW 096134674A TW 96134674 A TW96134674 A TW 96134674A TW 200816315 A TW200816315 A TW 200816315A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
strain
dielectric
semiconductor device
Prior art date
Application number
TW096134674A
Other languages
English (en)
Other versions
TWI357110B (en
Inventor
Gerrit J Leusink
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200816315A publication Critical patent/TW200816315A/zh
Application granted granted Critical
Publication of TWI357110B publication Critical patent/TWI357110B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200816315 九、發明說明： 【發明所屬之技術領域】 本^侧於半導體處理，尤其侧於形成包 變層之含Si介電層的半導體裝置。 3鍺應 【先前技術】 在半導體裝置中，鍺應變層（S-Ge)、石夕應變 石夕鍺應變層（S-驗）係非常具有作為未來電曰曰;道2 = :二使用習知(未應變)矽基板所製造的裝置，吾人=實 1月例如使用錢基板之金氧半場效電晶體(簡FETs，m咖 oxide semiconductor field effect transistors)^^ 及 5 V(transconductance)，並且包含 況下，增加放大操作電壓的能力以降低功率的^電路献㈣ 其;μ ί文層的形成係當應變層在由結晶材料所形成之 土板上成長日卞在這些層中引起應變士曰 數係大於或小於應變層。Ge的晶格常數係約百吊 中，包含55料百八I r Γ 度成線性關係。在一範例 之= ^ ^之^合金的晶格常數係約大於& 電極==^^雜介_磁蝴捕韻使用閉極 介電声的d二1 η。，前用以形成例如閉極介電材料之 卡二自、/ /、孓也吊要咼溫氧處理，以達到期望的電性。一般 =’ ^要7GGt：以上的基板溫度，典型係卿。c以上的基板溫度。 ίΐ二ίίϋΤ溫度T制電漿氧切形成介電層。然而， “產生“。1上述習知介電層形成的程序在應用於含^應 【發明内容】 200816315 及裝，含Ge應變層之方法 ΐ Γ1⑷輕射曝露處理。此含Ge材料可包含Ge =(ςνΓ 層：^吏用UV輻射及包含含氧氣體、含氮氣體、或 J變層中的氧化及應變·;至最;;。二；=含G: 閘極介電層咖^ 在-iUfif明ίτ實f例，此方法包含：將—基板設置 ί ^ ΓΪΪ中，基板於其上具有—含Ge應變層，在含Ge ίΊν ί有一含&層；使基板維持在小於700t的溫度；以及 Ϊ，乳化處理中，將含Si層曝露於氧化自由基，以形成 g ”電層’並同時使底下含Ge應變層的氧化及應變鬆弛降 依照本發明之另一實施例，一種半導體裝置，包含：一基板. 應變層’位於基板上；以及—含Sl介電層，形成於含^ 應受層上。’其中含Sl介電層係在一 uv協助氧化處理中，藉由在 於700 C的基板溫度下，將覆蓋含應變層的一含Si層曝露於 =化自由基而加以形成，此小於7〇(rc的基板溫度使底下含應 I：層中的氧化及應變鬆他降至最低。此半導體裝置可更包含：一 閘極電極層，位於含Si介電層上；或一 high-k層，位於含Si介 電層上，以及一閘極電極層，位於high-k介電層上。 【實施方式】 如同上述先技術部份’本案發明人已觀察到：當使用含鍺 200816315 形成技術會產生缺陷。尤其，因為在例如 鍺應變層的部Μ文隨道材料中至少部份的應變鬆弛，及/或含 形成。再者，f知高基板溫度已被觀察到會導致缺陷的 知電漿氧化層可以係只有幾個單分子層的厚度，在習 質而受到損iii層下方的含錯應變層會因為高能量的電漿物 理可將含㈣造成f知損壞的情況下，此種處 太私aa應艾層中的氧化及應變鬆弛降至最低。 裝置包含峨侧⑽成雜絲置的綠，此高性能 ίί Si 應變層上方的超薄含Si介電層。舉例而言， 電材彬士人H可以只使用作為閘極介電層，或作為與high-k介 勺八^ =勺；1面層。依照本發明之一實施例，此含Si介電層可 包各si〇2層、Si⑽層、或SiN層、或其兩個以上的組合。曰了 下所述的圖式中，為了易於參考’當參考與圖式共同之 相同或類似的特徵部時，共同的參考符號使用於整個圖式。 圖1A-1E概略地顯示依照本發明實施例之對應於用以形 含Ge應變層之半導體裝置之處理步驟的橫剖面裝置圖。在圖μ 中，基板（晶圓）100可以係任何尺寸，例如2〇〇麵的基板、3〇〇_ 的基板、或更大的基板。在一範例中，此基板可以係n型Si基板。 依照本發明之一實施例，基板100可包含SiGe緩衝層。 圖1B顯示形成在基板1〇〇上方的含Ge應變層1〇2。含&應 變層102可以係Ge層，.或SixGei-x層（此處X為Si的原子分數， 而1-X為Ge的原子分數）。如在此所使用，「SiGe」係歸屬於X 合金（此處〇·1 $ 1-x<l)。示範的SixGei-x合金包含：Si〇.iGe。” Si〇.2Ge〇.8 ^ Sio.sGeo.T、Si〇.4Ge〇.6、Si〇.5Ge〇.5、Si〇.6Ge〇.4、SiuGeu、 Sio.sGeu、及SiuGeo.i。舉例來說，含Ge應變層l〇2可具有介於約 lnm與約20nm之間的厚度，或介於約5nm與約10nm之間的厚度。 在一範例中，含Ge應變層102可以係Ge擠壓應變層，或係沉積 在Sio.sGe。·5鬆弛緩衝層上的SixGeWx > 0· 5)拉伸應變層。 只 200816315 =rs°:r;與= 含Si層104可包含覆蓋si層的Sif芦或^ 另耗例中、 係結晶形、多晶形或非晶形。依日3本二。此Sl層可以 以係Si拉伸應變層。 …柄明之一貫施例，此Sl層可 圖1D顯示曝露於UV輻射105及處 Si t !〇4 i Γ(14 J將基板1〇0維持在小於7〇0。〇溫度的同時，藉由含Si ;的卢，化而含Sl介電層104a。吾人可藉由利用包含曰UV輻射 f ?=匕扒輻射曝露，以下將對於圖5而說明此處 i 104結學間此氧、氮、或氧與氮兩者與含Si 此介電异包Ϊ sHI.ru Ϊ氧化可形成含Sl介電層104a， 這^自由^ 五對於形成圖ie所示之含&介電層馳， ^個i直^^厚度’但此係不需要的，因為含&層綱 易確認，遍佈之 氧者，如熟f本項技藝者將可輕 具有;二在—範例中，在層1〇4a内的不同成分可 盥ίΖ之門的Ϊ:輪5。含&介電層馳可具有介於約。·3· ”仿日刀iJU尽度，或介於約0.5nm與約inm之間的厚度。 盘π 之一實施例’含Si介電層104a可包含：含Si 乳層、含Si、G及N的氮氧化層、或含Si與氮的氮化層。 8 200816315 依照本發明之-實施例，含Si介電層馳可包含氧化層，例如 Si〇x層（此處X $ 2)。在一範例中，含Si介電層1〇4a可包含 在另-範例中，含Si介電層l〇4a可包含si〇x(此處χ為i〈 χ〈 2)。 依如、本發明之另-貫施例，含Si介電層i〇4a可包含氮氧化層， 例如SiO具層。在-範例中，Si0xNy層的成分可包含〇〈 X ^ 2 及〇<y $ 0.25。依照本發明之又另一實施例，含Si介電層1〇4& I包，SlxNy層。此SlxNy層的成分可包含χ $ 3及y $ 4，例如 完全氮化的ShN4層。總而言之，含Si介電層1〇4a可包含Sia、 SjlOxNy、或SixNy、或其兩個以上之組合的介電層。如在此所使用， 這些介電層可分別稱為SiCb、SiON、或SiN介電層。 在裝置中Si〇2、SiON、或SiN介電層之間的選擇可取決於期 望的，性及具有high-k材料的材料相容性。舉例而言，吾人傳統 上可觀察到Si〇2介電層具有較s·介電層更佳的電性，而Si〇N 及^ιΝ介電層具有較siCb介電層更佳的擴散阻絕，以及更高的介 電常數，在犧牲降低裝置中的電子移動率時，藉以增加閘極堆疊 整體的介電常數。 .....圖2A及2B概略地顯示依照本發明實施例之包含以應變層之 半導體裝置的橫剖面圖。在圖2A及2B的概略橫剖面圖中，沒有 ^不M0SFET 20、30的源極與汲極部位。圖2A顯示M0SFET 20的 橫剖面圖，此M0SFET包含在含Si介電層l〇4a上的閘極電極層 1⑽，以及氧化隔片110。 入“圖2B顯示M0SFET 30的橫剖面圖，此M0SFET包含在含Si 介電層104a上方的high-k介電層1〇8、在high-k層108上方的 閘極電極層、以及氧化隔片11〇。high-k介電層108可包含例 如金屬氧化物或金屬矽酸鹽，其包含：Ta2〇5、Ti〇2、Ah〇3、Y2〇3、
HfSi〇x、Hf〇2、Zr〇2、ZrSi〇x、TaSi〇x、Sr〇x、SrSi〇x、La〇x、LaSi〇x、 Y〇x、或YSi〇x或其兩個以上的組合。high_k介電層i〇8的厚度例 如可以係介於約2nm與約20nm之間，並且可以係約4nm。 閘極電極層106可具有例如約i〇nm的厚度，並且可包含多晶 9 200816315 矽、金屬、或含金屬的材料，其包含：w、WN、WSix、M、Ta、TaN、
TaSiN、HfN v HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、pt、 或Ru。 圖3係依照本發明實施例之用以形成包含以應變層之半導髀 裝置的處理流程圖。以下參考圖丨及圖3，製程3〇〇包含：在步^ 302中，將基板100設置在真空處理工具中。依照本發明之一實施 例，此真空處理工具可以係圖4所示之真空處理工具4〇〇。 在步驟304中’將含Ge應變層1〇2沉積在基板1〇〇上。SiGe 應變層102可以係例如藉由使用反應氣體混合物的化學氣相沉積 (CVD，chemical vapor deposition)加以形成，此反應氣體混^ 物包含例如矽烷(Sim)、二矽乙烷(si^)、氣矽烷(SiclH〇、二氣 矽，(SiC12H2)、二氯矽烷(SiCl3H)、或六氯二矽曱烷(si£i6)的含 矽氣體，以及例如鍺烷(GeHO的含鍺氣體。Ge應變層1〇2可以係 在低於70(TC的基板溫度下藉由使用包含GeH4之反應氣體的cvd 力:以形成。或者，含Ge應變層1〇2可藉由例如濺鍍的物理氣相沉 積（PVD，physical vapor deposition)法加以沉積。 〆 一 ·在步驟306中，將含Si層1〇4形成在含Ge應變層1〇2上。 含&層1〇4可以係例如在低於·。c的基板溫度下，藉由使 如Sifu含矽氣體之反應氣體之CVD所形成的&層。 舉例來說，吾人可在批次處理系統中沉積含應變層IQ? 1 Si層1〇4,此處理系統用以處理約1〇〇個以下的基板（晶 3 ’吾人可糊個別晶®處理系統。這些基板可以係任何尺寸， Γ广的基板、_mm的基板、貞更大的基板。用於沉積含 102及含Sl層104的處理條件可包含小於約100 Torr =理錢力。只作為示範，在批次處理系統中，此腔室壓3 Ϊ I Τ〇ΓΓ ^ 〇· 3 Τ〇ΓΓ 〇 ^ a
St 15! ^ 1-20 Terr ^ ί應變層1〇2及含Sl層104的示範批次處理系统係 路於吴國專利申請案第2005/0066892 AH虎，其全部内容藉由 10 200816315 參考文獻方式合併於此。 一 ·於步驟308中，在UV協助製程中低於700°C的基板溫度下將 含Si層曝露於氧化自由基，此將於下作進一步說明。 雖然圖3的步驟304及306有顯示含Ge應變層的沉積及以 層的形成，但本發明並不要求在將含si層1〇4曝露於uv輻射的 ^同真空處理工具中實際形成這些層。然而，在將含&層1⑽曝 露於UV輻射及處理氣體以形成含Si介電層104a之前，在真空處 理^具中形成這些層可將這些層的氧化及污染降至最低。^在 執行本發明之别，吾人可將含Ge層應變層及含&層其中之一或 兩者設置在基板上。亦即，吾人不需實際執行步 4、 亦 可實現本發明。 〇UD 7j 牛例而言，依照本發明之一實施例，吾人可將於其上 應變層102的基板1〇〇設置在真空處理工具内。然後「在含 變層102上形成含Si層1〇4(步驟306)，並且將含Si =
於㈣昌射及處理氣體以形成含Sl介電層1〇4a(步驟3曰〇81〇=^ ，吼體包含含氧氣體、含I氣體、或含氧與氮喊體。在= 中，在將含Si層104形成於含Ge應變層1〇2上之前，五^丄 真5處理工具中移除任何含以氧化物，此氧化物係經由；2 將基板搬運至真空處理工具，而在含以應變層1〇2上 =乱 ，例2由於含Ge氧化物可在中等溫度下被揮發，所 以及含Si層104於其上的基板100設置在直空處 3 1〇2 將含&層HM曝露於UV触及處理氣體㈣ ^内^麦， (步驟3G8)，此處理氣體包含含氧氣體、含^ 1 ^層 氮的氣體。此外，在曝露於uv輻射及處理氣體;，I ，δ氧與 經由透過空氣將基板搬運至真空處理工且而 淨^ σ人可移除 的任何原始氧化物。在一範例中，吾人'可藉由=二出層104上 (COR ^ chemical oxlde ™al 200816315 声曝露於包含HF及腿3的處理氣體以形成化學處理 二d行贿處理轉除化學處理層。在另—範例中，在 ί=Γ?射之前’吾人可省略形成在含si層舰上之任何ΐ 始乳化層的移除。 "眾 他，ϋ斤述，習知高溫氧化處理可使含Ge應變層產生氧化或鬆 氧化電壞^含Ge層。此種習知 带將成i =特為.同電子溫度α)及高電浆密度，或需要長 f 子溫度及低電漿密度。舉例來說，美國專利 接號揭示軟電漿介電層形成的程序，此程序可 損壞的介電層，但其需要電漿曝露時間，對於某些 係無法接受的，其全勒容藉由參考文獻方式i 驟·中，在小於7G(rc的基板溫度下將含&層1〇4 S提^^理/^的ϋν輻射1Q5。本案發明人已確認：這種處 雙層102的損壞降至最低。此ϋν輕射的曝露可藉由 這此自低^量的氧自由基及/或氮自由基， 户；；ΑΑ^基貝貝上對极盍含Ge應變層102的含Si層104產生盔 =氧，。又’此uv氧化處理可避免或將 〇2
的乳化及應變鬆弛降至最低。 义θ 1UZ =本發日月之—實關，吾人可將含&層iQ4進行氧化 二S 0=0的處理氣體以及例如Ar、Kr、He或Xe的惰性氣體 j乳化f „及H2。的流率可以係介於版on與5〇〇sccm Η曰卢體的流率可以係介於5〇〇SCCm與2000sccm之 2 ;處理^的吼體壓力可以係介於2。虹町與·。之 將M ^在小於靴的溫度之下，例如介於室溫與小於 败之間，或介於約跳與約5 可將基板維持在約50(rc的溫度。 ^ JT 口人 依照本發明之另一實施例，吾人可將含Si I 1〇4進行氧化， 200816315
而從包含N2、〇2的處理氣體以及例如紅、Kr、H 惰性氣體形成氣氧化層⑽N)。〇遂N2的流率以^壬廷的 與500SC〇n之間，以及惰性氣髀气率 二宁。於Hon 2000_之1。處理室的氣體壓^可以係介於^ mTorr之間。吾人可將基板維持在小於7〇(rc的溫:入 ，溫與小於胃C之間，或介於約·。C與約例^ 範例中，吾人可職板轉在約5⑽。⑽溫度。依: 依:照本發明之又另—實施例，吾人可將含Si層ι〇 化’而從UV激發之包含&或NH3的處理氣體以及例如A ^ 或Xe之任選的惰性氣體形成氣化層（SiN)。 版Cm與_SCCm之間，以及惰性氣體的流 ^以·^於 I, 2〇〇〇sccm t mTorr之間。σ人可將基板維持在小於·ac的溫度，例又 溫^小於7GGt之間，或介於約·〇c與約5⑽。c之間。j二二 例中，吾人可將基板維持在約5〇(Γ(^々溫度。 貝也 中將又實施例，吾人可在連續㈣協助氧化處理 ，^：sf^0： -：-； ίί： 已θ仏次腿3的弟—處理氣體。依照本發 银 田丨、/批一 木中王取低亚且*增加產能；或者，可名夂白 形成氮二氮化層的處理條件可用以執行此用以 "-t ^ ^ ^ - if ； If ^ ' 13 200816315 圖4概略地顯不依照本發明實施例之用以形成半導 真空處理工具。真空處理工具侧包含基板裝載室4 y 理系統430-460、自動搬運系統47〇、以及控制器48〇。 處 ，板裝載室410及420可用以將基板搬運至用以進 真空處理工具棚内，以及在處理之後將基板搬運出直空 具棚。由於真空處理工具4〇〇通常係處於真空狀態，所以= 載室410及420可用以排出配置在真空處理工具4〇〇中的^ , 410 ^ 420 ^^ 自動搬運錢47G可用以在基板裝載室及㈣ =-460之間進行基板的搬運。吾人可例如在真空狀態 orr以下）利用例如Ar的情性氣體對自動搬運系統柳進行 =里系統430可用赠氣及/或預清潔。當圖型 if 里工具働中時，可在抽排之後執行除氣步驟；如 〇 例如Ar之惰性氣體的存在下藉由將基板加埶至介 loot：與約5G(TC之間的溫度而執行此除氣步驟。預清料 ΐ的基板的表面移除任何原始氧化物或其他i fPAVD處,統44G可藉由化學氣相沉積(CVD)、電_助氣相沉積 =AVD ’ pl_ assisted v_r dep〇si―)、或原子層沉積⑽: 其S dePQSltiQn)，而將含&應變層（例如Ge或撕） ί ς·Γ ϋ再者，在沉積含以應變層之前，處理系統440可 声'/4里積在基板上。驗緩衝層可以係厚的鬆弛SiGe 以j冗積含Ge應變層及含Si層。處理系統可 库曰由將含Si層曝露於uv輻射及處理氣體， ^ 4,1^^ 460 的處理糸統5GG。雖然沒有顯示，但真空處理卫具_亦可包^基 14 200816315 板對位系統以及用以冷卻處理基板的冷卻系統。 在處理系統430中進行除氣及/或預清潔之後，吾人可藉由 動搬運系統470將基板運送至用以沉積含Ge應變層的處理 440。然後，藉由自動搬運系統47〇將基板運送至用以將含&、屛 ，積在含Ge應變層上的處理系統45〇。藉由自紐運系統4 ^ ^反運送至用以將含Si層曝露於UV韓射及處理氣體的處理系統 0。因此’在步驟302-308整個期間與之間沒有曝露於空氣的情 ^下，真空處理工具棚可執行處理步驟3〇2_。此可形成在夂 ^之間的介面上具有良好控制的清潔材料層 j ^ ^此額外的處理系統係用以在步驟·的處理之後對ί ίίΓ入例如，一或更多處理系統可用以將high-k層沉積 f 3 Si ;丨電層上、在沉積high_k層之後對Mgh_k堆疊進 : 或將閘極電極層沉積在high-k層上。 旦 /、 s： uv :其組:緻密化。含Sl介電層104a可包含、或s·、 ° 480 運系統470，並與其交換資訊。控制器=4^；彻、以及自動搬 獅内的基板搬運操作，以及操縱在處理系空處理工具 理執行。在本發明之一實施例中，五冗^、30〜460内的基板處 體所儲存的程式，使控制器480進^亍運作而，控^器之記憶 的程序，並執行與此程序有關的任 b乍而執订本發明之實施例 統控制器、專用的硬體電路、設計制器、伽可以係系 Corporation，Austin，Texas所計用電腦，例如可從祖
WORKSTATION 610™。 塒侍的 DELL PRECISION 15 200816315 圖5係依照本發明實施例之包含用以處理半導體裝置之冊 輻射源之處理系統的簡化方塊圖。處理系統500包含處理室581， 此處理室於其中容納設有加熱器583的基板載台582,此加熱器可 以係電阻加熱器。或者，加熱器583可以係燈式加埶器或任何直 他型式的加熱器。再者，處理室581包含排放管線590，此排放管 線連接至處理室581的底部以及真空幫浦587。基板載台582可藉 由驅動機構（無顯示）而進行旋轉。處理室581包含基板585上^ 的，理空間586。處理室581的内表面包含由石英所構成的内概 584，以抑制待處理之基板585的金屬污染。 ^處理室581包含具有喷嘴589的氣體管線588，此氣體管線 係位於排放管線59G的對®，並用⑽動處理氣體而使其遍佈基 板585 1在處理空間586中此處理氣體流動遍佈基板5阳，並且藉 由排放管線590從處理室581抽排此處理氣體。 曰 吾人可藉由UV輻射源591發射UV輻射以透過UV透射窗 592(例如石英）進入喷嘴589與基板5舫之間的處理空間5邪，而 對自喷，589所供應的處理氣體進行活化。抓輻射在處理空間5祁 氧化自由基，此自由基沿著基板585的表面流動，藉以 基板585曝露於氧化自由基。此氧化自由基包含〇及/或N原子。 UV輻射源591用以產生可解離含氧氣體、含氮氣體、或含 ，氣體以形成氧化自诚的UV輻射。；f同於f II處軸間， 實質上沒有藉由UV輻射在處理空間586中形成離子。1般而二， 此UV輻射係具有介於約5顧與約棚之間的波長。依^明 之一實施例，uv輻射源591用以產生具有172nm波長的w輻^ 、請f者土，處理室581包含設置在排放管、線590對面的遠端田電货 城錢源593可用以形成中性及游離的電漿激發物i =激發物質可促進上述UV協魏傾理。包含含減體、' 體、或含氧與氮之氣體的處理氣體可藉由氣體管線⑽供應= 以形成電漿激發氧化物質的遠端電聚源593。此電聚 ^ 593 585 , 16 200816315 電漿激發氧化物質。 依照本發明之一實施例，除了將基板585 源59!所產生的氧化自由基之外，亦可將 露 槳源593所產生的電絲發氧化物質。 4於心由m端電 依然參考圖5，控制器599包含微處理器 淳，其可產生足以連接及啟動處理系統500 數;· ΐ/〇 ^且產生來自處理系統500的監視器輸出。此外， 合至處理室測、幫浦587、加熱器583、遠端;# UV輪射源591，並與其交換資訊。如同圖4之 _ ^ ^ UNIX 599〇^^4；：iL；r 數位仏號處理系統等等而執行控制器59g。 _ 包含UV幸畐射源之處理系統的進一步細節說明於
ρΓΙ™ ? rNITRimNGMETHOD
FOR INSULATION FILM, SEMICONDUCTOR DEVICE AND PRODUrTION DEVIC" ™TE ™at ™ =廳麵T咖NG麵㈤」，其⑽藉由參社獻合併於 士五解本發明之各種修改及變化可用以實行本發明。因 此口人可瞭解在隨附的申請專利範 具體所述的方法加以實行。 料打用抑於其中 【圖式簡單說明】 在圖式中： μ 顯示依照本發明實施例之對應於用以形成包 圖體裝置之處理步驟的裝置橫剖面圖； 之“體裝置的湖本發明實施例之包含含&應變層 體裝置圖本發明實施例之㈣形成包含含以應變層之半導 200816315 體裝置的 圖4概略地顯示依照本發明實施例之用以形成 真空處理工具； $ 一圖5係依照本發明實施例之包含用以處理半導體裝置之紫 光(UV，ultra-violet)輻射源之處理系統的簡化方塊圖’、 【主要元件符號說明】 20金氧半場效電晶體(m〇sfET) 30金氧半場效電晶體(m〇sfet) 100基板 102含Ge應變層 104含Si層 104a含Si介電層 105 UV輻射 106閘極電極層 108 high-k介電層 110氧化隔片 300製程 302將基板設置在真空處理工具中的步驟 304沉積含Ge應變層於該基板上的步驟 306形成含Si層於該含以應變層上的步驟 308於UV協助氧化處理中，在小於7〇〇。〇的基板溫度下將 邊含層曝露於氧化自由基，以形成含Si介電層， 並同時使該底下含Ge應變層中的氧化及應變鬆弛降至 最低的步驟 400 真空處理工具 410 基板裝載室 420基板裝載室 430 處理系統 440 處理系統 18 200816315 450 460 470 480 500 581 582 583 ' 584 - 585 586 587 588 589 590 591 592 593 594 599 處理糸統 處理系統 自動搬運系統 控制器 處理糸統 處理室 基板載台 加熱器 内襯 基板 處理空間 真空幫浦 氣體管線 喷嘴 排放管線 UV輻射源 UV透射窗 遠端電漿源 氣體管線 控制器

Claims (1)

  1. 200816315 十、申請專利範圍： 1·-種形成半導織置的方法人. 將一基板設置在一直空卢 3 Ge應變層，在該含Ge應^具中，該基板於其上具有一含 使該基板維持在小於7二二有—含&層； 在-UV協魏化處及 以形成一含Si介電層，並同έ Si層曝露於氧化自由基， 變鬆弛降至最低。 °守使該底下含Ge應變層的氧化及應 2·如申請專利範圍第丨項之 層包含一 Si層、一 Si〇2^、二成體裝置的方法，其中該含Si 以上的組合。 8請層、或一 Si〇N層、或其兩個 3·如申請專利範圍第1項 步驟包含將該含Si層曝霖於^裝置的方法，其中該曝露 體包含：含咖、含*^ smsr該處理氣 合。 3 NO、N〇2、或N2〇、或其兩個以上的緩 驟包形成半_裝置的方法，其中該曝露少 7·如申巧專她圍第1項之形成半導體裝置的方法，其中該含 20 200816315 介電層包含一 Si〇2層 組合。 層、或一 Siiv層、或其兩個以上的 8·如申請專利範圍第丨項之 包含一低密度的Si〇x芦，且二半冷體策置的方法，其中該含Si層 Si〇N層、或其組合。曰 磙形成的含Si介電層包含一SiO,層、一 層呈有。 t nm之間的厚度，且該形成的含Si介電 I、有於約0.3nm與約2咖之間的厚度。 ®第7項之戦半導體裝置的方法，其中該含& 艾，g· 5· _inm之間的厚度，且該形成的含&介電 “、有”方;約〇. 5nm與約lnm之間的厚度。 申^專利範圍第1項之形成半導體裝·方法，其中該曝露 步驟包含： 將5亥含Si層曝露於紫外光輻射及一包含〇2或fj2〇的第一處理 氣體；及 然後，將該含Si層曝露於紫外光輻射及一包含沁或nh3的第 二處理氣體。 12·如申請專利範圍第1項之形成半導體裝置的方法，其中該曝露 步驟包含： 將該含Si層曝露於紫外光輻射及一包含n2或腿3的第一處理 氣體；及 然後’將該含Si層曝露於紫外光輻射及一包含〇2或M)的第 二處理氣體。 21 200816315 導體裝置的方法，其中該設置 13·如申請專利範圍第1項之步 步驟包含： 千 沉槓， 3 應變增於該基板上；及 形成一含Si層於該|Ge應變層上， 具中貞及雜成步驟其巾之—或兩者係在該真空處理工 14.如申，專利範圍第丨項之形成半導體裝置的方法，更包含： , "圯成的含Si介電層上，該閘極電極層 請.ιιπ.Λ J : WSlx、A1、Ta、TaN、TaSiN、HfN、 Re、Ρΐ、或 Ru HfSl、HfSlN、Tl、Μ、TiSiN、M〇、m〇n I5·如申請專，範圍第1項之形成半導體裝置的方法，更包含·· -同介電常數(high—k)介電層於該形成的含Si介電層 上，中忒 high-k 介電層包含 Ta2〇5、Ti〇2、Αΐ2〇3、γ2〇3、HfSi〇x、 Hf〇2、ZrO” ZrSia、、TaSi〇x、sr〇x、SrSia、La〇x、LaSiOx、ΥΟχ、 或YSiO)(、或其兩個以上的組合；及 形成-閘極電極層於該high-k介電層上，其中該閘極電極層 包含多晶矽(poly Si)、W、WN、WSix、Al、Ta、TaN、TaSiN、HfN、 HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、或 Ru。 16·如申請專利範圍第1項之形成半導體裝置的方法，其中該曝露 步驟包含只對該含Si層的一部份進行氧化。 17. —種形成金乳半％效電晶體（M〇SFET，metal oxide semiconductor field effect transistor)的方法，包含： 將一基板設置在一真空處理工具中； 沉積一含Ge應變通道區於該基板上； 形成一 Si層於該含Ge應變通道區上；及 22 200816315 - sHt氧化處理巾㈣Si層曝露於氧自域，以形成 鬆弛降i最低％，朗時使該釘含Ge應變射_化及應變 18· —種半導體裴置，包含： 一基板； 一含Ge應變層，位於該基板上；及 層係，形成於，&應、變層上，其中該含Sl介電 i s、i歸錄，氧化處理中，7藉由將位於該含Ge應變層上的一 中的氧化自由基而形成，並同時使該底下含Ge應變層 甲的虱化及應變鬆弛降至最低。 ,、r 口 /百匕，§ SiN層、或—Si0N層、或其兩個以上的組 ^申？35圍第18項，半導裝置，其中該含si層包含. 合。 ， S1〇N層、或—、或其兩個以上的組合。 /、百ϋ· 1 $卜χ < U々SixGei x層。 。文噌匕3 3如申，專利範圍第i8項之半導體 含—Ge應變層。 1 /、卞為3 be應變層包 23·如申睛專利範圍第π項之半 甘山斗人 蓋位於該基板上的一 SiGe、緩衝層。、、中该§ Ge應變層覆 24·如申請專利範圍第18項之半導 體裝置，其中該曝露的含Si層 23 200816315 包含一 Si拉伸應變層。 2Θ5·^1 申請專利翻第18項之半導縣置，其巾該曝露的含Si層 ”有7丨於約〇.3nm與約2nm之間的厚度，以及該含Si介電層具有 介於約0· 3nm與約2nm之間的厚度。 26^!\申請專利範圍第18項之半導體裝置，其中該曝露的Si層具 有介於約〇· 5咖與約lnm之間的厚度，以及該含Si介電層具有介 於約0· 5nm與約inm之間的厚度。 27·如申請專利範圍第18項之半導體裝置，更包含： 一閘極電極層，位於該high-k介電層上，其中該閘極電極層 包含多晶矽（poly Si)、W、WN、WSix、A卜 Ta、TaN、TaSiN、HfN、 HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、或 Ru。 28.如申請專利範圍第18項之半導體裝置，更包含： 一 high-k介電層，位於該含Si介電層上，其中該high-k 介電層包含 Ta2〇5、Ti〇2、Al2〇3、Y2〇3、HfSiOx、Hf〇2、Zr〇2、ZrSi〇x、 TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、YOx、或 YSiOx、或其兩個以 上的組合；及 L 一閘極電極層，位於該high-k介電層上，其中該閘極電極層 包含多晶石夕(poly Si)、W、WN、WSix、Al、Ta、TaN、TaSiN、HfN、 、 HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、或 Ru。 十一、圖式： 24
TW096134674A 2006-09-29 2007-09-17 Uv-assisted dielectric formation for devices with TWI357110B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/529,353 US8168548B2 (en) 2006-09-29 2006-09-29 UV-assisted dielectric formation for devices with strained germanium-containing layers

Publications (2)

Publication Number Publication Date
TW200816315A true TW200816315A (en) 2008-04-01
TWI357110B TWI357110B (en) 2012-01-21

Family

ID=39260244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096134674A TWI357110B (en) 2006-09-29 2007-09-17 Uv-assisted dielectric formation for devices with

Country Status (6)

Country Link
US (1) US8168548B2 (zh)
JP (2) JP5419694B2 (zh)
KR (1) KR101307658B1 (zh)
CN (1) CN101523558B (zh)
TW (1) TWI357110B (zh)
WO (1) WO2008042528A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168548B2 (en) * 2006-09-29 2012-05-01 Tokyo Electron Limited UV-assisted dielectric formation for devices with strained germanium-containing layers
US7910468B1 (en) * 2007-06-04 2011-03-22 Arizona Board of Regents, A Body of the State of Arizona Acting for and on Behalf of Arizona State University Methods and compositions for preparing Ge/Si semiconductor substrates
CN102468303B (zh) * 2010-11-10 2015-05-13 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
KR101872786B1 (ko) * 2012-06-22 2018-06-29 엘지전자 주식회사 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법
US9966280B2 (en) * 2012-10-05 2018-05-08 Tokyo Electron Limited Process gas generation for cleaning of substrates
US10249509B2 (en) 2012-11-09 2019-04-02 Tokyo Electron Limited Substrate cleaning method and system using atmospheric pressure atomic oxygen
US9607829B2 (en) * 2014-02-11 2017-03-28 Tokyo Electron Limited Method of surface functionalization for high-K deposition
US20150340228A1 (en) * 2014-05-14 2015-11-26 Tokyo Electron Limited Germanium-containing semiconductor device and method of forming
US9384964B1 (en) * 2014-08-01 2016-07-05 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US9484449B2 (en) * 2014-08-25 2016-11-01 GlobalFoundries, Inc. Integrated circuits with diffusion barrier layers and processes for preparing integrated circuits including diffusion barrier layers
US10143993B2 (en) * 2015-08-18 2018-12-04 Lam Research Corporation Radical generator and method for generating ammonia radicals
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
TWI753297B (zh) * 2018-09-03 2022-01-21 美商應用材料股份有限公司 形成含矽層的方法
TW202129061A (zh) * 2019-10-02 2021-08-01 美商應用材料股份有限公司 環繞式閘極輸入/輸出工程

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244448A (ja) * 1993-02-18 1994-09-02 Sanyo Electric Co Ltd 半導体光センサ及び酸化膜形成方法
JPH07268612A (ja) * 1994-03-29 1995-10-17 Sumitomo Electric Ind Ltd 酸化物薄膜の作製方法
GB9408894D0 (en) * 1994-05-05 1994-06-22 Secr Defence Electronic circuit
JPH0855848A (ja) * 1994-08-11 1996-02-27 Semiconductor Energy Lab Co Ltd 酸化珪素膜の加熱処理方法
JP3484480B2 (ja) * 1995-11-06 2004-01-06 富士通株式会社 半導体装置の製造方法
JPH11111713A (ja) * 1997-10-01 1999-04-23 Japan Storage Battery Co Ltd 絶縁膜改質方法及び半導体装置の製造方法
US6124620A (en) * 1998-05-14 2000-09-26 Advanced Micro Devices, Inc. Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation
JP2000077658A (ja) * 1998-08-28 2000-03-14 Toshiba Corp 半導体装置の製造方法
JP2000243854A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
JP2001015504A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2003152177A (ja) * 2001-11-19 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6706643B2 (en) * 2002-01-08 2004-03-16 Mattson Technology, Inc. UV-enhanced oxy-nitridation of semiconductor substrates
US20040164373A1 (en) * 2003-02-25 2004-08-26 Koester Steven John Shallow trench isolation structure for strained Si on SiGe
KR100728173B1 (ko) * 2003-03-07 2007-06-13 앰버웨이브 시스템즈 코포레이션 쉘로우 트렌치 분리법
US6974779B2 (en) * 2003-09-16 2005-12-13 Tokyo Electron Limited Interfacial oxidation process for high-k gate dielectric process integration
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
WO2005059988A1 (ja) * 2003-12-18 2005-06-30 Tokyo Electron Limited 成膜方法
US7244958B2 (en) * 2004-06-24 2007-07-17 International Business Machines Corporation Integration of strained Ge into advanced CMOS technology
JP4116990B2 (ja) * 2004-09-28 2008-07-09 富士通株式会社 電界効果型トランジスタおよびその製造方法
JP4604637B2 (ja) * 2004-10-07 2011-01-05 ソニー株式会社 半導体装置および半導体装置の製造方法
US7498270B2 (en) * 2005-09-30 2009-03-03 Tokyo Electron Limited Method of forming a silicon oxynitride film with tensile stress
US8168548B2 (en) * 2006-09-29 2012-05-01 Tokyo Electron Limited UV-assisted dielectric formation for devices with strained germanium-containing layers

Also Published As

Publication number Publication date
KR20090077802A (ko) 2009-07-15
US20080078987A1 (en) 2008-04-03
JP5419694B2 (ja) 2014-02-19
KR101307658B1 (ko) 2013-09-12
TWI357110B (en) 2012-01-21
JP2013232653A (ja) 2013-11-14
WO2008042528A3 (en) 2008-07-10
US8168548B2 (en) 2012-05-01
CN101523558A (zh) 2009-09-02
JP2010505274A (ja) 2010-02-18
WO2008042528A2 (en) 2008-04-10
CN101523558B (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
TW200816315A (en) UV-assisted dielectric formation for devices with strained germanium-containing layers
TWI604562B (zh) 選擇性氮化方法
US7601648B2 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
TW530352B (en) Manufacturing method of semiconductor integrated circuit device and semiconductor integrated circuit device
US7615441B2 (en) Forming high-k dielectric layers on smooth substrates
TW577129B (en) Method for fabricating semiconductor integrated circuit device
US20050048794A1 (en) Method for making a semiconductor device having a high-k gate dielectric
US10431466B2 (en) Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US20040110361A1 (en) Method for making a semiconductor device having an ultra-thin high-k gate dielectric
WO2004084311A1 (en) A method for making a semiconductor device having a high-k gate dielectric
JP2010129626A (ja) 半導体集積回路装置の製造方法
TW200814205A (en) A method for fabricating a gate dielectric layer utilized in a gate structure
US10510545B2 (en) Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US20110281440A1 (en) Methods for nitridation and oxidation
TW200308022A (en) Method for fabricating a semiconductor device having an ONO film
TW200818336A (en) Improving CMOS SiON gate dielectric performance with double plasma nitridation containing noble gas
TWI377619B (en) Low-temperature dielectric formation for devices with strained germanium-containing channels
TW202247469A (zh) 以偶極膜工程化的mosfet閘極
TW200947626A (en) Method of forming a silicon nitride layer on a gate oxide film and annealing the nitride layer
US20100133622A1 (en) Semiconductor device including MOSFET with controlled threshold voltage, and manufacturing method of the same
JP2004288885A (ja) 半導体装置とその製造方法
TW200807555A (en) Method for processing substrate, computer-readable recording medium, substrate processing apparatus, and substrate processing system
JP7439101B2 (ja) 膜の有効酸化物厚さを変更するための水素化及び窒化処理
JP2024073427A (ja) 膜の有効酸化物厚さを変更するための水素化及び窒化処理

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees