200540867 九、發明說明： 【發明所屬之技術領域】 本發明涉及-種定性制或定量測量存在於—磁阻記憶 體陣列（例如像-磁阻隨機存取記憶體陣列）的外部磁場之 方法和裝置。這種摘測或測量可用來在外部磁場超過某一 臨界值時解決程式化磁阻記憶體元件所遇到的問題。 【先前技術】 磁性的或磁阻隨機存取記憶體（mram)目前被許多公司 考慮作為接替快閃記憶體的產品。它有取代最快速的靜態 隨機存取（SRAM)記憶體的潛力。這使磁阻隨機存取記憶體 非常適合作為「晶片上系統（s〇c)」的嵌入式記憶體。它是 非揮發性記憶體（NVM)裝置，意謂不需要電力維持已儲存 的資訊。這被視為超越大多S其他類型記憶體的一個優 點。磁阻隨機存取記憶體特別適用於「行動」應用裝置， 例如像智慧卡、行動電話、PDA等。 磁阻隨機存取記憶體的觀念起初由美國的Honeywell公 司發展出來，其使用磁性多層裝置中的磁化方向用於資訊 的儲存，並使用所導致的電阻差用於資訊的讀出。對於所 有的記憶體裝置，磁阻隨機存取記憶體陣列中的每一個記 憶體7L件必須能夠儲存至少兩個二進制的狀態（其代表「i」 或「0」）。 目前有不同類型的磁阻（MR)效應存在，其中巨磁阻（GMR) 和牙隧磁阻（TMR)是最重要的磁阻效應。GMR效應和TMR 效應提供實現a · 〇 ·非揮發性磁性記憶體的可能性。這些裝置 97457.doc 200540867
穿隨電流最大（或是說電阻最小），而 且#阿1固鐵磁體或亞鐵 行時，觀察到膜之間的 而當膜的磁化方向是反 平行時，膜之間的穿隧電流最小（或是說電阻最大卜 上述結構電阻的百分比增加時，通常會測量到磁阻從平 行變成反平行的磁化狀態。TMR裝置的磁阻百分比要比 GMR結構高，因此有較高信號和較快速度的可能性。近來 結果指出，穿隧結構提供超過40%的磁阻，而良好的GMR 吕己憶體元件僅具有1 〇-14%的磁阻。 典型的磁阻P远機存取記憶體裝置包括複數個磁阻記憶體 元件10 ’如圖1A和1B所示，例如磁性穿隧接面（mtj)元件， 排列成一陣列。一磁阻記憶體元件10的陣列2〇如圖2所示。 MT J §己憶體元件1 〇大體上包括一分層的結構，包括一固定 不動或被固定住的硬磁層11、一自由層12，且有一介電質 障壁13位於兩者之間。固定住的磁性材料層丨丨有一總是指 向相同方向的磁性向量。自由層12作為資訊儲存之用。自 由層12的磁性向量是隨意指向的，但侷限在自由層丨2的易 磁化軸之内，其主要由記憶體元件1 〇的實體尺寸決定。自 97457.doc 200540867 由層12的磁性向量指向以下兩個方向的其中之-：與固定 層11的磁化方向平订或反平行的方向，該磁化方向與該易 磁化軸-致。磁阻隨機存取記憶體的基本原則是以磁化方 向為基礎將資訊儲存為二進制資料，例如「〇」# 這 是磁性資料為什麼是非揮發性並且要受到磁場的影響才會 改變的原因。 糟由施加磁場並藉以導致自由層12的磁性材料磁化為兩 種可能的記憶體狀態其中之―，完成儲存或寫人資料至一 磁阻記憶體元件1G巾的動作。當雜隨機存取記憶體元件 10的分層結構中的兩個磁性膜u、12以相同^向（平行）磁化 時，資料是兩個二進制值的其.中之一，例如是「0」，如果 磁阻隨機存取記憶體元件10的分層結構中的兩個磁性膜 11、12以相反定向（反平行）磁化時，資料是另一個二進制 值例如1」。藉由使電流流過磁性結構外部的電流線（字 元線14、14a、14b、14c和位元線15、…、⑸、15〇)建立 該磁場。應注意，這裡使用兩個磁場組件來區別—選定的 記憶體元件l〇s和其他未選取的記憶體元件1〇的不同。 藉由感應在施加磁場時磁性記憶體元件丨〇在電阻方面的 變化，完成讀取資料的動作。利用分層結構u、12、13的 電阻會隨著定向是否平行而改變的事實，系統可以辨別資 料的兩個二進制值，例如「〇」或「1」。讀出資料所需的磁 场，係藉由使電流流過磁性結構外部的電流線（字元線）、或 透過磁性結構本身（透過位元線15和感測線16)而建立起 來 選定5己憶體元件10s的讀取，係透過連接至一通道2 i 97457.doc 200540867 的串聯電晶體17完成’以避免電流偷偷經過其他記憶體元 件10 〇
最常見的磁阻隨機存取記憶體設計是1丁1^1丁"每n®MTJ 呂己憶體元件10有1個電晶體17)型，如圖〖八和1B所示。記憶 體陣列20包括複數個記憶體元件丨〇，其包括彼此垂直的位 兀線15a、15b、15c和字元線14a、14b、14c，兩者分別在 磁性穿隧接面（MTJ)記憶體元件1〇的下方及上方個別形成 兩個金屬層。位兀線15a、15b、15c與記憶體元件1〇的難磁 化軸平行，並在易磁化軸建立一磁場，而字元線14&、丨“、 14c則在難磁化軸建立一磁場。在一些設計中，該關係可以 被顛倒，也就是說位元線15可建立一難磁化軸場，而字元 線14建立-易磁化軸場。寫入選定記憶體元件i〇s的動作， 係藉由同日守對在選定記憶體元件1〇s處交錯的個別位元線 15b和字元線14a施加電流脈衝來完成。所產生磁場的方向 與記憶體7L件10s的自自層12的易磁化軸成45。角。以這個 角度’自由層12的切換磁場最小，因此可以最少的電流完 成寫入動作。 磁阻隨機存取記憶體元件的缺點是：若是元件被故意或 不小二也曝露在強烈的外部磁場中，容易使元件受到傷 害。極高密度的磁阻隨機存取記憶體陣列2〇特別易於受到 磁場影響的原因，主要熹田炎 疋口為U小的磁阻隨機存取記憶體 元件10需要相當低的磁場來谁 每水進仃碩取/程式化的作業，而該 作業取決於自由層12中的磁 1王门里的切換或感應。這些磁 性向置很容易受到這類夕卜 、4兹％的影響，而改變其磁性定 97457.doc 200540867 向。 如果一額外的外部磁場在程式化作業期間出現，這可能 導致不希望發生的非選定磁阻記憶體元件10的切換，因為 流過一電流線的電流的組合磁場本身，會由於外部磁場的 影響而變大，大到足以切換非選定記憶體元件1〇的狀態。 此外，如果外部磁場指向不同的方向，而與流過電流線的 電流所建立的磁場抵消時，程式化作業也可能造成已選定 α己隐體元件1 〇s無法切換。這意謂藉由使電流流過電流線所 產生的磁場，可能由於外部磁場的出現而變大，大到非吾 /願地切換一非選定的記憶體元件10，#沒有外部磁場 疋不可犯出現廷種結果。另一方面，如果外部磁場有不同 的方向/則磁場可能過小以致無法切換已選定記憶體元件 i〇s若’又有外部磁場是不可能出現這種結果。 解決方式將是屏障記憶體元件，避免元件受到任何外部 磁場的影響。磁性屏障可依據磁場縮減比縮減局部磁場， 例如1.5或l:1G。在屏障下面的有效磁場因此大幅減少，在 第二範例中提供係、數1:1G，也就是說在磁阻隨機存取記憶 、車^上屏卩羊下面的外部磁場，是實際出現的外部磁場 的十刀之一。但是，屏障也有它的限制，通常若施加較高 的：場，將導致磁阻記憶體元件1〇資料層附近產生 磁場’而有干擾的效果。 本申請者的其他專利說明提出若干解決方式 二一併附上作為參考’例如：「⑽咖㈤祕咖心 M」Wnte-dlsable 0ption f〇r MRAM 〇peraU〇n」、和 97457.doc 200540867
Active field compensation during MRAM-write」。這些解 决方式全都包括在磁阻元件丨〇陣列的附近結合磁場感測 器，以便測量外部磁場值，並根據結果，採取一些行動例 如像停用磁阻元件的程式化，或採用使電流流過電流線來 進行程式化。 對於受到屏障的磁阻隨機存取記憶體晶片，當必須測量 小磁％(也就是低於1〇 〇e的磁場）時，這減少敏感磁場感測 為的實作問題。但是其證明：當測量一小磁場時很難實作 出可提供良好可靠輸出信號的感測器。 【發明内容】 本叙明的目的係提供一種方法和裝置，在不需使用非常 敏感的磁場感測器的情況下，偵測或測量在磁阻記憶體元 件陣列附近的一外部磁場。 上述目的藉著本發明的方法和裝置來完成。 在第一觀點中，本發明提供一磁阻記憶體裝置，其包括 一磁阻記憶體元件陣列和至少一個磁場感測器元件。該磁 阻冗憶體裝置包括一部分或非均質屏障構件，以便屏障不 同於違至少一個磁場感測器元件（32)之外部磁場的該磁阻 記憶體元件（10)的陣列（2〇),使其與一隔離開。陣列和磁場 感成I盗元件的屏卩早差異超過過程變化，也就是有至少$ %的 屏障差異，較好至少10%的屏障差異，藉此受到屏障的陣 列多少超過該至少一個磁場感測器元件。 該至少一個磁場感測器元件受到具有一第一磁場縮減比 的第一屏障構件所屏障，並且磁阻記憶體元件的陣列具有 97457.doc -10- 200540867 帶有一第二磁場縮減比的第二屏障構一 δ亥弟一磁場縮減 比係小於該第-磁場縮減比。第二磁場縮減比可小於第一 磁場縮減比。另一方面，第一磁場縮減比可以是1:1，意謂 該至少一個磁場感測器元件沒有屏障。 磁阻記憶體元件的陣列和至少—個磁場感測器元件可整 體整合在-單-晶片上。磁阻記憶體元件的陣列和至少一 個磁場感測器元件，也可置於以單一封裝方式封裝的個別 晶粒上。或是磁阻記憶體元件的陣列和至少一個磁場感測 盗兀件，可置於以個別封裝方式封裝的個別晶粒上。 在-第二觀財’本發明提供—種測量出現於磁阻記憶 體Μ牛陣列的外部磁場之方法。本方法包括以具有一第一 磁場縮減比的第-屏障構件屏障一磁場感测器元件，並且 以具有-第二磁場縮減比的第二屏障構件屏障磁阻記憶體 %件的陣列’其中第—和第二磁場縮減比不相同，也就 2有^'5%的屏障差異’並以第—和第二磁場縮減比為 决疋磁阻圮憶體元件陣列的外部磁場值。 第二磁場縮減比可小於第一磁場縮減比。（局部）減少的 ❸^外部磁場之間的關係可以是線性的，換句話說，第 —和第二磁場縮減比可以是特定外部磁場範圍的常數。第 —磁場縮減比可以是丨·· i。 發^據以下的詳細說明，結合附圖以及藉由範例說明的本 Μ里可以更清楚的瞭解本發明的其他特徵、特性和 占^ ^明僅作為範例，並不限制本發明的範圍。下 以的參考圖請參見附圖。 97457.doc • 11 - 200540867 【實施方式】 本發明將根據特定具體實施例描述 明，但是本發明不限於此 ,考某二附圖說 的附i、疋間圖，並非用來限制。在附圖中，用於說明目 的之某些元件的尺寸可能被放 ； 術語「包括」伟用I:: :按比例㈣。其中 ^❻」你用於本况明和申譜直 他元件或步驟。並中#單數 ^ ，亚不排除其 「…/'Μ曰早數名同的非限定或限定冠詞例如 ^ )」該㈣」，除非特別指^亦包括複數名詞。 再者，在說明和申請專利範園中的第— :用來區別類似的元件且不必然在順序或時後 -人序。應了解如此使用的術語在適當環境下可互換，並且 此處描述的本發明具體實施例能夠以此處描述或說明以外 的其他次序操作。 此外’在說明和中請專利範圍中使用的頂端、底部、之 上、之下等術語，係作為描述的目的，不必然地用於描述 相對位置。應了解如此使用的術語在適當環境下可互換， 並且此處描述的本發明具體實施例能夠以此處描述或說明 以外的其他定向操作。 本發明提供一種方法，用來偵測或測量在一磁阻記憶體 元件陣列附近的一外部磁場，此種彳貞測或測量可在外部磁 %出現期間減少磁阻記憶體元件發生錯誤程式化的可能 性’或避免磁阻記憶體元件發生錯誤程式化。還提供一種 對應的磁阻記憶體裝置。 根據本發明具體實施例的磁阻記憶體裝置3〇包括磁阻記 97457.doc -12 - 200540867 fe、體元件10的一陣列2 0和一磁場感測器單元3 1，如圖3所 示。 磁阻記憶體元件10的陣列20邏輯地以列和行排列。在本 說明中，術語「水平」和「垂直」用來提供一座標系統並 僅用於解釋之用。他們不一定（但是可能）參見到裝置的實際 貝體方向。再者，術語「列」和「行」用來描述連結在一 I的陣列元件集合。連結可以是列和行的笛卡兒陣列形 式；但是，本發明不限於此。如熟習本技術之專業人士所 了解，行和列可以很容易地互換，並且在本揭示中希望這 些術語將是可互換的。並且，亦可建構非笛卡兒陣列並且 包含在本發明的範圍中。因此術語「列」和「行」應廣義 地加以解釋。為了有助於這種廣義的解釋，因此使用術語 :列和仃邏輯地排列」。藉此意謂記憶體元件集以拓撲線 性父錯方式連結在一起；但是，實體或結構排列不需要是 二此本例如’列可以是圓形，行可以是這些圓的半徑，而 f 在本發明中描述為列和行的「邏輯_」。並且， 各種線的特定名稱，例如位元 都是一般通用名稱，用來幫助解經廿戈列線和行線， 不以任何方式限制本發明。應瞭解到所有這此 用來協助對所描述特定結構有較佳的睁解、，— 任何方式限制本發明。 毒有車乂仏的瞭解，亚不以 近元31係提供物或測量_陣列_ 或靠近記憶體陣列2〇的外部磁/"磁場較好是-鄰接 琢，也就是可以影響陣列操 97457.doc 200540867 作的磁場。磁場感測器單元31可包括至少一類比或數位磁 場感測器元件32。記憶體陣列20附近的磁場可以直接或間 接等各種不同的方式加以測量。 磁場感測器單元31可包括任何類型的磁場感測器元件 32，其可加入包括磁阻記憶體元件1〇的電路，例如加入到 一磁阻隨機存取記憶體積體電路中。較好，磁場感測器單 元31整合到磁阻記憶體陣列20中。磁場感測器單元Η可以 包括（例如）作為一感測器元件32的霍耳（HaU)感測器，其是 一種可感應磁場強度並在輸出隨此強度而變化的電壓時產 生的固態半導體感測器。 但是，假使磁阻記憶體陣列20包括磁阻隨機存取記憶體 元件1〇,使用具有與陣列尉磁阻隨機存取記憶體元㈣ 一樣的堆疊成份的磁性穿隨接面t作磁場感測器元件似 有好處的。此外，磁阻隨機存取記憶體元件ι〇本身，或不 作為記憶體元件使料其他磁阻隨機存取記憶體元件，可 當作磁場感測器元件32來監視局部的外部干擾磁場。 由於作為磁場感測器元件32的磁 阻酼機存取記憶體元件 的雙穩態磁化組態，他們不會特別a 、別又到小磁場的影響。只 要他們很強烈地受到磁場的影燮就合太丄 _ 3曰產生一明顯的輸出信 就’即使包含資料的磁阻隨機存取 己隐體兀件10有受到干 擾磁場影響的風險。因此，根據本發 沾 _ 、 义 的一觀點’磁阻記 十思體元件1 0和磁場感測器單元3 1夸$丨 又到不同程度的屏障，磁 阻記憶體元件10受到外部磁場的展ρ Μ 劳扪屏卩平超過磁場感 31。屏障差異可表示成至少5到1〇%。 " 取小屏障差異必須克 97457.doc -14- 200540867 服晶片上局部屏障係數的可能變化才會有效，例如層厚 度、材料成份、磁域結構等㈣過程發生變化的原因。這 導致測量到的外部磁場值大於實際存在於磁阻式記憶體元 件1 〇之陣y 20的外部磁場值。但是’因屏障依照磁場縮減 比減少局部受干擾的外部磁場，於是基於磁性屏障的磁場 縮減比，在磁阻隨機存取記憶體陣列2〇上、屏障之下的有 效磁場可以由磁場感測器單元3丨測量到的磁場值決定。 根據本毛明的一第一具體實施例，藉由對磁阻記憶體裝 置30實施部分的屏障，可將陣列2〇和磁場感測器單元^屏 P早到不同程度，該磁阻記憶體裝置例如磁阻隨機存取記憶 肢·日日片包括磁阻圮憶體元件10的陣列20和磁場感測器單 元3 1。舉例來說，圖3提供一部分的磁性屏障構件3 3，其是 磁性屏障，因此有部份磁阻記憶體裝置30(例如其中一隅 角）未受到屏障。在此未屏障位置，可有一磁場感測器單元 3 1 ’例如包括複數個磁場感測器元件32。如此一來，取決 於屏障的磁場縮減比，磁場感測器元件32測量存在於磁阻 逗憶體tl件1〇陣列20附近的外部磁場的實際值，同時陣列 斤感應到的外部磁場很低。例如，如果外部磁場有磁場 值Η ’而且屏障的磁場縮減比是丨·χ，因此磁場縮減比的數 值；I於〇(無限大屏障）和丨（沒有屏障）之間，記憶體元件感 應到的外部磁場等於H/x。從測量到的磁場Η以及根據本發 月、β疋磁阻裝置的已知磁場縮減比1 :χ，可以決定在陣列20 的外部磁場。 在第二具體實施例中，附圖中未顯示，只有磁阻記憶 97457.doc 200540867 體陣列20受到屏障，也就是說位於磁阻記憶體元件ι〇，而 非例如像疋驅動電路（包括磁場感測器單元h )的另一電路。 在第二具體貫施例中，如圖4所說明，磁阻記憶體裝置 聰據本發明可受到非均質屏障。這意謂包括至少-個磁 場感測器元件32的磁場感測器單元31受到具有一第一磁場 縮減比（例如1 ·2)的第一屏障構件4〇的屏障，且記憶體陣列 〇又到具有一第一縮減比（例如丨··丨〇)的第二屏障構件〇的 井障根據本發明，第二磁場縮減比小於第一磁場縮減比。 这一具體實施例的優點為··磁場感測器元件32的磁場值 轉換為受到屏障的磁阻記憶體陣列2〇的磁場值時，會更有 彈性。在以上提供的範例中，可獲得轉換係數1:5。這個選 擇可用來_整特定磁場範圍的磁場感測器單元3丨的感測器 斗寸〖生，凡全不受記憶體陣列2〇的磁場縮減比的影響。 在一另一具體實施例中，與磁阻記憶體陣列2〇的記憶體 單元10使用相同基本單元的一資料保持指示器（參見與本 專利申清書同曰提出申請的本申請者之專利申請書，名稱 為「Data retention indicat〇le f〇r MRAM」，該專利申請書在 ，一併附上作為參考），可藉由使用一不同的轉換係數或（換 句話說）基本單元和磁阻記憶體陣列20的非均質屏障來加 以貝她。由於資料保持指示器可以曝露在一與記憶體陣列 2〇相比較高的外部磁場中，因此可以擷取記憶體陣列中 貧料的資料保持狀態。舉例來說，屏障係數的微小差異， 例如10 /〇，旎夠有足夠統計準確度地指示記憶體陣列的資 料保持例如在值為6-σ的切換磁場分佈，記憶體陣列2〇中 97457.doc -16- 200540867 的記憶體元件10具有標準誤差σ。 本發明範圍包含各種不同整合磁場感測器單元3 1與磁阻 記憶體裝置30的方法，一些範例如下所述： 1 ·第一種方法係將磁場感測器單元3 1整合在磁阻式晶片 上一也稱為單晶片整合。因此，感測器皁元3 1將非常靠近 記憶體陣列20，並有可能包含在記憶體陣列20本身中。感 測器早元3 1也可以位在晶片的一隅角，如圖3所示。屏障對 感測器單元30和記憶體陣列20而言是不同的，因此磁阻記 憶體裝置30上的屏障是非均質。不一定要存在感測器單元 3 1的屏障，因此導致實作出部分的屏障。 2·第二種方法是混合法。磁場感測器單元3丨不再存在於 基板部份（例如矽）上，而是磁阻記憶體陣列2〇位於其上，在 一較大型糸統中，例如嵌入式磁阻隨機存取記憶體 (e-MRAM)，或SoC(晶片上系統）。由於實施不同功能需要 高成本，尤其是感測器區，因此有r水平」整合或封裝系 統（system_in-package)的趨勢，其中不同晶粒組合成一單一 封裝。這裡建議要組合兩個晶片到一單一封裝中，也就是 說第一晶片包括磁阻陣列2〇和一第二晶片，其中至少有一 磁場感測器元件3 2位於之上。這麼做的理由之一是磁阻圮 憶體晶片需要高度的屏障，而磁場感測器單元31並不需 要。換句話說，以混合方式組合可能需要不同程度屏障的 功能是具成本效益的。 3.另一方式就是單純地使用也是分開封裝的兩個不同的 晶片。這麼做的理由之一是磁阻記憶體晶片需要高度的屏 97457.doc -17- 200540867 尸早’ δ亥屏P早可至少部分聲人j私狀 夕口1刀正口至封裝内，而不是置於晶片本 身之上。 ⑺應注意，在磁阻陣列20附近，較好係至少一個磁場感測 裔7〇件32提供-2D呈現的磁場。至少—個磁場感測器元件 32和陣列2G之間的距離，較好是促使該磁場存在於受測量 的磁阻記憶體陣列2G中。由於大部份會考慮很遠的磁場， 因此長度比例為適中的。根據整合的程度，如上所解釋， 可使用不同的距離。在晶片上實作方面，較好該至少一個 磁％感測器元件32儘可能接近磁阻記憶體陣列2〇，或是從 。亥處异起無屏蔽達1 cm的距離。對於一單一封裝的混合實 作，距離將約為1 cm，而且對於不同的封裝，較佳將該至 少一感測器元件32和磁阻記憶體陣列2〇放得很靠近，例如 彼此緊鄰，或該至少一感測器元件32放在磁阻記憶體陣列 20之上。 所有上述整合類型中，磁場感測器32輸出可當作在磁阻 記憶體陣列20位置處代表局部、外部磁場的一信號。基於 磁性屏障40、41的磁場縮減比和他們的關係，即他們之間 有例如線性或固定的關係，可以決定磁阻記憶體陣列2〇之 上、屏障41之下的有效磁場。 應了解到雖然此處已針對本發明裝置，討論若干較佳具 體實施例、特定結構和組態以及材料，仍可在不脫離本發 明範圍及精神的情況下，在形式及細節上作各種不同的變 化或修改。 【圖式簡單說明】 97457.doc -18- 200540867 圖1A說明磁阻隨機存取記情护鞀彳 u篮私式化原則，圖1B說明磁 阻隨機存取記憶體讀取原則。 圖2是已知的1T1MTJ磁阻隨機存取記憶體設計的透視 圖，包括複數個記憶體元件和垂直位元線和字元線。磁性 穿随接面（MTJ)位於位元線和字元線的交集區域。的底 部電極透過通道連接到選擇電晶體，其係在讀取記憶體元 件時使用。 圖3說明根據本發明第一具體實施例，在非屏障區域中具 有整體整合的磁場感測器之部份屏障的磁阻隨機存取記憶 體。 ^ 圖4說明根據本發明的進一步具體實施例，具有非均質屏 障的磁阻隨機存取記憶體晶片，也就是說磁場感應區和記 憶體陣列區域有不同的磁場縮減比。 在不同的圖中，相同的參考編號係指相同或類似的元件。 【主要元件符號說明】 10 磁阻記憶體元件 10s 記憶體元件 11 硬磁層 12 自由層 13 介電質障壁 14 字元線 14a 字元線 14b 字元線 14c 字元線 97457.doc -19- 200540867 15 位元線 15a 位元線 15b 位線 15c 位元線 16 感測線 17 電晶體 20 陣列 21 通道 30 磁阻記憶體裝置 31 磁場感測器單元 32 磁場感測裔元件 33 磁性屏障構件 40 非均質屏障構件 41 非均質屏障構件 H 磁場值 97457.doc -20