JP2007504455A - 磁気感応性材料を含む回路のための能動的遮蔽 - Google Patents

Abstract

本発明は、磁気感応性材料を含む回路のための磁気遮蔽を与える方法であって、妨害磁界から回路を能動的に遮蔽するステップを含む方法を提供する。対応する半導体装置も提供される。本方法と装置は、強い妨害磁界のための遮蔽を可能にする。

Description

本発明は、磁気感応性材料を含む回路の外部磁界からの遮蔽の方法に関する。特に本発明は、磁気感応性材料を含む回路を高い外部磁界から能動的に遮蔽するための方法と装置とに関する。

磁気感応性材料を含む回路は、そこで使用される磁性材料を有する半導体装置であり得る。磁性材料は、例えば磁気セルメモリおよび磁界センサに使用される。

磁気または磁気抵抗ランダムアクセスメモリ（ＭＭＲＡＭ）は現在、多くの企業によってフラッシュメモリの後継メモリとして考えられつつある。これは、最高速のスタティックＲＡＭ（ＳＲＡＭ）メモリを除くすべてのメモリを置き換える可能性を持っている。これは、ＭＲＡＭをシステムオンチップ（ＳｏＣ）のための埋め込みメモリとして極めて適したものにする。これは不揮発性メモリ（ＮＶＭ）装置であって、このことは記憶された情報を保持するために電力が必要とされないことを意味する。これは、他の大抵のタイプのメモリより優れた利点と見られる。

ＭＲＡＭの考えは、初めに米国のハネウェル社で展開されたもので、情報記憶装置として磁気多層装置における磁化方向を使用し、読み取られる情報に関しては結果として得られる抵抗差を使用する。すべてのメモリ装置と同様にＭＲＡＭアレイ内の各セルは、「１」または「０」のいずれかを表す少なくとも二つの２進状態を記憶できなくてはならない。

種々の種類の磁気抵抗（ＭＲ）効果が存在しており、そのうちの巨大磁気抵抗（ＧＭＲ）とトンネル磁気抵抗（ＴＭＲ）とが現在、最も重要なものである。ＧＭＲ効果と、ＴＭＲあるいは磁気トンネル接合（ＭＴＪ）またはスピン依存トンネル（ＳＤＴ）効果は、不揮発性磁気メモリを実現する可能性を備えている。これらの装置は、少なくとも２層の薄膜が強磁性またはフェリ磁性であって非磁性中間層によって分離されている薄膜のスタックを含んでいる。ＧＭＲは、導体中間層を有する構造体のための磁気抵抗であり、ＴＭＲは誘電体中間層を有する構造体のための磁気抵抗である。もし極めて薄い導体が二つの強磁性膜またはフェリ磁性膜の間に配置されれば、複合多層構造体の有効な平面内抵抗は、これらの膜の磁化方向が平行であるときに最小になり、これらの膜の磁化方向が逆平行であるときに最大になる。もし薄い誘電体中間層が二つの強磁性膜またはフェリ磁性膜の間に配置されれば、これらの膜の磁化方向が平行であるときにこれらの膜の間のトンネル電流が最大（あるいはしたがって抵抗が最小）であることが観測され、これらの膜の磁化方向が逆平行であるときこれらの膜の間のトンネル電流が最小（あるいはしたがって抵抗が最大）になる。

磁気抵抗は通常、平行磁化状態から逆平行磁化状態になる上記構造体の抵抗の増加パーセントとして測定される。ＴＭＲ装置は、ＧＭＲ構造体よりも高いパーセント磁気抵抗を与え、したがってより高い信号およびより高い速度のための可能性を持っている。最近の結果は、良好なＧＭＲセルにおける１０〜１４％磁気抵抗と比較して４０％を超える磁気抵抗を与えるトンネル効果を示している。

典型的なＭＲＡＭ装置は、１アレイに配置された複数の磁気抵抗メモリ要素、例えば磁気トンネル接合（ＭＴＪ）要素を含む。ＭＴＪメモリ要素は一般に、固定あるいはスピン層と、自由層と、これらの間に誘電体障壁とを含む多層構造を含む。磁性材料のスピン層は、常に同じ方向を指す磁気ベクトルを持っている。自由層の磁気ベクトルは、自由であるが、主としてこの要素の物理的寸法によって決定される層の磁化容易軸内に制約される。自由層の磁気ベクトルは、上記磁化容易軸と一致するスピン層の磁化方向と平行または逆平行となる二つの方向のいずれかを指示する。ＭＲＡＭの基本原理は、磁化方向に基づく２進データとしての、例えば「０」と「１」としての情報の記憶である。これが、磁気データが不揮発性であって、外部磁界によって影響されるまで変化しないであろうという理由である。

データの記憶は、磁界を印加し、それによって自由層内の磁性材料を二つの可能なメモリ状態のいずれかに磁化することによって達成される。もしＭＲＡＭセルの多層構造の両磁性膜が同じ向き（平行）に磁化されると、データは二つの２進値のうちのどちらか、例えば「０」になり、そうではなく、もしＭＲＡＭセルの多層構造の両磁性膜が逆向き（逆平行）に磁化されると、データは他方の２進値、例えば「１」になる。磁界は、磁性構造体の外部のストリップ線（ワード線とビット線）に電流を通すことによって生成される。しかしながら、例えば磁性層を通るスピン分極電流を使用することによるといったような、ＭＲＡＭに書込みを行う代替の方法が存在する。

データの読取りは、セル内の抵抗変化を感知することによって達成される。多層構造体の抵抗がこれらの向きが平行であるか否かに依存して変化することを利用すると、システムはデータの両２進値、例えば「０」か「１」を弁別することができる。

強い磁界への作為的または無作為的露出が大抵の電子部品を脆弱にするのは、これらの電子部品の欠点であり、一般にＭＲＡＭセルと磁気メモリセルも例外ではない。極めて高密度のＭＲＡＭは、主として極めて小さなＭＲＡＭセルが磁気ベクトルの切替えまたは感知に依存する読取り／書込み動作のために比較的低い磁界を必要とするという理由で、漂遊磁界に特に敏感である。これらの磁気ベクトルは今度は、このような漂遊磁界によって容易に影響されて、これらの磁気の向きが変えられる可能性がある。

したがって通常、何らかのタイプの磁気遮蔽が望まれる。遮蔽手段として軟磁性薄層を使用する、または磁性粒子を含む容器を使用する幾つかの解決策が提案されてきた。

ＭＲＡＭのための層タイプの遮蔽を与えるために今までに提案された解決策は、高価な堆積および／またはパターン化技術を含む。例えばスパッタ堆積といった高価な堆積は、実際に可能な遮蔽層の厚さを限定し、それによって達成可能な遮蔽効果を限定する。例えば遮蔽をパターン化するための、あるいはＭＲＡＭの外界との接続のための接点パッドを開くための幾つかのマスクステップを含むパターン化技術は、磁気遮蔽を必要としない代替の従来のメモリ技術と比較してＭＲＡＭの競争力を危険にさらす。

成形プラスチックに軟磁性粒子を埋め込むという提案は、将来の代替手段を与える可能性があるが、これらの実際的な実現性はまだ不確実であり、既存の標準的パッケージプロセスの変更を必要とするであろうし、信頼性と品質の問題を引き起こす可能性があるであろう。更にもし埋め込まれる粒子が導電性であれば、これらの粒子はＩＣ上の論理の高周波ＲＦ特性に影響を与える可能性があるであろう。

しかしながら、すべての既存の解決策に共通する重要な問題は、遮蔽手段によって与えられる限定された遮蔽効果である。スマートカードに関しては現在、カード上に存在する電子回路が１０００エルステッドから最大８０００エルステッドの磁界への露出に耐え得ることが要求されている。これは、現在使用されている遮蔽方法によって得ることができる磁界減衰の２００倍から１６００倍の磁界減衰を必要とするであろう。

米国特許第２００２／０００８９８８号において、強い妨害磁界から磁気メモリを保護する解決策が提案されている。前述の磁気メモリにおいてこの解決策は、メモリ要素をカバーする互いに分離された複数の領域に遮蔽層を分割することによって行われる。磁気メモリは、遮蔽層の複数の領域による外部磁界の強い減衰のために高い外部磁界によって消去されることはない。上述のメモリ内の遮蔽層が互いに分離された複数の領域に分割されているので、磁界はこれらの領域間で扇状に広がり得る。遮蔽層の磁気領域において材料内に磁界線が引かれる。こうしてこれらの領域内の磁界線の密度は、連続層に関して減少しその結果、磁化の飽和はゆっくり起こるので、同じ層厚の連続した遮蔽層の場合より強い磁界が遮蔽できる。

上述の解決策は磁性層の磁化の飽和がゆっくり起こるので、他の受動的遮蔽装置より良好に作用するが、遮蔽部間の必要な分離距離のために非常に高い磁界に対する遮蔽を得るためには、なお特別の対策と設計とが必要とされる。これらの高い外部磁界において遮蔽層の分離された複数の領域は飽和して磁界が遮蔽層を貫通しその結果、メモリ要素内の記憶された磁化方向は反転する可能性があり、不揮発性メモリは消去される可能性がある。磁気メモリ要素を消去するためには、数ｋＡ／ｍの弱い磁界でもう十分である。

したがって、例えば８０ｋＡ／ｍの外部磁界を遮蔽できるという要件を満たし、強い磁界に遭遇し得るスマートカードおよびその他の用途でのＭＲＡＭの適用を可能にするために磁気感応性材料を含む遮蔽回路の新しい方法を提供することが本発明の目的である。

上記の目的は、本発明による方法と装置とによって達成される。

第１の態様において本発明は、磁気感応性材料を含む回路のための磁気遮蔽を与える方法であって、妨害磁界からこの回路を能動的に遮蔽するステップを含むことを特徴とする方法を提供する。この回路は、例えばＭＲＡＭ要素を含むＭＲＡＭメモリといった、しかしこれらに限定されない磁気感応性材料を含む如何なる回路であってもよい。

もし受動的遮蔽の代わりに能動的遮蔽が使用されれば装置の製造時に幾つかのマスクステップが省略できることは、本発明の利点である。更に追加のチップ面積は、極めてわずかしか必要とされない。新たな材料も処理ステップも必要とされない。

本発明による方法は、妨害磁界を測定するステップと、この測定された妨害磁界を少なくともある程度補正するステップと、を含み得る。この測定された妨害磁界を補正するステップは、補正磁界を生成するステップを含み得る。しかしながら、例えば装置を通るスピン分極電流のような他のフィードバック信号が考えられ、あるいは補正磁界を与える永久磁石と組み合わせて遮蔽を調整することも考え得る。もし補正のために追加の磁性材料が必要とされなければ有利である。

本発明による方法は、この測定された妨害磁界を補正するステップが必要であるかどうかを決定するステップを更に含み得る。これは、測定された妨害磁界値を予め設定された閾値と比較するステップを含み得る。これは、局所的な妨害磁界が予め設定された閾値、例えば４エルステッドより大きいときにだけ補正磁界が印加されるという利点を有する。これは、妨害磁界が存在しないか極めて小さいときに、対応する電力消費を限定する。

本発明による方法は、能動的遮蔽に加えて、妨害磁界から回路を受動的に遮蔽するステップを更に含み得る。この組合せ遮蔽方法は、増強された遮蔽結果につながるので、ほぼ数１０００エルステッドという極めて高い外部磁界に対する遮蔽を得ることができる。

第２の態様で本発明は、磁気感応性材料を含む回路を備えた、ＩＣといった半導体装置であって、妨害磁界から回路を能動的に遮蔽する手段を更に含むことを特徴とする半導体装置を提供する。この回路を能動的に遮蔽する手段は、妨害磁界を測定する測定手段と、この妨害磁界を補正する補正手段と、を含み得る。この測定手段は、この回路内に統合され得る。フィードバック論理回路と恐らくはＩＣごとの僅かな追加的センサ要素とのためだけに極めて僅かな追加のチップ面積が必要となる。新たな材料も処理ステップも追加のマスクステップも必要とされない。この測定手段は、例えばホールセンサであり得る。

この補正手段は、妨害磁界を補正するための補正磁界を生成する磁界源を含み得る。この磁界源は、例えば平面コイルまたは導電体であり得る。この磁界源は、この回路に統合され得る。従来にない技術は必要とされない。

この補正手段は、能動的なフィードバックが必要であるかどうかを決定するための決定回路を含み得る。この決定回路は、測定された妨害磁界を予め設定された閾値と比較するための比較器を含み得る。

本発明による半導体装置では磁気感応性材料を含む回路は、ＭＲＡＭ要素を含むＭＲＡＭ装置であり得、この測定手段はＭＲＡＭ要素であり得る。この測定手段のために使用されるＭＲＡＭ要素は、この回路内のＭＲＡＭ要素と同じスタック構成を持ち得る。好適には、この測定手段のために使用されるＭＲＡＭ要素は、この回路内で使用されるＭＲＡＭ要素よりも磁界に敏感である。

ＭＲＡＭ装置の書込み線は、磁界源のために使用され得る。

本発明による半導体装置は、受動的磁気遮蔽手段を更に含み得る。この組み合わせられた能動的および受動的磁気遮蔽手段は、増強された遮蔽結果につながるので、極めて高い外部磁界からの遮蔽を得ることができる。

本発明のこれらおよび他の特性と特徴と利点は、本発明の原理を例として例示する添付図面と関連して行われる下記の詳細な説明から明らかになるであろう。この説明は、本発明の範囲を限定することなく、単に例のために与えられている。下記に引用される参照図は、添付図面を指す。

本発明を実施するための最良の形態

本発明は、特定の実施形態に関して、またある幾つかの図面を参照して説明される。しかいしながら、本発明はこれらに限定されず、請求項によってのみ限定される。上記に記載されている図面は、単に模式的なものであって非限定的である。これらの図面では要素の幾つかのもののサイズは、例示的目的のために、誇張されていて正しい拡大率で描かれていない可能性がある。用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」が本説明と請求項で使用される場合、この用語は他の要素またはステップを除外しない。単数名詞を指すときに不定冠詞または定冠詞、例えば「ａ」、「ａｎ」または「ｔｈｅ」が使用される場合、これは他のことが特に述べられていなければ、その名詞の複数形も含む。

本発明によれば、例えばＭＲＡＭ要素といった磁気感応性材料を含む回路を能動的に遮蔽するための方法と装置が提供される。本発明の説明は主として、ＭＲＡＭ要素を含むＭＲＡＭメモリを考慮して書かれているが、本発明はこれに限定されず、より一般的に磁気感応性装置の能動的遮蔽に向けられている。

本発明の一実施形態による能動的遮蔽手段１１を備えた、磁気感応性材料、例えばＭＲＡＭメモリを含む回路１０は、図１に模式的に図示されている。磁気感応性材料を含む回路１０を能動的に遮蔽するための、本発明の一実施形態による方法の流れ図は、図２に示されている。

本発明の一実施形態による能動的遮蔽手段１１は、下記の三つの部分：
１） 近ければ近いほどよい、ほぼＭＲＡＭ要素の場所で妨害磁界を測定２０して磁気測定信号１３を出力するための磁気センサ１２といった測定手段と、
２） この磁気測定信号１３を受信し、測定された妨害磁界が補正されることを必要とするかどうかを決定し、補正制御信号１５を生成する決定回路１４と、
３） この補正制御信号１５を受信し、これに基づいて所望の補正磁界を生成する２２磁界源１６と、を含む。この補正磁界は、測定された妨害磁界に関して反対方向の磁界である。

妨害磁界は、外部漂遊磁界、すなわち回路１０とそのハウジングの外部の源から生成される磁界を含む。漂遊または外部的に生成される磁界は、ほとんど無限数の源から来る可能性がある。それらの一部または全部が回路１０の磁気感応性材料に大きな影響を与えないことは、多くの場合の要望であろう。これは、メモリに含まれる情報が各メモリセルに使用されている磁性材料の磁化ベクトルの向きに含まれるメモリ装置の場合に特に本当である。十分な大きさを有する如何なる漂遊磁界も磁気メモリ内に記憶された磁化ベクトルを制御不能に変化させる可能性があるので、メモリセル内の磁化ベクトルの向きを変えるこのような外部磁界効果はいずれも、メモリによって与えられる情報の損失または誤情報に寄与する可能性があるであろう。磁気メモリの最近の改良は、商業的装置での磁気メモリの広範な使用につながる可能性がある。したがってこのような磁気メモリは、外部磁界擾乱から保護されることを必要とする。漂遊磁界は、装置をいじるために意図的に磁界にさらすことから発生することもあり得る。

妨害磁界は、もし能動的遮蔽回路のセンサ部分もチップ自身に統合されていれば、チップ自身の（ピーク）電流によって誘導される磁界も含み得る。

磁気センサ１２は、磁気感応性材料を含む回路、例えばＭＲＡＭ ＩＣに付加され得る如何なるタイプの磁気センサでもよい。好適には磁気センサ１２は、回路１０に統合される。磁気センサ１２は、例えばホールセンサであり得るが、これは磁界強度を感知してこの強度にしたがって変化する電圧を生成する固体半導体センサである。

しかしながら、ＭＲＡＭを含む回路１０の場合、回路１０内のＭＲＡＭ要素と同じスタック構成を有する磁気トンネル接合を磁気センサ１２として使用することが有利である。このようにしてＭＲＡＭ要素自身、またはメモリとして使用されない追加のＭＲＡＭ要素は、局所的な妨害磁界を監視するセンサとして役立ち得るであろう。

ＭＲＡＭ要素の双安定磁化構成のためにこれらの要素は、小さな磁界に特に敏感ではない。ＭＲＡＭ要素が磁界によって大きく影響されると直ちに、データを含むＭＲＡＭ要素が早くも妨害磁界によって影響されるという危険がある。したがって、回路１０のＭＲＡＭ要素自身よりも敏感であるが、それにもかかわらず同じ材料のスタックからなるセンサ１２を使用することが望ましい。これは、例えば磁気要素の異なる形を−装置がより高感度であることを意味する低いアスペクト比を使用することによって、あるいは異なる向きを−ＭＲＡＭセンサ要素の自由層の可能な向きの状態に実質的に平行であるＭＲＡＭセンサ要素のピン層の磁気の向きを使用する、より大きなサイズを使用することによって達成できる。この後者の実施形態では、ＭＲＡＭ要素は、メモリ装置内の正常なＭＲＡＭ要素に関して９０度より大きく回転するが、通常は交換バイアスによって決定されるピン層の磁化方向は同じである。このいわゆる交差異方性形状では形状異方性は、自由層の方向がピン層の方向との間で、磁気トンネル接合の動作カーブ上で最も高感度の点となる９０度の角度をなす原因となる。また感度を調整するためにサイズが使用できる。一般に、より小さなセルサイズは感度を増加させる。

決定回路１４は、測定された妨害磁界が補正されるほど十分に大きいかどうかを決定する。補正磁界は単に、局所的妨害磁界が閾値より大きいとき、例えば４エルステッドより大きいときにだけ印加されなくてはならない。

もしＭＲＡＭ装置内でセンサ１２として参照セルが使用されれば、ＭＲＡＭ要素の自由層と反対の磁化方向を有する参照セルを使用し、抵抗の差を測定することが実際的であり得る：ゼロの磁界ではこの差はゼロであり、磁界においてはこの差は非ゼロである。これは、１要素だけが使用される場合より大きなセンサ信号を与える。更にこれは、フィードバックループのための単純な方法を与える：決定回路１４は、その入力信号１５（すなわち抵抗差）がゼロになるように磁界源１６を制御しなくてはならない。このようにして、あり得る温度の影響も除去される。

磁界源１６のために、平面コイルまたは導電性ストリップがＭＲＡＭアレイの上または下、あるいは代替としてウェーハの背面においてＭＲＡＭ ＩＣに統合され得る。しかしながら、所望の補正磁界を生成するために必要とされる電流を制限するために、コイルまたはストリップは、ＭＲＡＭ要素に極めて近く配置されるべきである。これは、ＭＲＡＭアレイの密度を損なわずに、または余分のマスクを追加せずに達成することが困難である。

したがってＭＲＡＭ ＩＣの既存の部分を使用することが望ましく、本発明の一実施形態によれば、このために書込み線、ワード線および／またはビット線が使用される。定義によってこれらの線は、ＭＲＡＭ要素との磁気結合が最適になるように設計される。ビット線およびワード線を通る電流の組合せによってウェーハの平面内の如何なる方向の補正磁界でも生成できる。実際にこれは、妨害磁界が存在する限り、背景電流が書込み線を流れており、この背景電流に、選択されたメモリセルにデータを書き込むために必要なパルスがちょっと追加されることを意味する。ＭＲＡＭ装置の動作（すなわち書込みおよび読取り）に必要な電流と能動的遮蔽に必要な電流とを計算して組み合わせるために、より巧妙な方法が使用できることは無論である。

本発明の実施形態による能動的遮蔽は、それ自身のものの上で使用できる。これは、遮蔽される装置の製造時において幾つかの処理ステップを省略するという利点を有する。もしＭＲＡＭ装置に関して前述したように、装置に固有の部品が能動的遮蔽に使用されれば、余分のマスクステップは必要とされない。また新たな材料も処理ステップも必要でない。

しかしながら、能動的遮蔽は電力を消費するので、磁界への露出がまれに発生する、または電力消費が切迫した問題でないＭＲＡＭ用途に有用であるに過ぎない。電力消費を下げるためには、能動的遮蔽を例えば従来技術で説明されたように何らかの受動的遮蔽（図面には表されていない）と組み合わせて使用することが望ましい。これは、能動的に補正されなくてはならない磁界がより小さくなるという利点を有する。更にこの組合せは、スマートカードチップに関する磁界要件に近づくことを可能にする。

磁界からの保護のための受動的遮蔽は、比較的高い透磁率を有する金属で形成され得る。磁気遮蔽での使用でよく知られ、高い初期透磁率を有するこのような金属の一つは、ミュー合金として知られており、カーペンターテクノロジー会社、カーペンター鉄鋼事業部（Ｃａｒｐｅｎｔｅｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎ，Ｃａｒｐｅｎｔｅｒ Ｓｔｅｅｌ Ｄｉｖｉｓｉｏｎ）から入手可能である。遮蔽層用のもう一つの材料は、電気的に非導電性の磁性酸化物、例えば中でもＭ＝Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、ＣｕまたはＭｇである場合のＭＦｅ_２Ｏ_４といったフェライトであり得る。装置特性および固有の処理要件によっては、マンガナイト（亜マンガン酸塩）、クロマイト（亜クロム酸塩）およびコバルタイト（輝コバルト鉱）も使用できる。更に受動的磁気遮蔽材料は、非導電性キャリアー材料、例えばガラスシール合金またはポリイミドに組み込まれた磁性粒子、例えばニッケルまたは鉄の粒子で構成されることもあり得る。

遮蔽材料の使用を最小にするように、したがって関連する重量とコストとを最小にするように、受動的遮蔽を磁化可能材料のできるだけ近くに配置することが望ましい。好適な実施形態では能動的遮蔽手段１１は、装置１０に埋め込まれる（分散して、または全体として）。

本発明の実施形態による遮蔽された半導体装置は、単純な回路であるフィードバック決定回路１４と、恐らくは磁気センサ１２のためのＭＲＡＭ ＩＣごとに数個の追加的ＭＲＡＭ要素とのためだけに極めて僅かな追加的チップ面積が必要とされるという利点を有する。

もし参照の要素がセンサとして使用されるならば、もはや追加的ＭＲＡＭ要素は必要でなくなる。

本発明は、磁気感応性材料を含むすべてのシステムオンチップ（ＳｏＣ）において、例えばＭＲＡＭおよび独立型ＭＲＡＭチップにおいて、特に、例えばスマートカード、携帯電話、自動車の電子回路およびテレビジョンのような大きな妨害磁界に遭遇する可能性のある用途のために広く適用可能である。本発明はまた将来、出現する可能性のある他のスピントロニクス装置にも使用可能である。

ここでは本発明による装置に関して好適な実施形態、特定の構造と構成、ならびに材料が論じられてきたが、本発明の範囲と精神から逸脱することなく、形状と細部とにおける種々の変更と修正とが実施可能である。

本発明の一実施形態による遮蔽されたＭＲＡＭ装置の模式的概略図である。 本発明の一実施形態による方法の流れ図である。

Claims (22)

1. 磁気感応性材料を含む回路のための磁気遮蔽を与える方法であって、妨害磁界から前記回路を能動的に遮蔽するステップを含む、方法。
2. 妨害磁界を測定するステップと、
   前記測定された妨害磁界を少なくともある程度補正するステップとを含む、請求項１に記載の方法。
3. 前記測定された妨害磁界を補正するステップは補正磁界を生成するステップ含むことを特徴とする請求項２に記載の方法。
4. 前記測定された妨害磁界を補正するステップは回路を通るスピン分極電流を生成するステップ含むことを特徴とする請求項２に記載の方法。
5. 前記測定された妨害磁界を補正するステップが必要であるかどうかを決定するステップを更に含むことを特徴とする請求項２に記載の方法。
6. 補正するステップが必要であるかどうかを決定するステップは、測定された妨害磁界を予め設定された閾値と比較するステップを含むことを特徴とする請求項５に記載の方法。
7. 前記妨害磁界から前記回路を受動的に遮蔽するステップを更に含む、請求項１に記載の方法。
8. 磁気感応性材料を含む回路備えた半導体装置であって、妨害磁界から前記回路を能動的に遮蔽する手段を更に含む、半導体装置。
9. 前記回路を能動的に遮蔽する手段は、
   妨害磁界を測定する測定手段と、
   前記妨害磁界を補正する補正手段とを含むことを特徴とする請求項８に記載の半導体装置。
10. 前記測定手段は、前記回路内に統合されることを特徴とする請求項９に記載の半導体装置。
11. 前記測定手段はホールセンサであることを特徴とする請求項９に記載の半導体装置。
12. 前記補正手段は前記妨害磁界を補正するための補正磁界を生成する磁界源を含むことを特徴とする請求項９に記載の半導体装置。
13. 前記磁界源は平面コイルであることを特徴とする請求項１２に記載の半導体装置。
14. 前記磁界源は導電体であることを特徴とする請求項１２に記載の半導体装置。
15. 前記磁界源は前記回路に統合されることを特徴とする請求項１２に記載の半導体装置。
16. 前記補正手段は、能動的なフィードバックが必要であるかどうかを決定する決定回路を含むことを特徴とする請求項９に記載の半導体装置。
17. 前記決定回路は、前記測定された妨害磁界を予め設定された閾値と比較するための比較器を含むことを特徴とする請求項１６に記載の半導体装置。
18. 前記回路はＭＲＡＭ要素を含むＭＲＡＭ装置であり、前記測定手段はＭＲＡＭ要素であることを特徴とする請求項８に記載の半導体装置。
19. 前記測定手段のために使用されるＭＲＡＭ要素は、前記回路内のＭＲＡＭ要素と同じスタック構成を有することを特徴とする請求項１８に記載の半導体装置。
20. 前記測定手段のために使用されるＭＲＡＭ要素は、前記回路内で使用されるＭＲＡＭ要素よりも磁界に敏感であることを特徴とする請求項１８に記載の半導体装置。
21. 前記ＭＲＡＭ装置の書込み線は前記磁界源のために使用されることを特徴とする請求項１８に記載の半導体装置。
22. 受動的磁気遮蔽手段を更に含む、請求項８に記載の半導体装置。

Images