用于包括磁敏材料的电路的有源屏蔽
技术领域
本发明涉及屏蔽包括磁敏材料的电路使其免受外部磁场影响的方法。本发明尤其涉及有源屏蔽包括磁敏材料的电路使其免受强外部磁场影响的方法和器件。
背景技术
包括磁敏材料的电路可以是具有在其中使用的磁性材料的半导体器件。磁性材料被用在例如磁单元存储器和磁场传感器中。
目前许多公司认为磁性或磁阻随机存取存储器(MRAM)是闪速存储器(flash memory)的继任者。它具有代替几乎最快的静态RAM(SRAM)存储器的潜力。这使得MRAM很适合作为用于片上系统(SoC)的嵌入式存储器。它是非易失性存储器(NVM)器件,这意味着不需要能量来保持所储存的信息。这被看成是优于大多数其它类型存储器的优势。
MRAM概念最初是在美国霍尼韦尔公司(Honeywell Corp.USA)开发出的,它用磁性多层器件中的磁化强度方向作为信息存储并且合成的阻抗差用于信息读出。正如对于所有的存储器件,MRAM阵列中的每一个单元必须能够存储代表“1”或“0”的至少两个二进制状态。
存在不同类型的磁阻效应,其中巨磁阻(GMR)和隧道磁阻(TMR)效应是目前最重要的磁阻效应。GMR效应和TMR或磁隧道结(MTJ)或自旋相关隧道(SDT)效应提供了实现非易失性磁存储器的可能性。这些器件包括薄膜的堆叠体,薄膜中至少两个是铁磁性的或亚铁磁性的,并且薄膜由非磁性中间层隔开。GMR是具有导体中间层的结构的磁阻,TMR是具有介电中间层的结构的磁阻。如果在两个铁磁或亚铁磁膜之间设置很薄的导体,那么该复合多层结构的有效平面内阻抗当薄膜的磁化强度方向平行时最小,当薄膜的磁化强度方向反平行时最大。如果在两个铁磁或亚铁磁膜之间设置薄介电中间层,观察到当膜的磁化强度方向平行时膜之间的隧道电流最大(或者从而使阻抗最小),当膜的磁化强度方向反平行时膜之间的隧道电流最小(或者从而使阻抗最大)。
通常将磁阻测量为从平行到反平行磁化强度状态上述结构磁阻增加的百分比。TMR器件提供比GMR结构更高百分比的磁阻,从而具有信号更强和速度更块的潜力。近来的结果表明,与优良的GMR单元中10-14%的磁阻相比,隧道作用给出超过40%的磁阻。
典型的MRAM模块包括排列成阵列的多个磁阻存储元件,例如磁隧道结(MTJ)元件。MTJ存储元件通常包括分层结构,该分层结构包括固定或钉扎层、自由层和在其间的介电障碍层。磁性材料的钉扎层具有总是指向相同方向的磁矢量。自由层的磁矢量是自由的,但是被约束在主要由该元件的物理尺寸所确定的该层的易轴内。自由层的磁矢量指向两个方向中的一个:与钉扎层的磁化强度方向平行或反平行,钉扎层的磁化强度方向与所述的易轴一致。MRAM的基本原理是基于磁化强度的方向将信息存储成二进制数据,例如存储成“0”和“1”。这就是为什么磁化的数据是非易失的并且直到受到外部磁场的影响才会变化。
储存数据通过施加磁场并由此使自由层中的磁性材料磁化到两个可能的存储状态中的一个来实现。当MRAM单元分层结构的两个磁性膜被磁化成具有相同的取向(平行)时,数据是两个二进制数值中的一个,例如“0”,相反,如果MRAM单元分层结构的两个磁性膜被磁化成具有相反的取向(反平行),数据是另一个二进制数值,例如“1”。通过使电流流过在该磁结构外部的带状线(字线和位线)来产生该磁场。然而,存在写入MRAM的可替换方法,象例如通过用通过磁层的自旋极化电流。
读取数据通过感应单元中的阻抗变化来实现。利用分层结构的阻抗随取向是否平行而变化的事实,系统能够区分出数据的两个二进制值,例如“0”或“1”。
有意或无意暴露于强磁场使大多数电子元件和MRAM单元易受损,通常磁存储单元也不例外,这是它们的缺点。很高密度的MRAM对杂散磁场尤其敏感,主要因为极小的MRAM单元需要相对低的磁场来进行读/写操作,该读/写操作取决于磁矢量的转换或感应。这些磁矢量又很容易受到这种外部杂散磁场的影响并且可能使它们的磁取向被这种外部杂散磁场所改变。
因此,通常需要某一类型的磁屏蔽。已经提出了几种解决方法,使用薄的软磁层或者使用含有磁粒子的包装作为屏蔽装置。
到目前为止已经提出的为MRAM提供层型屏蔽的解决方法包括昂贵的沉积(deposition)和/或构图(patterning)技术。昂贵的沉积,例如溅射沉积,限制了在实际中仍然花费得起的屏蔽层的厚度,并且从而限制了可获得的屏蔽效果。构图技术包括几个掩模步骤,例如使屏蔽图案化或者设置用来将MRAM与外部世界连接的接触垫片,与不需要磁屏蔽的可选择的常规存储技术相比,它危及了MRAM的竞争性。
将软磁粒子嵌入模制塑料中的提议可以在未来提供可选择的解决方法,但是它们的实际可行性仍然不确定,将需要改变现存的标准封装工艺并可能引起可靠性和质量问题。而且,如果嵌入的粒子是导电的,那么它们可能影响IC上的逻辑线路的高频RF性能。
然而,所有现存的解决方法都存在的重要问题是由屏蔽模块提供的屏蔽效果有限。对于智能卡来说,目前需要该卡上的电子线路能够经受得住暴露于1000 Oe到8000 Oe的磁场。这将要求磁场衰减为目前使用的屏蔽方法所能获得的磁场衰减的200到1600倍。
在US-2002/0008988中提出了一种保护磁存储器免受强干扰磁场影响的方法。在所描述的磁存储器中,这通过将屏蔽层分成覆盖存储元件的相互分开的区域来实现。因为屏蔽层的区域对外部磁场的强烈衰减,所以磁存储没有被强外部磁场所擦除。由于所描述的存储器中的屏蔽层被分成相互分开的区域,因此磁场可以在这些区域之间扇出。在屏蔽层的磁性区域中,磁力线被引入材料中。从而相对于连续的层,在这些区域中磁力线的密度减小了,结果是磁化的饱和没有那么快地发生,从而与具有相同层厚度的连续屏蔽层的情况相比,能够屏蔽更强的磁场。
虽然因为磁层磁化的饱和没有那么快地发生,所以所描述的解决方案比其它无源屏蔽器件效果好,但是由于屏蔽部分之间所需要的间隔距离,所以仍然需要特殊的测量和设计规则以能够屏蔽一直到很强的磁场。在那些强外部磁场的情况下,屏蔽层的分离区域饱和了并且磁场穿透该屏蔽层,结果是存储元件中储存的磁化方向能够翻转,非易失性存储器可能被擦除。几kA/m的弱磁场已经足以擦除磁存储元件了。
发明内容
因此本发明的目的是提供一种屏蔽包括磁敏材料的电路的新方法,以满足能够屏蔽例如80kA/m的外部磁场的需要,并且使得能够在智能卡和可能遇到强磁场的其它应用中应用MRAM。
上面的目的是通过根据本发明的方法和器件来实现的。
在第一方面,本发明提供一种用于为包括磁敏材料的电路提供磁屏蔽的方法,其中该方法包括有源屏蔽该电路使其免受干扰磁场的影响。该电路可以是包括磁敏材料的任何电路,例如但不限于包括MRAM元件的MRAM存储器。
本发明的优势在于,在器件的制备过程中,如果使用有源屏蔽而不使用无源屏蔽,则可以省去几个掩模步骤。而且,需要很小的额外芯片区域。不需要新材料或处理步骤。
根据本发明的方法可以包括测量干扰磁场和至少部分地补偿所测量的干扰磁场。补偿所测量的干扰磁场可以包括产生补偿磁场。然而,也可以预见其它的反馈信号,象例如通过该器件的自旋极化电流,或者与提供补偿场的永磁体结合来调制屏蔽。如果不需要附加的磁性材料用于补偿,则这是有利的。
根据本发明的方法还可以包括确定是否有必要补偿所测量的干扰磁场。这可以包括将所测量的干扰磁场值与预设的阈值相比较。这具有的优势是只有当局部干扰磁场大于预设阈值(例如4 Oe)时才施加补偿场。这在不存在干扰磁场或只存在很小的干扰磁场时限制了相应的电能消耗。
根据本发明的方法还可以包括除了有源屏蔽以外,无源地屏蔽电路使其免受干扰磁场的影响。组合的屏蔽方法产生了增加的屏蔽效果,从而能够屏蔽几千奥斯特数量级的很强的外部磁场。
在第二方面,本发明提供一种配备有包括磁敏材料的电路的半导体器件,例如IC,其中该半导体器件还包括用于有源屏蔽该电路使其免受干扰磁场影响的模块。用于有源屏蔽该电路的模块可以包括用来测量干扰磁场的测量模块和用于补偿干扰磁场的补偿模块。该测量模块可以被集成在该电路中。每个IC只需要很小的额外的芯片区域,只用于反馈逻辑电路和可能的几个额外的传感元件。不需要新材料,也不需要处理步骤,也不需要额外的掩模步骤。该测量模块例如可以是霍耳传感器。
该补偿模块可以包括用于产生用于补偿干扰磁场的补偿磁场的磁场源。该磁场源例如可以是平面线圈或载流导体。该磁场源可以被集成在该电路中。不需要非常规的技术。
该补偿模块可以包括用于确定是否需要有源反馈的判定电路。该判定电路可以包括用于将所测量的干扰磁场与预设阀值相比较的比较器。
在根据本发明的半导体器件中,包括磁敏材料的电路可以是包括MRAM元件的MRAM器件,测量模块可以是MRAM元件。用于测量模块的MRAM元件可以与该电路中的MRAM元件具有相同的堆叠结构。优选的是,用于测量模块的MRAM元件比用在该电路中的MRAM元件对磁场更敏感。
可以将MRAM器件的写线用于磁场源。
根据本发明的半导体器件还可以包括无源磁屏蔽模块。组合的有源和无源屏蔽模块产生了增加的屏蔽效果,从而能够屏蔽很强的外部磁场。
结合附图,从下面的详细描述中,本发明的这些和其它特点、特征和优势将变得显而易见,附图通过示例的方式图示了本发明的原理。给出该描述只是为了例子,而不限制本发明的范围。下面引用的附图标记参考附图。
附图说明
图1是根据本发明实施例的被屏蔽的MRAM器件的总示意图。
图2是根据本发明实施例的方法的流程图。
具体实施方式
将参照特定的实施例和参考确定的附图来描述本发明,但是本发明不受其限制,而只由权利要求限制。所描述的附图只是示意性的而不是限制性的。在附图中,为了便于解释,某些元件的尺寸可能被放大了而没有按照比例绘制。在本说明书和权利要求书中使用的术语“包括”不排除其它的元件或步骤。当指单数名词时使用不定冠词或定冠词,例如“一个”、“该”,这包括那个名词的复数,除非特别提到了其它的一些事情。
根据本发明,提供了用于有源屏蔽包括例如MRAM元件这样的磁敏材料的电路的方法和器件。虽然本发明的描述主要是考虑到包括MRAM元件的MRAM存储器来撰写的,但是本发明不限于此,而是更加通用地针对磁敏器件的有源屏蔽。
在图1中示意性地示出了配备有根据本发明的实施例的有源屏蔽模块11的、包括磁敏材料的电路10,例如MRAM存储器。在图2中示出了根据本发明的实施例用于有源屏蔽包括磁敏材料的电路10的方法的流程图。
根据本发明的实施例的有源屏蔽模块11包括三个部分:
1)测量模块,例如磁传感器12,用于测量20接近MRAM元件的位置处(越近越好)的干扰磁场,以及输出磁测量信号13,
2)判定电路14,其接收磁测量信号13并确定21是否需要补偿所测量的干扰磁场,该判定电路14产生补偿控制信号15,和
3)磁场源16,其接收补偿控制信号15并且在此基础上产生22期望的补偿磁场。该补偿磁场是方向与所测量的干扰磁场反向的磁场。
干扰磁场包括外部的杂散磁场,也就是电路10外部的源和其外壳所产生的那些磁场。杂散的或外部产生的磁场可以来自于几乎无穷数量的源。希望在许多情况下,它们中的一部分或全部对电路10的磁敏材料不会产生显著的影响。在一些存储器件的情况下尤其如此,其中在这些存储器件中,包含在存储器中的信息被保持在每个存储单元中所使用的磁性材料的磁化强度矢量的取向上。将改变存储单元中磁化强度矢量的取向的任何这种外部磁场效应可能导致信息的损失或存储器提供错误的信息,这是因为具有足够大小的任何杂散磁场可以引起储存在磁存储元件中的磁化强度矢量不可控制地改变。近来对磁存储器的改进使得它们广泛应用在商业器件中。因此,需要保护这样的磁存储器免受外部磁场的干扰。杂散场还可以来自于为了影响该器件而有意暴露到磁场中。
如果有源屏蔽电路的感应部件也集成在该芯片自身上,干扰磁场还可能包括由芯片自身上的(峰值)电流所产生的磁场。
磁传感器12可以是可以被添加到包括磁敏材料的电路中的任何类型的磁传感器,例如被添加到MRAM IC中。优选的是,将磁传感器12集成到电路10中。磁传感器12例如可以是霍耳传感器,其是感应磁场强度并产生随这个强度变化的电压的固态半导体传感器。
然而,在包括MRAM元件的电路10的情况下,使用与电路10中的MRAM元件具有相同层叠结构的磁隧道结作为磁传感器12是有利的。从而MRAM元件本身或者没有用作存储器的附加MRAM元件可以用作传感器来检测局部的干扰磁场。
由于MRAM元件的双稳态磁化强度构造,所以它们对小磁场不是很敏感。它们一受到磁场的显著影响,就存在含有数据的MRAM元件也已经受到干扰磁场影响的危险。因此,希望使用比电路10本身的MRAM元件更敏感的传感器12,但是不管怎么样要由相同的材料层叠所构成。这可以通过例如使用不同形状的磁性元件来实现——更低的纵横比意味着该器件更加敏感或者有利用不同取向的更大的尺寸——MRAM传感器元件的钉扎层的磁取向基本上平行于MRAM传感器元件的自由层的可能的取向状态。在这个后面的实施例中,MRAM元件相对于存储器件中的普通MRAM元件旋转超过90度,而通常由交换偏置所确定的钉扎层的磁化强度的方向是相同的。在这个所谓的交叉各向异性几何结构(crossed-anisotropy geometry)中,形状各向异性引起自由层的方向与钉扎层的方向成90度的角,这是磁隧道结的工作曲线上的最敏感的点。也可以用尺寸来调整敏感度:通常更小的单元尺寸增加了敏感度。
判定电路14确定所测量的干扰磁场是否足够大以需要被补偿。只有当局部的干扰磁场大于阀值,例如大于4 Oe时才必须施加补偿场。
如果使用参比单元(reference cells)作为MRAM器件中的传感器12,那么使用具有与MRAM元件的自由层相反的磁化强度方向的参比单元并测量阻抗之差是实用的:在零场中这个差是零,在磁场中这个差不是零。这提供了比只使用一个元件的情况下更大的传感信号。而且,它提供了反馈回路的简单方法:判定电路14必须控制磁场源16,从而使它的输入信号15(也就是阻抗差)成为零。按照这种方式也消除了可能的温度影响。
对于磁场源16,平面线圈或者载流条带可以集成在MRAM IC上,在MRAM阵列的上方或下方,或者可选择地在晶片的后部。然而,为了限制需要用来产生期望的补偿场的电流,该线圈或条带应该与MRAM元件很近。这在不对MRAM阵列的密度作出妥协或不增加额外的掩模的情况下很难实现。
因此希望使用已经存在的MRAM IC的部件,并且根据本发明的实施例,为此使用写线、字线和/或位线。根据精确度来设计这些线从而使与MRAM元件的磁耦合最佳化。通过组合通过位线和字线的电流,可以产生在晶片的平面中任何方向的补偿场。实际上这意味着只要存在干扰场,就有本底电流流过写线,将用来将数据写入选择的存储单元中的需要的脉冲添加到写线中。当然可以使用更加精细的方式来计算和组合操作MRAM器件(也就是写和读)所需要的电流和有源屏蔽所需要的电流。
可以独立地使用根据本发明实施例的有源屏蔽。这具有以下优势:它节省了被屏蔽器件制备过程中的几个处理步骤。如果使用如上面对于MRAM器件所解释的器件内的部件用于有源屏蔽,那么不需要额外的掩模步骤。也不需要新的材料和处理步骤。
然而,由于有源屏蔽消耗能量,因此它只对于很少暴露到磁场下或者对于能量消耗不是紧迫问题的MRAM应用是有用的。为了降低能量消耗,希望与任何类型的无源屏蔽(在附图中没有示出),例如在现有技术中所描述的无源屏蔽一起组合来使用有源屏蔽。这具有需要有源补偿的磁场更小的优势。而且,这种组合使得接近智能卡芯片的磁场要求。
保护免受磁场影响的无源屏蔽可以由具有相对高磁导率的金属形成。一种众所周知用于磁屏蔽以及具有高初始磁导率的这样的金属是镍铁高导磁合金(Mu Metal),可从卡彭特技术公司的卡彭特钢铁部(Carpenter Technology Corporation,Carpenter Steel Division)得到。另一种用于屏蔽层的材料可以是不导电的磁性氧化物,例如如MFe2O4这样的铁氧体,其中M=Mn,Fe,Co,Ni,Cu或Mg。根据器件特性和特定的处理要求,也可以使用水锰矿、铬铁矿和辉钴矿。而且,无源屏蔽材料也可以由例如镍或铁粒子这样的磁性粒子构成,将磁性粒子混合到例如玻璃封接合金或聚酰亚胺的不导电载体材料中。
希望与可磁化材料尽可能近地放置无源屏蔽,从而将屏蔽材料的使用减到最小,并且因此将相关的重量和成本减到最小。在优选实施例中,将有源屏蔽模块11嵌入到器件10中(分布式的或作为整体)。
根据本发明实施例的被屏蔽的半导体器件具有需要很小的额外芯片区域的优势:只用于作为简单电路的反馈判定电路14和对于磁传感器12每个MRAM IC的可能的几个额外的MRAM元件。如果使用参比元件作为传感器,那么甚至不需要额外的MRAM元件。
本发明可以广泛应用在包括磁敏材料的所有的片上系统(SoC)中,例如应用在MRAM中和应用在独立的MRAM芯片上,尤其用于可能遇到显著的干扰磁场的应用中,象例如智能卡、移动电话、汽车电子设备和电视中。本发明也可以用在将来可能出现的其它自旋电子(spintronic)器件中。
应该理解的是,虽然对于根据本发明的器件讨论了优选实施例、特定的结构和构造以及材料,但是在不偏离本发明范围和精神的情况下,可以在形式和细节方面进行各种变化或修改。