CN100547677C - 具有磁场传感器的mram芯片的非均匀屏蔽 - Google Patents

Abstract

本发明提供一种磁阻存储器器件(30)，包括磁阻存储器元件(10)阵列(20)和至少一个磁场传感器元件(32)，其中磁阻存储器器件(30)包括部分或非均匀屏蔽装置(40，41)，以至于与所述至少一个磁场传感器元件(32)相比，有差别地将所述磁阻存储器元件(10)阵列(20)从外部磁场屏蔽开。“有差别地”表示有5%的最小屏蔽差别，优选是10%的最小屏蔽差别。本发明还提供相应的屏蔽方法。

Description

具有磁场传感器的MRAM芯片的非均匀屏蔽

技术领域

本发明涉及一种方法和器件，用于定性检测或定量测量存在于磁阻存储器阵列，比如MRAM阵列上的外部磁场。当外部磁场超过某一门限值时，这种检测或测量可以用于在磁阻存储器元件编程期间采取防范措施。

背景技术

目前，磁性或磁阻随机存取存储器(MRAM)被许多公司看作快闪存储器的替代品。除最快的静态RAM(SRAM)以外，它具有替代所有存储器的潜力。这使得MRAM非常适合作为片上系统(SoC)的嵌入式存储器。它是一种非易失性的存储器(NVM)器件，这意味着保持存储的信息不需要任何电力。相对于大多数其它类型的存储器来说，这一点被看作是一个优点。MRAM存储器尤其是能够用于“移动”应用上，例如智能卡、移动电话、PDA等。

MRAM概念最初是在美国的Honeywell公司发展起来的，它将磁性多层器件中的磁化方向用作信息存储器，而将得到的电阻差用于读出信息。与所有的存储器器件一样，MRAM阵列中的每个存储器元件都必须能够保存代表“1”或“0”的至少两个二进制状态。

存在不同种类的磁阻(MR)效应，其中巨型磁阻(GMR)和隧道磁阻(TMR)是目前最重要的。GMR效应和TMR效应提供了实现只添加(a.o.)非易失性磁存储器的可能性。这些器件包括一叠薄膜，其中至少两层是铁磁性的或亚铁磁性的，并且由一层非磁性中间层分隔开。GMR是具有导体中间层结构的磁阻，TMR是具有电介质中间层结构的磁阻。如果在两个铁磁性或亚铁磁性膜中间放上非常薄的导体，那么，这种复合多层结构的有效平面电阻，在这些膜的磁化方向平行的时候最小，在这些膜的磁化方向反平行的时候最大。如果在两个铁磁性或亚铁磁性膜中间放上薄电介质中间层，那么，当这些膜的磁化方向平行的时候，将观测到膜之间的隧道电流最大(或者因此电阻最小)，当这些膜的磁化方向反平行的时候，膜之间的隧道电流最小(或者因此电阻最大)。

通常用上述结构从平行变到反平行磁化状态时电阻的百分比增量来测量磁阻。TMR器件能够比GMR结构提供更高百分比的磁阻，因此，具有更强信号和更高速度的潜力。与好的GMR存储器元件中10～14％的磁阻相比，新近的结果表明隧道效应给出了超过40％的磁阻。

典型的MRAM器件包括排列成阵列的多个磁阻存储器元件10，例如磁隧道结(MTJ)元件，图1A和1B示出了其中的一个。图2示出了磁阻存储器元件10阵列20。MTJ存储器元件10一般包括一个分层结构，这种结构包括定位或固定的(pinned)难磁化层11、自由层12和它们之间的电介质隔层13。磁性材料的固定层11具有总是指向同一方向的磁矢量。自由层12用于信息存储。自由层12的磁矢量是自由的，但是被限制在自由层12的易磁化轴之内，这个易磁化轴主要是由存储器元件10的物理尺寸决定的。自由层12的磁矢量指向两个方向之一：与固定层11的磁化强度方向平行或反平行，该磁化强度方向和所述易磁化轴一致。MRAM的基本原理是以磁化强度方向为基础，将信息作为二进制数据例如“0”和“1”来存储。这就是为什么磁数据是非易失性的，不会改变，直到受到外部磁场的影响。

向磁阻存储器元件10中存储或写入数据是通过施加磁场，从而导致自由层12中的磁性材料磁化成两种可能的存储态之一完成的。当MRAM元件10分层结构的两个磁性膜11、12被磁化为具有相同的取向(平行)时，数据是两个二进制数值中的一个，例如“0”，另外，如果MRAM元件10分层结构的两个磁性膜11、12被磁化为具有相反的取向(反平行)，那么这个数据是另一个二进制数值，例如“1”。这些磁场是通过使电流流过在这些磁结构外部的电流线(字线14、14a、14b、14c和位线15、15a、15b、15c)而产生的。要注意，两个磁场分量是用来区分选中的存储器元件10s和其它未被选中的存储器元件10的。

数据的读出是在施加磁场时，通过感测磁存储器元件10中的电阻变化来实现的。利用分层结构11、12、13的电阻随着取向是否平行而改变这一事实，该系统能够区分数据的两个二进制值，例如“0”或者“1”。用于读出所必需的磁场是通过使电流流过在这些磁结构外部的电流线(字线)，或者流过这些磁结构本身(通过位线15和感测线16)而产生的。对选中存储器元件10s的读出是通过一个连接到过孔21的串联晶体管17，以避免寄生电流流过其它存储器元件10实现的。

最常见的MRAM设计是1T1MTJ(每1个MTJ存储器元件10配1个晶体管17)类型的，如图1A和1B所示。包括多个存储器元件10的存储器阵列20包括正交的位线15a、15b、15c和字线14a、14b、14c，位线和字线分别在磁隧道结(MTJ)存储器元件10的上、下各自构图成两个金属层。位线15a、15b、15c与存储器元件10的难磁化轴平行，在易磁化轴方向产生磁场，而字线14a、14b、14c则在难磁化轴方向产生磁场。在某些设计中这种关系可以相反，即位线15可以产生难磁化轴磁场，而字线14可以产生易磁化轴磁场。对选中存储器元件10s的写入是通过同时施加电流脉冲通过相应位线15b和字线14a来完成的，这些位线和字线在这个选中存储器元件10s处交叉。得到的场的方向与存储器元件10s的自由层12的易磁化轴成45°角。在这个角度上，自由层12的切换场最小，因而可以用最小的电流完成写入。

有意或无意地暴露在强外磁场下会使得MRAM元件容易受损是它们的缺点。很高密度的MRAM阵列20对磁场特别敏感，主要是因为极小的MRAM元件10只需要相对弱的磁场进行读出/编程操作，这些读出/编程操作要依靠自由层12中磁矢量的切换或感测。这些磁矢量则容易因为这种外部磁场而受到影响，并改变它们的磁取向。

在编程操作期间如果存在一个额外的外部磁场，这会引起未选中磁阻存储器元件10有不需要的切换，因为流过电流线的电流的磁场与外部磁场的合成磁场，本身就可能大到足以切换未选中存储器元件10的状态。此外，如果外部磁场指向不同的方向，从而与流过电流线的电流产生的磁场相对抗，也会导致编程操作对选中存储器元件10s没有进行切换。这意味着电流流过电流线产生的磁场因为存在外部磁场，可以大到足以不需要地切换未选中的存储器元件10，而在没有外部磁场存在时这是不可能发生的。反过来，如果外部磁场具有不同的方向，磁场也可能太小以致不能切换选中的存储器元件10s，而在没有这个外部磁场时这是不可能发生的。

一种解决方案是将存储器元件与外部磁场屏蔽开。磁场屏蔽以例如1∶5或1∶10的场减弱比减弱局部磁场。因此在屏蔽下有效磁场明显减弱，在给定因子为1∶10的第二个实例中，也就是在屏蔽下加在MRAM阵列上的外部磁场是实际存在的外部磁场的十分之一。但是，屏蔽也有其局限性，因此总是可以施加更强的磁场，这个磁场会在磁阻存储器元件10的数据层附近产生具有干扰作用的外部磁场。

已经在本发明的申请人提交的其它专利申请中提出了一些解决方案，在这里将它们引入作为参考，例如“Data retention indicator forMRAM”，“Write-disable option for MRAM operation”以及“Active fieldcompensation during MRAM-write”。这些解决方案全都包括将磁场传感器结合进磁阻元件10阵列，或者将磁场传感器结合在磁阻元件10阵列附近，以便测量外部磁场值，并根据测量结果采取一些行动，例如禁止磁阻元件的编程，或者改变流过导体线的电流使其适合编程。

对于进行了屏蔽的MRAM芯片，这样做将问题简化为如何实现敏感的磁场传感器，因为必须测量弱场，即低于10奥斯特的场。实现这样的传感器，在测量弱磁场的时候，它们能够给出良好并且可靠的输出信号，被证明是困难的。

发明内容

本发明的目的是提供一种方法和器件，用于检测或测量磁阻存储器元件阵列附近的外部磁场，而不必使用非常敏感的磁场传感器。

上述目的是通过本发明的方法和器件实现的。

第一方面，本发明提供一种磁阻存储器器件，它包括磁阻存储器元件阵列和至少一个磁场传感器元件。该磁阻存储器器件包括部分或非均匀屏蔽装置，以至于与所述至少一个磁场传感器元件相比，有差别地将所述磁阻存储器元件阵列从外部磁场屏蔽开。阵列和磁场传感器元件在屏蔽上的差别超过了工艺变化，即屏蔽的差别至少有5％，屏蔽差别优选为至少10％，因此所述阵列可以比所述至少一个磁场传感器元件屏蔽得更多或更少。

所述至少一个磁场传感器元件可以用具有第一磁场减弱比的第一屏蔽装置来屏蔽，可以为磁阻存储器元件阵列提供具有第二磁场减弱比的第二屏蔽装置，所述第二磁场减弱比小于所述第一磁场减弱比。第二磁场减弱比可以比第一磁场减弱比小。或者第一磁场减弱比也可以是1∶1，这意味着对所述至少一个磁场传感器元件没有屏蔽。

所述磁阻存储器元件阵列和所述至少一个磁场传感器元件可以在单独一个芯片上单片集成。所述磁阻存储器元件阵列和所述至少一个磁场传感器元件也可以位于单独一个封装中分开的芯片上。或者所述磁阻存储器元件阵列和所述至少一个磁场传感器元件可以位于分开的封装中分开的芯片上。

第二方面，本发明提供一种方法，用于测量磁阻存储器元件阵列上存在的外部磁场。该方法包括用具有第一磁场减弱比的第一屏蔽装置屏蔽磁场传感器元件，用具有第二磁场减弱比的第二屏蔽装置屏蔽所述磁阻存储器元件阵列，其中所述第一和第二磁场减弱比互不相同，也就是有至少5％的屏蔽差别，以及根据所述第一和所述第二磁场减弱比的知识，确定所述磁阻存储器元件阵列上的所述外部磁场值。

所述第二磁场减弱比可以小于所述第一磁场减弱比。所述(局部)减弱了的磁场与外部磁场之间的关系可以是线性的，或者换句话说，对于一个特定的外部磁场范围，所述第一和第二磁场减弱比可以是常数。所述第一磁场减弱比可以是1∶1。

通过以下详细说明，同时结合附图，本发明的这些和其它特征、功能和优点将显而易见，这些附图用举例的方法说明本发明的原理。这里的描述只是用作实例，并不是要限制本发明的范围。以下引用的标号涉及附图。

附图说明

图1A说明MRAM编程原理，图1B说明MRAM读出原理。

图2是已知1T1MTJ MRAM设计的透视图，这种设计包括多个存储器元件和正交的位线与字线。磁隧道结(MTJ)位于位线和字线的交叉区域。这些MTJ的底部电极用过孔连接到选择晶体管上，读取存储器元件时使用它们。

图3说明本发明第一个实施例中在非屏蔽区域具有单片集成磁场传感器的部分MRAM屏蔽。

图4示出了本发明另一个实施例中具有非均匀屏蔽，也就是场传感器区域和存储器阵列区域具有不同场减弱比的MRAM芯片。

在不同的图中，相同的标号指的是相同或类似的元件。

具体实施方式

现在结合具体实施例并参考特定的附图来描述本发明，但是本发明不受它们的限制，而是仅仅由权利要求来限定。这些附图仅仅是示意性的，而不是限制性的。在这些附图中，为了进行说明，可能把有些元件的尺寸放大了，没有按比例画出。在本说明书和权利要求中用到了术语“包括”，它并不排除其它的元件或步骤。当涉及单数名词时所用的不定冠词或定冠词，例如“一”或“一个”，“这个”，也包括多个该名词，除非有其它具体说明。

另外，在本说明书和权利要求中的术语第一、第二等，是用来区别相似元件的，而不是描述次序或时间顺序。要明白，这样使用的这些术语在适当的情况下是可以互换的，在这里描述的本发明的实施例可以按其它次序工作，不只是按这里的描述或图示工作。

此外，在本说明书和权利要求中的术语顶部、底部、上面、下面等等，只是用于描述，未必是描述相对位置。要明白，这样使用的这些术语在适当的情况下是可以互换的，这里描述的本发明的实施例可以按其它的取向工作，不只是按这里的描述或图示工作。

本发明提供一种方法，用于检测或测量磁阻存储器元件阵列附近的外部磁场，可以将这种检测或测量用来在存在外部磁场时，减小对磁阻存储器元件错误编程的可能性，或者防止对磁阻存储器元件错误编程。还提供相应的磁阻存储器器件。

本发明的实施例中磁阻存储器器件30包括磁阻存储器元件10阵列20和磁场传感器单元31，如图3所示。

磁阻存储器元件10阵列20是以行、列按逻辑组织的。在这里的所有描述中，术语“水平”和“垂直”用来提供一种坐标系统，仅仅用于进行说明。它们不必但可以涉及器件的实际物理方向。另外，术语“行”和“列”是用来说明联系在一起的阵列元件集合的。这种联系可以是行和列的笛卡尔阵列形式；但是，本发明并不限于这种形式。如同本领域技术人员明白的一样，列和行能够很容易地相互交换，因此本说明中这些术语也能相互交换。也可以构造非笛卡尔阵列，并且这种阵列包括在本发明的范围以内。因此，术语“行”和“列”应当作广义解释。为了方便这种广义解释，采用了术语“以行、列按逻辑组织”。这意味着存储器元件集合是以一种地形(topographical)线性交叉方式联系在一起的；但是，其物理或拓扑布局不必如此。例如，行可以是圆，列可以是这些圆的半径，在本发明中将这些圆和半径描述为按行和列“进行逻辑组织”。同样，各种线的具体名称，例如位线和字线，或者行线和列线，都是为了方便说明以及涉及特定功能的通用名称，具体选择这些词不管怎样都不是为了限制本发明。应该明白，所有这些术语只是用于帮助更好地理解所描述的具体结构，而决不是要限制本发明。

提供磁场传感器单元31以检测或测量存储器阵列20附近的外部磁场。被检测或测量的外部磁场优选是邻近或靠近存储器阵列20的外部磁场，也就是会影响阵列操作的磁场。磁场传感器单元31可以包括至少一个模拟或数字的磁场传感器元件32。存储器阵列20附近的磁场可以直接或间接地用各种方法测量。

磁场传感器单元31可以包括任何类型的磁场传感器元件32，可以将它添加到包括磁阻存储器元件10的电路上，例如加在MRAM IC上。优选将磁场传感器单元31集成在磁阻存储器阵列20中。磁场传感器单元31可以包括，例如，作为传感器元件32的霍尔传感器，霍尔传感器是固态半导体传感器，它感测磁场强度并产生随着这个强度而改变的电压作为输出。

但是，在包括MRAM元件10的磁阻存储器阵列20的情况下，使用与阵列20中MRAM元件10具有相同叠层组成的磁隧道结作为磁场传感器元件32是有优势的。此外，MRAM元件10本身，或者不是用作存储器元件的附加MRAM元件，也可以充当磁场传感器元件32来监视局部的外部干扰场。

因为作为磁场传感器元件32的MRAM元件的双稳磁化结构，它们对弱磁场不是特别敏感。一旦它们明显地受到了场影响，产生能够感测到的输出信号，就存在包含数据的MRAM元件10也已经受到该干扰场影响的风险。因此，根据本发明的一个方面，不同程度地屏蔽磁阻存储器元件10和磁场传感器单元31，与磁场传感器单元31相比，更多地将磁阻存储器元件10从外部磁场中屏蔽开。屏蔽的差别可以表示为至少5％到10％。最小的屏蔽差别要有效就必须克服芯片上局部屏蔽因素可能的变化，例如作为以层厚、材料组成、磁畴结构等等表示的工艺变化的结果。这样做导致测量到的外部磁场值比磁阻存储器元件10阵列20上实际存在的外部磁场值要大。但是，因为屏蔽按照场减弱比减弱了局部的干扰外部磁场，因此根据磁屏蔽的场减弱比知识，能够从磁场传感器单元31测量得到的磁场值来确定在屏蔽之下MRAM阵列20上的有效磁场。

将阵列20和磁场传感器单元31屏蔽到不同程度可以根据本发明的第一个实施例，对包括磁阻存储器元件10阵列20和磁场传感器单元31的磁阻存储器器件30例如MRAM芯片进行部分屏蔽来实现。举例来说，在图3中提供了部分磁屏蔽装置33，它是这样一种磁屏蔽，它使得磁阻存储器器件30中的一部分，例如角落之一不受屏蔽。在这个不受屏蔽的位置上，实现例如包括多个磁场传感器元件32的磁场传感器单元31。通过这种方式，磁场传感器元件32测量磁阻存储器元件10阵列20附近存在的外部磁场的实际值，而取决于屏蔽的场减弱比，阵列20感受到的外部磁场更弱。例如，如果外部磁场具有磁场值H，屏蔽的场减弱比是1∶x，这样，磁场减弱比的数值介于0(无限屏蔽)和1(无屏蔽)之间，存储器元件10感受的外部磁场等于H/x。从测量到的磁场H，以及对于本发明的给定磁阻器件而言已知的场减弱比1∶x，能够确定阵列20上的外部磁场。

在附图中没有表示出来的第二个实施例中，只将磁阻存储器阵列20作了屏蔽，也就是在磁阻存储器元件10所在的位置作了屏蔽，象驱动电路(包括磁场传感器单元31)这种其它电路不进行屏蔽。

在第三个实施例中，如图4所示，本发明的磁阻存储器器件30可以是非均匀屏蔽的。这意味着包括至少一个磁场传感器元件32的磁场传感器单元31由具有第一场减弱比例如1∶2的第一屏蔽装置40屏蔽，而存储器阵列20由具有第二场减弱比例如1∶10的第二屏蔽装置41屏蔽。根据本发明，第二场减弱比比第一场减弱比小。

这个实施例具有从磁场传感器元件32的磁场值到受屏蔽的磁阻存储器阵列20的磁场值的转换具有更多灵活性的优点。在上文给出的实例中，能够得到1∶5的转换因子。这个选择可以例如通过针对特定的场范围精细调整磁场传感器单元31的传感器特性，而不考虑存储器阵列20的场减弱比来实现。

在另一个实施例中，采用与磁阻存储器阵列20的存储器单元10相同的基本单元的数据保持指示器(参见与本专利申请同一天提交，标题是“Data retention indicator for MRAM”的本申请人的专利申请，在这里将该专利申请引入作为参考)，可以通过使用不同的转换因子来实现，或者换句话说，通过对该基本单元和磁阻存储器阵列20的非均匀屏蔽来实现。因为与存储器阵列20相比，数据保持指示器能够暴露在更强外部磁场下这样一个事实，能够获得存储器阵列20中数据的数据保持状态。举例来说，屏蔽因子上小的差别，例如10％，就允许用足够的统计精度指示存储器阵列的数据保持状态，该统计精度例如为存储器阵列20中存储器元件10的标准偏差为σ情况下的切换场分布的6σ值。

将磁场传感器单元31与磁阻存储器器件30集成起来的不同方法包括在本发明的范围内，下面描述一些实例：

(1)第一种方法是将磁传感器单元31集成在磁阻芯片上——也叫作单片集成。因此，传感器单元31会非常靠近存储器阵列20，并且可能以某种方式包含在存储器阵列20本身里。也可以将该传感器单元31放置在芯片的一个角上，如图3所示。对传感器单元30和存储器阵列20的屏蔽是不同的，因而在磁阻存储器器件30上屏蔽是非均匀的。对传感器单元31的屏蔽不是必须有的，这样就实现了部分屏蔽。

(2)第二种方法是一种混合方法。磁场传感器单元31不再在上面放置磁阻存储器阵列20的基底例如硅的一部分上，例如在更大系统中的嵌入式MRAM(e-MRAM)，或SoC(片上系统)。由于实现不同功能的高成本，特别是在传感器领域，有一种‘水平’集成或系统级封装(system-in-package)的趋势，其中不同的芯片合成在单独一个封装里。这里的建议是将两个芯片合成在单独一个封装中，这两个芯片也就是包括磁阻阵列20的第一芯片和上面有至少一个磁场传感器元件32的第二芯片。这样做的一个原因可能是磁阻存储器芯片可能需要高级别的屏蔽，而磁传感器单元31则不需要高级别屏蔽这样一个事实。换句话说，用混合方式合成需要不同级别屏蔽的功能会节省成本。

(3)还有一种方法是简单地使用也是各自封装的两个不同的芯片。这样做的一个原因可能是磁阻存储器芯片需要更高级别屏蔽的事实，这种更高级别的屏蔽可以至少部分地集成在封装中，而不是芯片本身上。

要注意，所述至少一个磁场传感器元件32优选提供磁阻阵列20附近磁场的2D表示。所述至少一个磁场传感器元件32和阵列20之间的距离优选为使得存在于磁阻存储器阵列20中的场得到测量。因为主要考虑的是远磁场，因此长度标尺是适度的。根据集成的程度，如上所述，可以使用不同的距离。在片上实现中，所述至少一个磁场传感器元件32优选尽可能地接近磁阻存储器阵列20，或者在无屏蔽时到它的距离长达1cm。对于在单个封装中的混合实现，距离是1cm的量级，对于不同的封装，优选将所述至少一个传感器元件32和磁阻存储器阵列20紧靠在一起放置，比如一个接着一个，或者将所述至少一个传感器元件32放在磁阻存储器阵列20的顶部。

在所有上述集成类型中，可以将磁场传感器32的输出用作磁阻存储器阵列20所在位置局部的外部磁场的信号表示。根据磁场屏蔽40、41的场减弱比的知识和它们的关系，例如在它们之间存在线性或固定关系，能够确定在屏蔽41之下磁阻存储器阵列20上的有效磁场。

应该明白，尽管在这里针对本发明的器件描述了优选实施例、具体结构和配置以及材料，但是在不背离本发明的范围和精神的基础上，可以对形式和细节进行各种改变和修改。

Claims (7)

1.一种磁阻存储器器件，包括磁阻存储器元件阵列和至少一个磁场传感器元件，其中所述磁阻存储器器件包括部分或非均匀屏蔽装置，以至于与所述至少一个磁场传感器元件相比，有差别地将所述磁阻存储器元件阵列从外部磁场屏蔽开，有至少5％的屏蔽差别，

其中，所述至少一个磁场传感器元件是用具有第一磁场减弱比的第一屏蔽装置来屏蔽的，为所述磁阻存储器元件阵列提供具有第二磁场减弱比的第二屏蔽装置，所述第二磁场减弱比小于所述第一磁场减弱比。

2.如权利要求1所述的磁阻存储器器件，其中所述第一磁场减弱比是1∶1。

3.如权利要求1所述的磁阻存储器器件，其中所述磁阻存储器元件阵列和所述至少一个磁场传感器元件是在单独一个芯片上单片集成的。

4.如权利要求1所述的磁阻存储器器件，其中所述磁阻存储器元件阵列和所述至少一个磁场传感器元件位于单独一个封装中分开的芯片上。

5.如权利要求1所述的磁阻存储器器件，其中所述磁阻存储器元件阵列和所述至少一个磁场传感器元件位于分开的封装中分开的芯片上。

6.用于测量磁阻存储器元件阵列上存在的外部磁场的一种方法，包括：

-用具有第一磁场减弱比的第一屏蔽装置屏蔽磁场传感器元件，

-用具有第二磁场减弱比的第二屏蔽装置屏蔽所述磁阻存储器元件阵列，

-在所述第一和所述第二磁场减弱比之间有至少5％的屏蔽差别，以及

-根据所述第一和第二磁场减弱比的知识，确定所述磁阻存储器元件阵列的所述外部磁场值，

其中所述第二磁场减弱比小于所述第一磁场减弱比。

7.如权利要求6所述的方法，其中对于一个外部磁场范围，所述第一和第二磁场减弱比之间的关系是恒定的。

Images