TW200534595A - Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof - Google Patents
Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof Download PDFInfo
- Publication number
- TW200534595A TW200534595A TW093110261A TW93110261A TW200534595A TW 200534595 A TW200534595 A TW 200534595A TW 093110261 A TW093110261 A TW 093110261A TW 93110261 A TW93110261 A TW 93110261A TW 200534595 A TW200534595 A TW 200534595A
- Authority
- TW
- Taiwan
- Prior art keywords
- analog
- pipeline
- digital
- digital conversion
- cal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
200534595 玖、發明說明: 【發明所屬之技術領域】 本發明提供一種校正類比數位轉換器之方法及其裝置,尤指一種使用 一額外類比數位轉換模組數位校正管線式類比數位轉換器之方法及對靡之 管線式類比數位轉換器架構。 " 【先前技術】 官線式類比數位轉換器(pipeline ADC)是一種於高速、高解析度的類 比數位轉換應用中很常見的架構。在沒有使用任何修正(trim)或校1 ^calibration,包括類比及數位方式)技巧的情形下.,管線式類比數^轉換 器的解析度會由於諸如:製程所造成之電容不随、或運算放大器有限之 增,值等因素之限制,而大約只能達到十至十二位元的解析度。;要達到 更高位元的解析度,則必須使用額外的電路或技巧才能實現。 請參閱美國專利USPN5,499,027及USPN6,369,744。於上述兩篇專利 中」· 了具備數位自我校正(digitally self_calibrating)功^^ 之&線式颏比數位轉換益。根據上述專利,一類比數位轉換器包含有一管 =構,該管_構包含魏數級數轉換單元,而鮮類比數位轉 、早兀可包含有-個輸人級(inputstage)及複數個(^後級(subse_t )。為了對其中—特定級類_位轉換單元進行校正以消除前述各個 f所造·誤差,該類_位轉換器相對應於該特定級轉換單元另包含 ^校正單元,_類比數位轉換賴_較低等級之轉換單元、該校正 早π以及-崎應_特定級機單元之校正常數來對鋪定級轉 凡進行校正。 、 处X、、校正名數係於;f:父正設定模式(^版如i〇nSetupm〇de)時,利 » 1 200534595 用亥特定級轉換單元之輸入訊號設定為不同之固定值,再紀錄較低箄纽 之輸出值並做適當的運算而得,藉由此—設計,由於該組校正常^= 中式相同的_,_出來的’因此能夠精準地代表電路 誠她二而,由於上述自我校正方法係使用管線架構中較低等級之類比數# 、^來對目前之轉換單元進行校正,錄鱗級之轉換單元於進行 加要具有特定程度以上之準確度,而欲達到此一條件,則代表管ΐ t去j電路將更為耗電或者更佔面積(因電容面積愈大,匹配度愈佳), 三者代表電路將更為獅或者花費好時間以進行誤差㈣及校正二 【發明内容】 位自:2 要目的在於提供—種使用額外類比數位轉換模組之數 献正s線式數位轉換器及侧方法,以解決上述問題。 差於nt明之貫施例’係揭露一種使用於一管線式類比數位轉換器之爷 依序地串接以形成—管線,該方=二H =單元, 比數位轉換模組之數位輸出值計算複數組校正常數;以二; -权式…依據該報正常數校正該等雜數位轉解元之輸出訊號。 絲Ξ據揭露—種數位校正管線式類比數位轉換器, q木竹頦比輸入讯唬轉換為一數位輪屮觫, 包含有:複數個類比數位轉換單元地串接二式=數=:奐器 數位轉換單元具有複數個數位輸出端;官線’該等類比 至該管線’用來於-第-模式時量測類位轉換模組,搞接 用來 單元,耗接至鱗·數位轉換單元及該㈣的她數ς換校正 11 200534595 於第一模式時根據该量測之結果校正該等數位輸出端上之訊號以產生該 數位輸出訊號。 【實施方式】 請參閱圖一,圖一中顯示依據本發明一實施例之數位校正管線式類比 ,位轉換器(digitally Crated ADC) 200之示意圖。管線式類比數位轉換 器200包含有-官線架構加’官線架構21〇中包含有一輸人級以及複 數個隨後級214-1、214-2.....214-N,依序串接(cascade)如圖一所示; 亦包合有一杈正單7C 220,用來依據複數組校正常數對管線架構21〇之數位 輪出,進行校正。於本實施例接下來的說日种,管線式類比數位轉換器2〇〇 ,以母級1.5位it (1 jbus/stage)的架構為例,其電路组態及運作原理係為 熟習,項技術者所廣泛悉知’故不於此贅述。又熟習此項技術者應可理解, 除了每級1.5位元之應用外,本發明亦可配合每級i位元(触/啤)或每 級多位元(multi-bit/stage)等其他管線式類比數位轉換器之應用。 而管線式類_位轉換器200除了上述之組成元件之外,亦包含有一 ,外之類比數位轉換模組23〇,其係透過—多工器2施選擇性地祕至該 寻隨後級中之-214-1之類比輸出端,以對該隨後級别顿行校正 (祕础〇„) ’管線式類比數位轉換器又包含有一計算單元鳩, 接於類比數位轉換模組23〇之數位輸出端,以對類比數位轉換軸23〇之 數位輸出值進行適當之運算以產生校正單元細所需之該等校正常數 注意,於本實施例中,額外之類比數位轉換模組现係利用一積分類 =位轉換器(sigma-触aADC)來實現,其具有解析度高及電路面積小 寺k點’細熟習此項技術者應可理解財應被視為本發明之限制條件, 2他類型可達成_目的之_數位轉換器,觸於本發明所欲 範圍之内。 數位校正管線式類比數位職!! 之祕主要分為—誤差測量模式 12 200534595 (calib^ (runm〇de)〇m^„Jt# 式k ’官線式類比數位轉換器200會分別利用切換開關116 、
=正之隨後級114·Ι(Ι可為i〜N其中之—)之輸人端連接朗定之H 〇圖-中所不之+加£/4或·ν_、以及岭雜繼所產生之 ^用多工器230m將隨後級H4-I之類比輸出端搞接至類比數位轉換模组 230之輸入端、並依據此時類比數位轉換模組23〇之數位輸出值ς △⑽τ 利用計算單元24〇計算出相對應於每—隨後級㈣之校正常數。而於正 =作模式時,管線式類比數位轉換器綱則會利用校正單元勝依 式!所得到之該等校正常數來校正此時管線架構2Κ)所輸出之數 j出值,,精此降低或消除管線式類比數位轉換器細中各種因素所導致 之决差的影響。 祕if於誤差晴莫式時進行校正之隨後級购以及所使用之類比數位 的::實施例可以圖二中所示之簡圖來代表,其中用來控制複 及尚交互地開閉’其操作原理係為熟習此項技術 -二接下來將利關二依據本發明之—實施例說明於圖-中所 2計异單元240的運作原理。首先,假設於本例中管線架構加包含有 相H輸^級1級,隨後級13級)’而於隨後級第四級之後的輸出值因 很小而可忽略其影響,在此情形之下,因較後級之輸出值將 …、肩、、二過杈正,故將討論侷限於前四級之校正係數的計算。 中出對應於第1級1144之校正常數障轉),CALB(I)]的過程當 終了據圖三中所示之量測條件設定,包含·輸人端Vip、由數 之訊號所控制之固定偏壓V觸、以及依照上述設定所得之類比輸 ’可於類比數位轉換器230之數位輸出端ΣΔΟυτ分別讀取出數 ' S3(I)' ^ 5 ΕΚΑ® = S1(I)-S2(I)' ERB(I)= 、、多朵土 /上述之量測條件及各個參數之意義係為熟習此項技術者所廣 /之心知,故不於此重覆說明。 13 200534595 接下來請參閱圖四,圖四中係同時顯示管線架構210中目前受測之隨 後級1144的轉移曲線(transfercurve) 410以及額外之類比數位轉換模組 230的轉移曲線420。於轉移曲線410中係以虛線代表不考慮任何誤差之理 想轉移曲線,而以粗體線代表考慮了於隨後級114-1當中如電容不匹配等誤 差因素後所得到之實際轉移曲線。而於轉移曲線420中則以細體線代表不 考慮任何疾差之理想轉移曲線,而以粗體線代表考慮了類比數位轉換模組 230與管線架構210中之較低等級之間的增益誤差(gainerr〇r)及偏移誤差 (offset error)後所得到之實際轉移曲線。於圖四中所示之轉換曲線所代表 的思義係為熟習此項技術者所廣泛悉知。 為了充份描述增益誤差及偏移誤差,以下的說明係引入二參數£〇及 鲁
κ,並以以下式子代表轉移曲線42〇中該實際轉移曲線之轉移方程式 ί,Vin為類比數位轉換模 於本實施例中為14級。 其中Dout為類比數位轉換模組23〇之數位輸出值 組之輸入訊號,而N則為管線架構21〇之級數,文 如轉移曲線410所示 明係引入一誤差項(5,貝1】 訊號Vin如下: 示為了^述隨後級1144中之誤差因素,以下的說 則對應於S1及S2之類比數轉換獅230的輸入 ,以下的說
而將上述兩式代入式(1)中,則可得到: 14 200534595
Doutsl
Dout S2 2{n~j) 1 2{N~nK 2(N~n ^ K0 + 2K K0 + 2K + Κ0^2ΚΎ 2㈣-1 2{n~!)K 2{n~!) 3(5 ^〇 + 2i: 2 + K0 + 2K ^ K0 + 2K~4 而又由於ERA = Doutsi - D〇uts2 ’則可得: ERA = Doutsl -Doutsl
2 ㈣ 2{Ν-ηδ K0 + 2K + K0 + 2K (2) 為了利用計算單元240將校正常數[CALA(I),CALB(I)]求出,則轉移曲 線420中所表示之誤差(κ〇、K)需利用運算予以消除。於本實施例中先 處理轉移曲線420中所表示之誤差。於理想狀態下,上述之參數κ〇 = 〇、κ = 1’則式(2)中之ERA=2(N11) + 2(N小1)3,考慮前四級之情形則可得·· 舰⑷-29 = 29<54 歷(3) - 210 =21003 顯(2)-211 =2% ⑶ ERA(1)^212 =2ηδι 其中5!、δ"占3、占4分別為管線架構21〇中第一、二、三、四級之誤差 值。然而,實際狀態則是Κ0及Κ之影響無法忽略不計,同樣考慮前四級 之情形則可得: ' ERA(4) ERA(3) ERA(2) ERA(1) 21(, 1 21004 尺0 + 2尺 十 KQ^2K 211 丄 K0 + 2K 十 K0 + 2K 212 1 2ηδ2 K0 + 2K 十 Κ0 + 2Κ 213 1 2ηδχ κο^-ικ 十 Κ0λ·2Κ (4) 由於先前之假s’在此可設定54==()。則若想要利用計算單元施中之運瞀 動作依據^⑷所枕實際制值心林滅轉、如式⑶所示之理= 值,於本貫施例中計算單元240即可計算以下公式: 15 200534595 ERA—Cal(4)=〇 ERA—CaK3)=R〇und(ERA(3)/ERA(4)*512-1024) ERA_Cal(2)=Round(ERA(2)/ERA(4)*512-2048) ERA一 Cal(l)=R〇und(ERA(l)/ERA ⑷ *512-4096) 其中ERA—Cal(I),I=l〜4係代表去除如轉移曲線420中所表示之誤差後所 得之中間常數,Round則為四捨五入函數。而利用與上述推導過程相似之 運算動作,亦可得: ERB 一 Cal(4)=0 ERB一 Cal(3)=R〇und(ERB(3)/ERB(4)*512-1024) ERB_Cal(2)=Round(ERB(2)/ERB(4)*512-2048) Φ ERB 一 Cal(l)=Round(ERB(l)/ERB ⑷ *512-4096) 在利用上述運算動作去除了類比數位轉換模組230與管線架構210中之 較低等級之間的增益誤差及偏移誤差等誤差因素後,由於使用額外的比數 位轉換模組230所量測到的誤差值並未考慮到管線架構21〇中較低等級之 誤差所造成的影響,故於本實施例中可用以下之運算動作進行補償: ERA—Cal 一Add ⑷=ERA一 Cal ⑷ ERB 一 Cal一Add(4)=ERB 一 Cal(4) ERA_Cal_Add ⑶=ERA—Cal(3)-ERA—Cal ⑷ ERB—Cal」\dd(3)=ERB—Cal(3)-ERBJ^al ⑷ ERA一 Cal一Add(2)=ERA一 Cal(2)-ERA一 Cal ⑶ ERB—Cal—Add(2)=ERB-Cal(2)-ERB—CaK3) ERA—Cal一Add(l)=ERA—Cal(l)-ERA_Cal(2) ERB_Cal—Add(l)=ERB—Cal(l)-ERB—Cal(2) 之後再用以下的轉換公式即可求得校正常數[CALA(I),CALB(I)],I = 1〜4 : CALA(4)=ERA一 Cal-Add(4) CALB(4)=ERB—Cal一Add(4) 16 200534595 CALA(3)=ERA(3)—Cal 一Add +CALA(4)+CALB(4) CALB(3)=ERB(3) 一 Cal—Add+CALA(4)+CALB(4) CALA(2)=ERA(2) 一 Cal一Add +CALA(3)+CALB ⑶ CALB(2)= ERB(2)—Cal 一Add +CALA(3)+CALB ⑶ CALA(1)=ERA(1) 一 Cal 一Add+CALA(2)+CALB(2) CALB(1)= ERB(l)一 Cal一Add +CALA(2)+CALB(2) 最後將說明於正常工作模式時校正單元220依據校正常數[cala^) CALB(I)]對管線架構11〇之輸出值進行校正以得到校正後之數位輸出值
Dout一wiCal⑼〜Dout—wiCal(N)的操作原理。當運算單元23〇於誤差測量模 式中得到所需之校正常數[CALA(I),CALB(I)]後,校正單元22〇即可於 工作模式中產生數位輸出訊號Dout_wiCal之各位元D0ut_wiCal(I;)如下(1=1 〜N): 一一 若 C(I)=-1,則 Dout—wiCal(I) = D(I) - CALB(I) 若 C(I)= 0,則 Dout一wiCal(I) = D(I) 若 C(I)=+1,則 Dout—wiCal(I) = D(I) + CALA(I) 請注意’以上對計算單元23〇及校正單元22〇操作之敛述僅為本 =貫施例,翻此術者射理解,其餘何不偏離本發明之精_ 祀圍而㈣達到相同目的之架構及方法,均屬於本發明所欲保護之標的。 以上所述僅為本發明之實施例,凡依本發明 變化與修倚,皆應屬本發明專利的涵蓋範圍。D專j祕職之均等 【圖式簡單說明】 圖式之簡單說明 圖一為本發明-實關之數錢正管線式類比触轉㈣之方塊示意圖。 200534595 施例之示意 圖二為圖一中之隨後級及所使用之類比數位轉換模組的一實 圖0 圖三為圖二所使用的量測條件表。 圖四為圖一中之管線架構及類比數位轉換模組之轉移曲線示咅、圖 圖式之符號說明 200數位校正管線式類比數位轉換器 210管線 112輸入級 ~ 114-1,114-2, 114-3, ··… ·,114-N隨後級 116-1,116-2,116-3, ····· ,116-N, 118-1, 118-2,118-3,......,118-N 切 換開關 410, 420轉換曲線 220校正單元 230類比數位轉換模組 230m多工器 240計算單元
Ain, D(0), D(l), ......,D(N),Dout(0),Dout (1),......,D〇ut(N),
Dout一wiCal(O),Dout」viCal (1),......,Dout一wiCal (N),2A〇ut 訊號 18
Claims (1)
- 200534595 拾、申請專利範圍·· 數位轉換it包誤紐正方法’該管線式類比 以,-1線(ριρ会),有單元,依序地串接 轉換it利用料的類比數位轉換模組量測該等類比數位 依她⑶賴敝_值計算複 於一第二模式時,依據該等校 出訊號。 &妹正《紙數位難單元之輸 2. :r=— 3· 4. 第二員所述之方法,其中於該計算校正常數之步驟中 差所造成之;響位轉換單元,補償該管線中較低等級之誤 數位輸出_,齡線式舰數⑽換器包含有: 複數個類比數位轉換單元,依序地串接(㈣ade)以形成—管線 (pipelme)’t亥等類比數位轉換單元具有複數個數位輸出端; 名夕的類比數位轉換模組,搞接至該管線,用來於 旦 」則該等類比數_換單元:収 棋式時! 一校正單元,输__隨位轉鮮元及觸外_比數位轉換 19 200534595 量測之結果校― 6. 7· 8. 9. 如申請專利範圍第5項所述之營綠 類比數位轉換模組係為—積分三角二數奐器,其中該額外的 、數位轉換 S ( sigma-delta ADC )。 工:=二述之管線式類比數位轉換器,另包含有-多 工。口 _於§亥官線與該額外的類比數位轉換模組之間。有夕 明專f賴第5項所述之管線式類比數位轉換$,另包含有一十 异早兀,耦接於該額外的類比數位 另匕3有-计 產生複數峽JL常數。 雜彳H肖來絲該量測之結果 如申請專利範圍第8項所述之 =包含有執行去 10. 20
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093110261A TWI227071B (en) | 2004-04-13 | 2004-04-13 | Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof |
US10/907,673 US7071856B2 (en) | 2004-04-13 | 2005-04-12 | Pipeline ADC calibrating method and apparatus thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093110261A TWI227071B (en) | 2004-04-13 | 2004-04-13 | Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI227071B TWI227071B (en) | 2005-01-21 |
TW200534595A true TW200534595A (en) | 2005-10-16 |
Family
ID=35060037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093110261A TWI227071B (en) | 2004-04-13 | 2004-04-13 | Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US7071856B2 (zh) |
TW (1) | TWI227071B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI511468B (zh) * | 2012-08-22 | 2015-12-01 | Hittite Microwave Corp | 用以校準管線式類比至數位轉換器中級段之方法及裝置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2629396T3 (es) * | 2005-07-13 | 2017-08-09 | Sca Hygiene Products Ab | Disposición de sensores de dispensador automatizado |
US7310058B2 (en) * | 2005-07-13 | 2007-12-18 | Texas Instruments (India) Private Limited Texas Instruments Incorporated | Reducing the time to convert an analog input sample to a digital code in an analog to digital converter (ADC) |
TWI304686B (en) * | 2006-01-06 | 2008-12-21 | Realtek Semiconductor Corp | Pipeline analog-to-digital converter capable of sharing comparators |
US8754794B1 (en) | 2012-07-25 | 2014-06-17 | Altera Corporation | Methods and apparatus for calibrating pipeline analog-to-digital converters |
US8791845B2 (en) * | 2012-08-31 | 2014-07-29 | Texas Instruments Incorporated | Circuitry and method for reducing area and power of a pipelince ADC |
US8698658B1 (en) | 2012-10-24 | 2014-04-15 | Lsi Corporation | Apparatus, method and system for cancelling an input-referred offset in a pipeline ADC |
US10256834B1 (en) * | 2017-09-29 | 2019-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Analog to digital converter |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5499027A (en) | 1994-02-24 | 1996-03-12 | Massachusetts Institute Of Technology | Digitally self-calibrating pipeline analog-to-digital converter |
US5572212A (en) * | 1995-03-31 | 1996-11-05 | Exar Corporation | Pipelined analog to digital converter |
US5936562A (en) * | 1997-06-06 | 1999-08-10 | Analog Devices, Inc. | High-speed sigma-delta ADCs |
US5982313A (en) * | 1997-06-06 | 1999-11-09 | Analog Devices, Inc. | High speed sigma-delta analog-to-digital converter system |
US6222471B1 (en) * | 1998-01-15 | 2001-04-24 | Texas Instruments Incorporated | Digital self-calibration scheme for a pipelined A/D converter |
US6184809B1 (en) * | 1998-08-19 | 2001-02-06 | Texas Instruments Incorporated | User transparent self-calibration technique for pipelined ADC architecture |
FI107482B (fi) * | 1999-09-20 | 2001-08-15 | Nokia Networks Oy | Menetelmä analogia-digitaalimuuntimen kalibroimiseksi sekä kalibrointilaite |
AU2001243296A1 (en) * | 2000-02-22 | 2001-09-17 | The Regents Of The University Of California | Digital cancellation of d/a converter noise in pipelined a/d converters |
FR2809247A1 (fr) * | 2000-05-16 | 2001-11-23 | France Telecom | Convertisseur analogique-numerique pipeline avec mise en forme de bruit |
US6369744B1 (en) | 2000-06-08 | 2002-04-09 | Texas Instruments Incorporated | Digitally self-calibrating circuit and method for pipeline ADC |
JP2002094368A (ja) * | 2000-09-18 | 2002-03-29 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US6686860B2 (en) * | 2000-12-12 | 2004-02-03 | Massachusetts Institute Of Technology | Reconfigurable analog-to-digital converter |
US6606042B2 (en) * | 2001-05-23 | 2003-08-12 | Texas Instruments Incorporated | True background calibration of pipelined analog digital converters |
US6762707B2 (en) * | 2001-12-21 | 2004-07-13 | Slicex | Programmable architecture analog-to-digital converter |
US6891490B2 (en) * | 2002-06-05 | 2005-05-10 | Slicex, Inc. | Analog-to-digital converter with digital signal processing functionality to emulate many different sample frequencies, resolutions, and architectures |
US6784814B1 (en) * | 2003-03-07 | 2004-08-31 | Regents Of The University Of Minnesota | Correction for pipelined analog to digital (A/D) converter |
US6914549B2 (en) * | 2003-09-12 | 2005-07-05 | Texas Instruments Incorporated | Reconfigurable analog-to-digital converter |
US7034730B2 (en) * | 2003-10-03 | 2006-04-25 | Wright State University | Pipelined delta sigma modulator analog to digital converter |
US6970120B1 (en) * | 2004-06-12 | 2005-11-29 | Nordic Semiconductor Asa | Method and apparatus for start-up of analog-to-digital converters |
-
2004
- 2004-04-13 TW TW093110261A patent/TWI227071B/zh active
-
2005
- 2005-04-12 US US10/907,673 patent/US7071856B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI511468B (zh) * | 2012-08-22 | 2015-12-01 | Hittite Microwave Corp | 用以校準管線式類比至數位轉換器中級段之方法及裝置 |
Also Published As
Publication number | Publication date |
---|---|
TWI227071B (en) | 2005-01-21 |
US20050225462A1 (en) | 2005-10-13 |
US7071856B2 (en) | 2006-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7612703B2 (en) | Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error | |
CN107046424B (zh) | 具有双转换的adc后台校准 | |
US8174423B2 (en) | Pipelined analog-to-digital converter and sub-converter stage | |
US9362938B2 (en) | Error measurement and calibration of analog to digital converters | |
US8344920B1 (en) | Methods and apparatus for calibrating pipeline analog-to-digital converters | |
JP4811339B2 (ja) | A/d変換器 | |
CN107579740B (zh) | 提高流水线模数转换器输出精度的方法及模数转换器 | |
US20230198535A1 (en) | Calibration method of capacitor array type successive approximation register analog-to-digital converter | |
CN109889199A (zh) | 一种带斩波稳定的σδ型和sar型混合型adc | |
CN104467857B (zh) | 逐次逼近模数转换器系统 | |
US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
TW200534595A (en) | Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof | |
TW202207637A (zh) | 用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器 | |
JP2005304033A (ja) | ディジタル的に自己校正するパイプラインadc及びその方法 | |
CN108880546A (zh) | 一种应用于逐次逼近模数转换器的电容校正方法 | |
KR101686217B1 (ko) | 이중채널 비동기 파이프라인 sar adc | |
JP2005318582A (ja) | パイプラインadc較正方法およびその装置 | |
JP5014431B2 (ja) | パイプライン型ad変換器 | |
US8766832B1 (en) | Background calibration scheme for analog-to-digital converters | |
CN114696829A (zh) | 模数转换电路及流水线模数转换器 | |
JP2008294751A (ja) | A/d変換回路 | |
CN100442666C (zh) | 数字自我校正流水线式模拟数字转换器及相关方法 | |
JP2008182333A (ja) | 自己補正型アナログデジタル変換器 | |
JPS59133728A (ja) | A/d変換器 | |
Yurchenko et al. | Realization of Foreground Calibration and Correction of Pipelined ADC Based on 2.5-bit Stages |