TWI227071B - Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof - Google Patents
Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof Download PDFInfo
- Publication number
- TWI227071B TWI227071B TW093110261A TW93110261A TWI227071B TW I227071 B TWI227071 B TW I227071B TW 093110261 A TW093110261 A TW 093110261A TW 93110261 A TW93110261 A TW 93110261A TW I227071 B TWI227071 B TW I227071B
- Authority
- TW
- Taiwan
- Prior art keywords
- analog
- pipeline
- digital
- correction
- digital conversion
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Description
1227071 玖、發明說明: 【發明所屬之技術領域】 置’尤指一種使用 器之方法及對應之 本發明提供一種校正類比數位轉換器之方法及其裝 一額外類比數位轉換模組數位校正管線式類比數位轉換 管線式類比數位轉換器架構。 【先前技術】 管線式類比數位轉換器(pipeline·:)是-種於高速、高解 比數位轉換應财很常見翁構。在沒有使雌何修正(trim)或校又正 ==包括類比及數位方式)技巧的情形下,管線式類比數位轉換 益的解析度會由於諸如:製程所造成之電容秘配、 ,等因素之限制’而大約只能達到十至十二位元的解析度。若 更回位元的解析度,則必須使用額外的電路或技巧才能實現。 請參閱美國專利USPN5,499,027及USPN6,369,744。於上述兩 之(digitaUySelf_ealibfating)魏及其相關電路 s'” nt丨數位轉換ϋ。根據上述專利,—類比數位轉換器包含有一管 構,,管線架構包含有複數級類比數位轉換單元,而該等類比數位轉 、早=可ι含有-個輸錢(inputstage)及複數贿後級㈤叫福 ΓΓ) °為了對其巾—特歧_數_換單元進行校正以雜前述各個 2所造成的誤差’該類比數位轉換器相對應於該特定級轉換單元另包含 校正單元,而雜比數位轉換㈣卿較低等級之轉換單元、該校正 早=、以及-_胁該特歧賴單元之校正常數來對雜定級轉換 几進彳亍拍正。 处/、、且才又正g數係於才乂正設定模式(⑶仙加i〇nsetUpm〇de)時,利 1227071 之級轉換單元之輸人訊號設定為不同之固定值,再紀錄較低等級 :^並做?當的運算而得,藉由此—設計,該組校正常數是在與 中戶$二3式相同的狀況下所測量出來的’因此能夠精準地代表電路 轉換ΐϊ來法係使用管線架構中較低等級之類比數位 加播由ί,、有特度以上之準確度,硫達麻—條件,則代表管線 路將更為耗電或者更佔面積(因電容面積愈大,匹配度愈 或者代表電路將更為複雜或者花費更多時間以進行誤差量測及校正。 【發明内容】. 你6 =此本發明之主要目的在於提供—種使_外類比數轉換模組之數 位自我校正管線式類比數位轉換器及相關方法,以解決上述問題。 ^ 本發明之實施例,係揭露一種使用於一管線式類比數位轉換器之誤 法,該讀式類比數位轉換器包含有複數個類比數位轉換單元, =序地串接以臟-管線,該方法包含有:於―第—模式時,糊一 的,比數位轉換模組量測轉數位轉換單元;依據於該量測步驟中該 頜外的雜触讎散之触輪纽計算賴域正常數;以及於ζ -楔式時,依據該等校正常數校正該等類比數位轉換單元之輸出訊號。 依據本發明之實施例,亦揭露—種數位校正管線式類比數位轉換器, =將-類比輸人訊號轉換為-數位輸出訊號,該管線式類比數位轉換 包含有:複數個類比數位轉換單元,依序地串接以形成一管線,類= 數位,換單70具有複數個數位輸出端;—額外_比數位轉換模組·,輕 至該管線,絲於-第-模式時量繼_崎_解元·以及 單元,墟至鱗継數轉解元賴_比數轉難組,用又來 11 1227071 於一第二模式時根據該量測之結果校正該等數位輸出端上之訊號以產生該 數位輸出訊號。 【實施方式】 請參閱圖一,圖一中顯示依據本發明一實施例之數位校正管線式類比 數位轉換器(digitally calibrated ADC) 200之示意圖。管線式類比數位轉換 器200包含有一管線架構210,管線架構210中包含有一輸入級212以及複 數個隨後級214-1、214-2.....214-N,依序串接(cascade)如圖一所示; 亦包含有一校正單元220,用來依據複數組校正常數對管線架構21〇之數位 輸出值進行校正。於本貫施例接下來的說明中,管線式類比數位轉換器2〇〇 係以每級1.5位元(1.5bits/stage)的架構為例,其電路組態及運作原理係為 熟習此項技術者所廣泛悉知,故不於此贅述。又熟習此項技術者應可理解, 除了每級1.5位元之應用外,本發明亦可配合每級i位元(lbit/stage)或每 級多位元(multi-bit/stage)等其他管線式類比數位轉換器之應用。 而f線式類比數位轉換器200除了上述之組成元件之外,亦包含有一 額外之類比數位轉換模組23〇,其係透過一多工器23〇m響性地麵至該 等隨後級中之-214-1之類比輸出端,以對該隨後級2141進行校正 (caHbmtion) ’管線式類比數位轉絲2〇〇又包含有一計算單元24〇 ,於類比數位轉換模組23〇之數位輸出端,以對類比數位轉換模纟且2 =輸出值進行適當之運算以產生校正單元挪所需之該等校正常數 於本實施例巾’額外之類比數位轉換模組咖係利用一積分二 k等二轉ΐ器;i?TdeltaADC)來實現’其具有崎度高及電路面積小 然而《此項技術者應可理解這不應被視為本發明 範圍之内。 眺數位轉換裔,均屬於本發明所欲保護之 數位校正管線式類比數位轉換器細之操作主要分為—誤差測量模式 12 1227071 (calibration setup mode)以及一正常工作模式(run mode)。於誤差測量模 式時’管線式類比數位轉換器200會分別利用切換開關116J、118_〗將欲進 行才父正之隨後級U44G可為1〜N其中之一)之輸入端連接至固定之輸入值 (如圖一中所示之+Vref/4或-Vref/4、以及由各級控制器所產生之C(I)等)、 利用多工器230m將隨後級H4-I之類比輸出端耦接至類比數位轉換模組 23〇之輸入端、並依據此時類比數位轉換模組23〇之數位輸出值Σ Δ〇υτ 利用計算單元240計算出相對應於每一隨後級11ΦΙ之校正常數。而於正常 工作模式時,管線式類比數位轉換器200則會利用校正單元220,依據於誤 差測量模式中所得到之該等校正常數來校正此時管線架構21()所輸出之數 位輸出值,藉此降低或消除管線式類比數位轉換器2⑻中各種因素所導致 之誤差的影響。 上述於誤差測量模式時進行校正之隨後級114-1以及所使用之類比數位 轉換模組230 #-實施例可以圖二中所示之簡圖來代表,射用來控制複 數個開關器之訊號φΐ及ρ2係交互地開閉,其操作原理係為熟習此項技術 者所廣泛悉知。接下來將利用圖二依據本發明之一實施例說明於圖一中所 不之計算單元240的運作原理。首先,假設於本例中管線架構21〇包含有 14級(即輸入級1級,隨後級13級),而於隨後級第四級之後的輸出值因 相對而言誤差很小而可忽略其影響,在此情形之下,因較後級之輸出值將 無須經過校正,故將討論侷限於前四級之校正係數的計算。 於什异出對應於第I級114-1之校正常數[calaq),CALB⑴]的過程當 中,第-步係依據圖三中所示之量測條件設定,包含類比輸入端%、由^ 位輸入端之訊號所控制之固定偏壓Vbias、以及依照上述設定所得之類比輸 出端v0N,可於類比數位轉換器,230之數位輸出端Σ △ 〇υτ分別讀取出數 值 S1(I)、S2(I)、S3(I)、S4(I),之後再求出 ERA(I) = S1(I) - S2(I)、ERB如 S3(I)-S4(I)。上述之量測條件及各個參數之意義係為熟習此項技術者所廣 泛悉知,故不於此重覆說明。 、 13 1227071 接下來請參閱圖四,圖四中係同時顯示管線架構210中目前受測之隨 後級114-1的轉移曲線(transfercurve) 410以及額外之類比數位轉換模組 230的轉移曲線420。於轉移曲線410中係以虛線代表不考慮任何誤差之理 想轉移曲線,而以粗體線代表考慮了於隨後級114-1當中如電容不匹配等誤 差因素後所得到之實際轉移曲線。而於轉移曲線420中則以細體線代表不 考慮任何誤差之理想轉移曲線,而以粗體線代表考慮了類比數位轉換模組 230與管線架構210中之較低等級之間的增益誤差(gain error)及偏移誤差 (offset error)後所得到之實際轉移曲線。於圖四中所示之轉換曲線所代表 的意義係為熟習此項技術者所廣泛悉知。 為了充份描述增益誤差及偏移誤差,以下的說明係引入二參數K0及 K ’並以以下式子代表轉移曲線420中該實際轉移曲線之轉移方程式 (transfer function ) ·
Dout MN-I) --Vin + (K0 + 2K)Vref
2㈣K K0 + 2K (1) 其中Dout為類比數位轉換模組230之數位輸出值,Vin為類比數位轉換模 組之輸入訊號,而N則為管線架構21〇之級數,於本實施例中為14級。 如轉移曲線410所示,為了描述隨後級114_1中之誤差因素,以下的說 明係引入一誤差項5,則對應於51及82之類比數位轉換模組23〇的輸入 訊號Vin如下:
Vref ^ Vref ~2Γ+ 4
Vi打 S2 而將上述兩式代入式(1)中,則可得到: 14 1227071 D〇utsl = +2^lL·+ K0 + 2K2 K0 + 2K ΚοΤίκΤ
Dout _ 2,、-1 2㈣ K — 36 32 K0 + 2K 2 KO + 2K^K〇T2K^4 而又由於ERA = Doutsi - Douts2,則可得: ERA = DoutDout 2(料) ^0 + 2^ (2) 為了利用計算單元240將校正常數[cala^^caLBO)]求出,則轉移曲 線420中所表示之誤差(K0、K)需利用運算予以消除。於本實施例中先 處理轉移曲線420中所表示之誤差。於理想狀態下,上述之參數£〇 = 〇、尺 = l’則式(2)中之ERA = 2(N-I’1) + 2(N’I-1)占,考慮前四級之情形則可得: 鹽(4) - 29 =2904 腿(3) - 210 =21003 屬(2) - 211 =2ηό2 ⑶ ERA(l)^2n ^2ηό{ 其中δ" 53、心分別為管線架構21〇中第一、二、三、四級之誤差 值。然而’貫際狀關是KG及K之影響無法忽略稍,同樣輕前四級 之愔形則可得: ^ ' ERA(4)= ⑶= ERA(2)= ERA(1)= 210 4- 21004 K0 + 2K 卞 K0^2K 211 4- 2ηδ3 K0 + 2K r Κ0 + 2Κ 212 4- 2ηδ2 K0 + 2K T KQ + 2K 213 4- 213ό1 K0^2K 丁 Κ0 + 2Κ (4) 由於先前之假設,在此可設定(54 == 〇 則右想要利用計算單元240中夕運瞀 動作依據如別4)解之實際量測録料受綠 ^ 值,於本實施例中計算單it 24〇即可計算以下公式.飞(3)所不之理想 15 1227071 ERA—Cal(4)=0 ERA_Cal(3)=Round(ERA(3)/ERA(4)*512-1024) ERA一 Cal(2)=Round(ERA(2)/ERA(4)*512-2048) ERA一 Cal(l)=Round(ERA(l)/ERA ⑷ *512-4096) 其中ERA一Cal(I),I = 1〜4係代表去除如轉移曲線420中所表示之誤差後所 得之中間常數,Round則為四捨五入函數。而利用與上述推導過程相似之 運算動作,亦可得: ERB—Cal(4)=0 ERB一 Cal(3)=Round(ERB(3)/ERB(4)*512_1024) ERB_Cal(2)=Round(ERB(2)/ERB(4)*512-2048) ERB_Cal(l)=Round(ERB(l)/ERB(4)*512-4096) 在利用上述運算動作去除了類比數位轉換模組230與管線架構21〇中之 較低等級之間的增益誤差及偏移誤差等誤差因素後,由於使用額外的比數 位轉換模組230所量測到的誤差值並未考慮到管線架構21〇中較低等級之 誤差所造成的影響,故於本實施例中可用以下之運算動作進行補償·· ERA一Cal一Add(4)=ERA一 Cal(4) ERB—Cal—Add(4)=ERB-Cal(4) ERA一 Cal一Add(3)=ERA一 Cal(3)-ERA一 Cal(4) ERB—Cal一Add(3)=ERB 一Cal(3)-ERB 一 Cal ⑷ ERA一 Cal—Add(2)=ERA一 Cal(2)-ERA一 Cal(3) ERB 一 Cal—Add(2)=ERB-Cal(2)-ERB—Cal(3) ERA—Cal—Add(l)=ERA—Cal(l)-ERA—Cal(2) ERB—Cal—Add(l)=ERB—Cal(l)-ERB—Cal(2) 之後再用以下的轉換公式即可求得校正常數[CALA(I),CALB(I)],I = i〜4 : CALA(4)=ERA—Cal一Add(4) CALB(4)=ERB—Cal一Add(4) 16 1227071 CALA(3)=ERA(3)一 Cal一Add +CALA(4)+CALB(4) CALB(3)=ERB(3)一 Cal一Add +CALA(4)+CALB(4) CALA(2)=ERA(2)一 Cal 一Add + CALA(3)+CALB(3) CALB(2)= ERB(2)一 Cal一Add +CALA ⑶+CALB ⑶ CALA ⑴=ERA(1)一 Cal一Add +CALA(2)+CALB(2) CALB(1)= ERB(l)一 Cal一Add +CALA(2)+CALB(2) 最後將說明於正常工作模式時校正單元220依據校正常數[Cal CALB(I)]對管線架構110之輸出值進行校正以得到校正後之數位輪出值’ Dout—wiCal⑼〜Dout一wiCal(N)的操作原理。當運算單元23〇於誤差測量模 式中得到所需之校正常數[CALA(I),CALB(I)]後,校正單元22〇即可於】= 工作模式中產生數位輸出訊號Dout一wiCal之各位元D〇m一wiCal(I)如下(1=:1 若 C(I)=-1,則 Dout—wiCal(I) = D(I) - CALB(I) 若 C(I)= 0,則 Dout_wiCal(I) = D(I) 若 C(I)=+1,則 Dout—wiCal(I) = D(I) + CALA(I) 請注意’以上對計算單元23〇及校正單元22〇操作之欽述僅為本發明 =貫施例,翻此項技術者應可理解,其餘何不偏離本發明之精神及 範圍而能夠達到相同目的之_及方法,均胁本發騎欲保護之標的。 請專利範圍所做之均等 以上所述僅為本發明之貫施例,凡依本發明申 變化與修飾,皆應屬本發明專利的涵蓋範圍。 【圖式簡單說明】 圖式之簡單說明 轉換器之方塊示意圖 圖-為本發明-實關之數位校正管線式類比數位 17 1227071 圖二為圖一中之隨後級及所使用之類比數位轉換模組的一實施例之示意 圖。 圖三為圖二所使用的量測條件表。 圖四為圖一中之管線架構及類比數位轉換模組之轉移曲線示意圖。 圖式之符號說明 位校正管線式類比數位轉換器 —__ 、 一 112輸入級 __ 114-1,114-2,114-3,……,114-N 隨後級 _ 1164,116-2, 116-3, ......,116-N,118-1,118-2,118-3,……,118-N 切 換開關___ 410, 420轉換曲線_^__ 220校正單元_ 230類比數位轉換模組_ 230m多工器_ 240計算單元___ Ain, D(0), D(l), ......,D(N),Dout(0),Dout (1),......,Dout(N), Dout—wiCal(O),Dout—wiCal (1),.·····,Dout一wiCal (N),ΣΔΟιιΐ 訊號 18
Claims (1)
1227071 拾、申請專利範圍 1. -種使用於-Ί*線式継數轉換ϋ之誤差校正方法,該管線式慨 數位轉懸包含有減細比數_解元,依序地轉(e_de 以形成一管線(pipeline),該方法包含有·· 於-第-模式時額外的類比數位轉換模組量測該等類比 轉換單元; 依據於該量齡财麵外_比數轉換齡之紐輸出 數組校正常數;以及 异複 於一第广赋時’ «鱗校正常數校正該«貞比錄概單元之輸 出訊號。 ’ 2. 係包含有去除該類比數位轉換模組與該管線之間之誤差的運算ς作 m利範μ!項所述之方法,其中於該計算校正f數之步驟中 對應於母—類比數位轉換單元’補償該管線中較低等級 差所造成之影響的運算動作。 ** 3. ΐΓίί^圍第1項所述之方法,其中於該計算校正常數之步驟中 4. 之誤 5. 二數位轉換器,用來將—類比輸人訊號轉私 ^輸出喊,齡線式類比數位轉換器包含有: 複數個類比數位轉換單元,依序地串接(cascade)以形成—管線 -額’該等類比數位轉換單元具有複數健位輸出端; 測該爾·—第—模式時^ -校正單元位觀單元及簡相舰數位御 19 1227071 上之訊制之縣校正_數位輪出端 6· 7· 8. I™ ^ 貝刀二角類比數位轉換器(sigma-deltaADC)。 如申請專利範圍第5項所述之營綠 工器,輕接於該管線與該額外的_=員比數位轉換器,另包含有-多 、頬比數位轉換模組之間。 如申請專利範圍第5項所述之管 算單元,触於鞠相_數位數轉鮮,另包含有一計 產生複數組校正常數。 、果組,用來依據該量測之結果 如申請專利範圍第8項所述之 兀係包合有執行去除該類比 ^二數位轉換器’其中該計算翠 動作。 料組與該管線之間之誤差的運算 10.如申請專利範圍第i項所述之管 =元係包含有對應於每—類比數位^^知轉換器,其中於該計算 4級之喊所造叙影響的運算動作 %,齡姆該管線中較低 秦 20
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093110261A TWI227071B (en) | 2004-04-13 | 2004-04-13 | Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof |
US10/907,673 US7071856B2 (en) | 2004-04-13 | 2005-04-12 | Pipeline ADC calibrating method and apparatus thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093110261A TWI227071B (en) | 2004-04-13 | 2004-04-13 | Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI227071B true TWI227071B (en) | 2005-01-21 |
TW200534595A TW200534595A (en) | 2005-10-16 |
Family
ID=35060037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093110261A TWI227071B (en) | 2004-04-13 | 2004-04-13 | Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US7071856B2 (zh) |
TW (1) | TWI227071B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7310058B2 (en) * | 2005-07-13 | 2007-12-18 | Texas Instruments (India) Private Limited Texas Instruments Incorporated | Reducing the time to convert an analog input sample to a digital code in an analog to digital converter (ADC) |
EP1922811B1 (en) * | 2005-07-13 | 2017-04-12 | SCA Hygiene Products AB | Automated dispenser sensor arrangement |
TWI304686B (en) * | 2006-01-06 | 2008-12-21 | Realtek Semiconductor Corp | Pipeline analog-to-digital converter capable of sharing comparators |
US8754794B1 (en) | 2012-07-25 | 2014-06-17 | Altera Corporation | Methods and apparatus for calibrating pipeline analog-to-digital converters |
US8736471B2 (en) * | 2012-08-22 | 2014-05-27 | Hittite Microwave Corporation | Methods and apparatus for calibrating stages in pipeline analog-to-digital converters |
US8791845B2 (en) * | 2012-08-31 | 2014-07-29 | Texas Instruments Incorporated | Circuitry and method for reducing area and power of a pipelince ADC |
US8698658B1 (en) | 2012-10-24 | 2014-04-15 | Lsi Corporation | Apparatus, method and system for cancelling an input-referred offset in a pipeline ADC |
US10256834B1 (en) * | 2017-09-29 | 2019-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Analog to digital converter |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5499027A (en) * | 1994-02-24 | 1996-03-12 | Massachusetts Institute Of Technology | Digitally self-calibrating pipeline analog-to-digital converter |
US5572212A (en) * | 1995-03-31 | 1996-11-05 | Exar Corporation | Pipelined analog to digital converter |
US5936562A (en) * | 1997-06-06 | 1999-08-10 | Analog Devices, Inc. | High-speed sigma-delta ADCs |
US5982313A (en) * | 1997-06-06 | 1999-11-09 | Analog Devices, Inc. | High speed sigma-delta analog-to-digital converter system |
US6222471B1 (en) * | 1998-01-15 | 2001-04-24 | Texas Instruments Incorporated | Digital self-calibration scheme for a pipelined A/D converter |
US6184809B1 (en) * | 1998-08-19 | 2001-02-06 | Texas Instruments Incorporated | User transparent self-calibration technique for pipelined ADC architecture |
FI107482B (fi) * | 1999-09-20 | 2001-08-15 | Nokia Networks Oy | Menetelmä analogia-digitaalimuuntimen kalibroimiseksi sekä kalibrointilaite |
US6734818B2 (en) * | 2000-02-22 | 2004-05-11 | The Regents Of The University Of California | Digital cancellation of D/A converter noise in pipelined A/D converters |
FR2809247A1 (fr) * | 2000-05-16 | 2001-11-23 | France Telecom | Convertisseur analogique-numerique pipeline avec mise en forme de bruit |
US6369744B1 (en) * | 2000-06-08 | 2002-04-09 | Texas Instruments Incorporated | Digitally self-calibrating circuit and method for pipeline ADC |
JP2002094368A (ja) * | 2000-09-18 | 2002-03-29 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US6686860B2 (en) * | 2000-12-12 | 2004-02-03 | Massachusetts Institute Of Technology | Reconfigurable analog-to-digital converter |
US6606042B2 (en) * | 2001-05-23 | 2003-08-12 | Texas Instruments Incorporated | True background calibration of pipelined analog digital converters |
US6762707B2 (en) * | 2001-12-21 | 2004-07-13 | Slicex | Programmable architecture analog-to-digital converter |
US6891490B2 (en) * | 2002-06-05 | 2005-05-10 | Slicex, Inc. | Analog-to-digital converter with digital signal processing functionality to emulate many different sample frequencies, resolutions, and architectures |
US6784814B1 (en) * | 2003-03-07 | 2004-08-31 | Regents Of The University Of Minnesota | Correction for pipelined analog to digital (A/D) converter |
US6914549B2 (en) * | 2003-09-12 | 2005-07-05 | Texas Instruments Incorporated | Reconfigurable analog-to-digital converter |
US7034730B2 (en) * | 2003-10-03 | 2006-04-25 | Wright State University | Pipelined delta sigma modulator analog to digital converter |
US6970120B1 (en) * | 2004-06-12 | 2005-11-29 | Nordic Semiconductor Asa | Method and apparatus for start-up of analog-to-digital converters |
-
2004
- 2004-04-13 TW TW093110261A patent/TWI227071B/zh active
-
2005
- 2005-04-12 US US10/907,673 patent/US7071856B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7071856B2 (en) | 2006-07-04 |
TW200534595A (en) | 2005-10-16 |
US20050225462A1 (en) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107994903B (zh) | 模数转换电路及流水线模数转换器 | |
US9608655B1 (en) | ADC background calibration with dual conversions | |
TWI379518B (en) | Method and apparatus for calibration a delay chain | |
TWI509997B (zh) | 資料轉換電路及其方法 | |
US8842027B2 (en) | Analog to digital converter and method for evaluating capacitor weighting of digital-to-analog converter thereof | |
US8441379B2 (en) | Device and method for digitizing a signal | |
US20090027245A1 (en) | Method of gain error calibration in a pipelined analog-to-digital converter or a cyclic analog-to-digital converter | |
CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
US20150180498A1 (en) | Successive approximation register analog-to-digital converter and associated control method | |
TWI516034B (zh) | 用以校準管線類比至數位轉換器之方法與裝置 | |
TWI227071B (en) | Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof | |
CN107453756B (zh) | 一种用于流水线adc的前端校准方法 | |
CN115776299A (zh) | 一种低复杂度的tiadc时间失配误差校准方法 | |
JP2005304033A (ja) | ディジタル的に自己校正するパイプラインadc及びその方法 | |
Miki et al. | An 11-b 300-MS/s double-sampling pipelined ADC with on-chip digital calibration for memory effects | |
JP2005318582A (ja) | パイプラインadc較正方法およびその装置 | |
JP5754561B2 (ja) | 微弱電流測定装置 | |
CN102340311A (zh) | 模数转换设备、模数转换方法和电子装置 | |
US8339303B2 (en) | Method for improving the performance of the summing-node sampling calibration algorithm | |
CN111697968B (zh) | 信号处理系统及方法 | |
TW200534594A (en) | Error measurement method of digitally self-calibrating pipeline ADC and apparatus thereof | |
JP3877747B1 (ja) | A/d変換装置 | |
JP2008182333A (ja) | 自己補正型アナログデジタル変換器 | |
CN111399581A (zh) | 一种具有相关双采样功能的高精度温度传感器 | |
JP3514316B2 (ja) | Ad変換器 |