TW200534438A - Semiconductor device and the manufacturing method - Google Patents

Semiconductor device and the manufacturing method Download PDF

Info

Publication number
TW200534438A
TW200534438A TW093141802A TW93141802A TW200534438A TW 200534438 A TW200534438 A TW 200534438A TW 093141802 A TW093141802 A TW 093141802A TW 93141802 A TW93141802 A TW 93141802A TW 200534438 A TW200534438 A TW 200534438A
Authority
TW
Taiwan
Prior art keywords
layer
electroless
plating
wiring substrate
plating layer
Prior art date
Application number
TW093141802A
Other languages
English (en)
Inventor
Kenichi Yamamoto
Haruo Akahoshi
Ryosuke Kimoto
Takashi Miwa
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200534438A publication Critical patent/TW200534438A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/52—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating using reducing agents for coating with metallic material not provided for in a single one of groups C23C18/32 - C23C18/50
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200534438 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置、半導體裝置之製造技術 以及配線基板之製造技術，特別是關於一種提高具有焊接 用端子之配線基板或使用有其之半導體裝置的焊接之強度 的技術。 【先前技術】 於配線基板上格載半導體晶片並藉由接線連接，以覆蓋 半導體晶片以及接線之方式形成密封樹脂，於配線基板下 面之焊盤部連接焊球，藉此製造BGA封裝形態之半導體裝 置。配線基板之焊球連接用之焊盤部包含例如於表面施以 電鍍處理之銅膜（Cu焊墊）。 於曰本專利特開平1〇-1634〇4號公報中揭示有一種技 術，其於BGA用輸出入端子之Cu焊墊表面藉由無電解電鍍 法形成含有P之Νι電鍍層後，進而藉由無電解電鍍法形成八以 電鍍層，於該Cu焊墊上安裝焊球。又，揭示有於Cu焊墊表 面藉由無電解電鍍法形成含有p之川電鍍層後，進而藉由無 電解電鍍法形成Au電鍍層，於該經無電解電鍍處理之〇11焊 墊連接焊球時，Αιι電鍍層之人11會擴散至焊球中，並且含有 P之Ni亦會與焊球中之“生成Ni_Sn化合物，伴隨犯之移 動’ Ni電鍍層中所含有之p之表面濃度會異常增高，該p之 濃度較高地濃縮之P濃縮層會降低焊球與Cu焊墊之接合強 度（參照專利文獻丨）。 [專利文獻i]特開平10-163404號公報 98121.doc 200534438 [發明所欲解決之問題] 根據本發明者之研究，可重新認識以下情形。 研究於表面形成有無電解電鍍層之焊盤部(cu焊塾 焊球時之焊球之連接強度之結果，發 化成於焊盤部（C11焊 塾让之含有P之Ni電鑛層與㈣合金(化合物)層之界面產 生之微小空隙係造成焊球之連接強度降低之原因，上述
Sn-Ni合金（化合物）係於連接焊球時焊球之％與含有p之犯 電鑛層之Ni反應而形成者。㈣成此種微小之空隙，則焊1 盤部之焊接之強度會降低，例如BGA封裝之連接有焊球之 半導體裝置中焊球之連接強度會降低，有可能降低半導體 裝置之可靠性。 本發明之目的在於提供一種可提高焊#之強丨的技術。 本發明之其他目的在於提供一種可提高半導體裝置之可 靠性的技術。 本發明之上述以及其他目的與新穎特徵自本說明書之闡 述以及附圖當可明確瞭解。 【發明内容】 絲簡單說明於本申請案中所揭示之發明中具代表性者之 概要如下。 本發明係於配線基板之焊接用之複數個端子上形成含有 石4(P)之無電解鎳（Ni)電鍍層，並於其上形成其他無電解電 鍍層日守鎳（Νι)自底層之含有磷（P)之無電解鎳（Ni)電鍍層向 電錢液中之溶出量設為5χ1(Γ6 kg/m2以下者。 又’本發明係於半導體裝置之配線基板之複數個端子連 98121.doc 200534438 該複數個端子含有形成於配線基板之主面 有複數個焊球， 的以銅為主成分之導體層以及形成於導體層上之含有填（p) 的…电解鎳（Νι)電錄層，於含有鱗⑺之無電解錄⑼）電鑛層 。知球之間屯成有包含錫（Sn)與錄（叫之合金層，於古亥人金 層與含有之無電解錄⑽電鍍層之界面未形成 以上之空隙者。 [發明之效果] 么么間早說明於本申諳崇φ 一
十T明茶〒所揭不之發明中由代表性者所 獲得之效果如下。 可提高焊接用端子之焊接之強度。 又’可提咼半導體裝置之可靠性。 【實施方式】 於以下之實施形態中，為了方便起見，有其必要時，分 割為複數個部分而加以説明，但除特別明示之情形以外， 該等並非互無關係者，-方為他方之一部或者全部之變形 :、詳細、補充説明等之關係。又，以下之實施形態中y 言及要素之數等（包含個數、數值、量、範圍等）之情形時，％ 除特別明示之情形以及原理上較明確地限定於特定之數的 情形等以外，並非限定於該特定之數者，亦可為特定之數 以上或以下。進而，以下之實施形態中，其構成要素（亦包 合要素步驟等）除特別明示之之情形以及原理上較為明確 · 的認為係必須之情形等以外，並非必須者。同樣，以下之 實施形態中，言及構成要素等之形狀、位置關係等時，除 特別明示之情形以及原理上明確認為並非如此之情形等以 98l21.doc 200534438 外’實質上亦包含近似或者類似於該形狀等者等。該情形 就上述數值以及範圍亦相同。 以下，依據圖式詳細説明本發明之實施形態。再者，用 以說明實施形態之全圖中，具有相同功能之構件賦予相同 之符號，省略其重複説明。又，以下之實施形態中，除特 別需要時以外，原則上不重複說明同一或者相同之部分。 又，實施形態中所使用之圖式中，即使為剖面圖，為易 於觀察圖式亦有省略影線之情形。又，即使為平面圖，為 易於觀察圖式，亦有賦予影線之情形。 參照圖式説明本實施形態之半導體裝置及其製造方法。 圖1係本發明之一實施形態之半導體裝置之側面圖，圖2 係其剖面圖（側®剖面圖），圖3係其主要部分剖面圖（部分放 大剖面圖）。 本貫施形癌之半導體裝置1係面安裝形之半導體封裝，例 如BGA(Ball Grid Array package ’球狀柵格陣列封裝）、 MAP(MoM Array Paekage，鑄模陣列封裝）、(_ Array Package ’平臺柵格陣列封裝）或者csp(chip Package，晶片尺寸封裝）形態等之半導體裝置。 圖1至圖3所示之本實施形態之半導體裝置】具有：配線遵 板2，搭載於配線基板2之主面（上面如上《半導體晶片（年 導體疋件）3,電性連接半導體晶片3之電極（烊塾如與配絲 基板2之主面^導電性焊盤部（端子、電極、烊墊、配線、 導體部）4a之間的接線5，以覆蓋半導體晶片3以及接線5之 方式形成於配線基板2之主面2a上的密封樹脂（密封部、鎮 98121.doc 200534438 模树脂、樹脂體）6，以及連接於配線基板2之主面（下面）2b 之‘電性焊盤部（端子、電極、焊墊、配線、導體部）4b的焊 球（球電極）7。再者，圖3表示配線基板2與焊球7之連接部附 近之部分放大剖面圖。 配線基板（封裝用配線基板、封裝基板）2雖未圖示，但具 有積層例如包含樹脂材料（例如玻璃環氧樹脂）、有機高分子 材料或者陶瓷材料（例如氧化鋁（氧化鋁、Ai2〇3))等之複數 個絶緣層（基材層）與複數個導體層（配線層、導體圖案層） 而一體化之多層構造，即所謂之多層基板（多層配線基板）。 至於形成配線基板2之導體層之材料，可使用銅等導電性良 好之材料。 於配線基板2之主面2a(半導體晶片3搭載側之主面2心形 成有複數個用以經由接線5與半導體晶片3之電極3a電性連 接之導電性焊盤部4a。於配線基板2之主面2b(焊球7連接側 之主面2b，此處係與主面2a相反側之主面2b)形成有複數個 焊球7連接用之導電性焊盤部仆。配線基板2之主面h之焊 盤部4a與主面2b之焊盤部4b經由形成於配線基板2(之絶緣 層）之未圖示之通孔（通孔内之導體）或形成於配線基板2之 絶緣層間之内部配線層（未圖示）等電性相連接。又，作為配 線基板2，可使用上述積層複數個絶緣層（基材層）與複數個 導體（配線）層之多層基板，或者亦可使用於一個絶緣層（基 材層）之表面以及背面形成有導體層的基板。 亦如圖3所示，於配線基板2之主面2b上形成有例如銅膜 (銅箔）等包含以銅為主成分之導電體材料的導體層（導體 98121.doc -10· 200534438 膜）11，於配線基板2之主面2b上以覆蓋該導體層u之方式 形成有具有開口部12a的阻焊層12。於自阻焊層12之開口部 12a露出之導體層丨丨之表面形成有實施有電鍍處理之電鍍 層13。關於該電鍍處理，以下將詳細加以説明。藉由自阻 焊層12之開口部12a露出之導體層u及其表面之3電鍍層 13，形成配線基板2之焊球7連接用之焊盤部讣。構成焊盤 部4b之導體層（銅膜）n之膜厚例如為1〇〜4〇 μιη左右。焊盤 部4b係配線基板2之焊接用端子（用以連接焊球7之端子），於 各焊盤部4b連接有焊球7。焊球7可作為半導體裝置丨之外部 連接端子發揮功能。焊球7包含例如無Pb(鉛）焊錫。又，於 配線基板2之主面2a上藉由與導體層u相同之材料形成有 配線或焊盤部4a形成用之導體層（導體膜、銅膜）14。藉由自 配線基板2之主面2a上之阻焊層12露出之導體層14，形成接 線焊接用之焊盤部4a。焊盤部4a之表面亦實施電鍍處理形 成電鍍層。 半導體晶片3係例如於包含單晶矽等之半導體基板（半導 體晶圓）上形成各種半導體元件或者半導體積體電路等 後，根據需要實行半導體基板之背面研磨後，藉由切割等 將半導體基板分離為各半導體晶片3者。半導體晶片3仰 (face哪，面向上）焊於配線基板2之主面“上。因此，半導 體aa片3以其表面（半導體元件形成側之面）朝向上方之方气 搭載於配線基板2之主面2a上，半導體晶片3之背面（與半導 體元件形成側之面為相反側之面）經由接合材（晶片接合 材、接著材）1 5接合（接著）於配線基板2。 98121 doc -11 - 200534438 ;半‘體aa片3之表面形成有複數個電極（焊墊、焊墊電 極）3a電極3a電性連接於形成於半導體晶片3之半導體元 件或者半導體積體電路。半導體晶片3之電極仏分別經由接 、友电I·生連接於配線基板2之主面2&之焊盤部h。接線5包含 例如金（Au)線等金屬細線等。 、於配線基板2上以覆蓋半導體晶片3以及接線5之方式形 成有么封树脂6。密封樹脂6包含例如熱固性樹脂材料等之 树月曰材料等’亦可包含填充料等。例如可使用包含填充料 之裱氧樹脂等形成密封樹脂6。藉由密封樹脂6密封且保護 半導體晶片3或接線5。 繼而，就本實施形態之半導體裝置之製造步驟加以説 明。圖4係表示本實施形態之半導體裝置之製造步驟的製造 製程流程圖。圖5係用於本實施形態之半導體裝置之製造的 配線基板2 1之整體平面圖，圖6係配線基板2丨中之一個基板 區域21c及其周邊區域之平面圖。圖7至圖12係本實施形態 之半導體裝置之製造步驟中之剖面圖（主要部分剖面圖）。再 者’圖5表示連接焊球7之側之主面21b(對應於主面2b)側， 圖6表示與圖5為相反側之主面即搭載半導體晶片3側之主 面21a(對應於主面2a)。又，圖7至圖11表示對應於一個基板 區域21c之剖面，圖12表示由一個基板區域21c所製造之半 導體裝置1。 首先，準備配線基板（封裝用配線基板、封裝基板、配線 基板母體）21(步驟S1)。 配線基板21係複數個基板區域（配線基板、單位區域、單 98121.doc -12- 200534438 位配線基板區域）2 1 c連接而形成之多連之配線基板（多連封 裝基板、複數個安裝基板），其係於下述配線基板21之切斷 步驟中切斷而分離為各個基板區域21c者。經分離之各基板 區域2 1 c對應於上述配線基板2。各基板區域2 1 c具有相同之 構成’自各基板區域21 c製造一個半導體裝置，配線基板2工 成為複數個基板區域2 1 c於圖5之上下左右方向有規則地排 列配置之構造。 此種配線基板21如上述配線基板2般 層（基材層）與導體層（配線層）而一體化之多層基板（多層配 線基板），可使用各種方法形成（製造）。 依據加咼法説明配線基板21之製造方法之一例。首先， 精由蝕刻等圖案化配置於核心材（以樹脂與玻璃織布之複 合材料為例之薄片兩面貼有銅箔等導電性金屬材料）之兩 面的導體層，根據需要形成通孔。通孔可使用鑽子或者雷 射於核心材中鑽開貫通孔後，藉由金或銅等導電性良好之 金屬材料實施電鑛而形成。進而，將積層材（於以樹脂與玻 2織布或無機填充料等之複合材料為例之薄片單面貼有銅 落等導電性金屬材料）配置於核心材之兩面，加以㈣，藉 此積層。壓著I’分別藉由蝕刻等圖案化配置於積層材單 導體層*艮據需要形成通孔。通孔之形成方法基本與 目同。可以此種方式形成作為於内部與兩主面形成 麻2^層之多層基板（多層配線基板）的配線基板21。配線基 方J加两法以外，亦可使用印刷法或薄片積層法等各種 以製造’並非僅限定於上述製造方法。 9812 丨.doc 200534438 進而，於配線基板2 1之一方或者兩方之主面形成阻焊 層。例如，於配線基板2 1之主面2 1 b形成阻焊層（對應於圖3 之阻焊層12) ’其覆盖形成於配線基板21之主面2ib之導體 層（對應於圖3之導體層11)’且具有例如露出焊球7連接預定 區域之導體層（導體層11)的開口部（對應於圖3之開口部 12a)。 於以此種方式所準備之配線基板21之半導體晶片3搭載 側之主面21a(對應於主面2a)之各基板區域21c中形成有接 線5連接用之複數個焊盤部4a(露出），於與主面2^為相反側 之主面即配線基板21之焊球7連接侧之主面21 b(對應於主 面2b)之各基板區域21c中，形成有焊球7連接用之複數個焊 盤部4b(露出），該等4a、4b排列配置。於配線基板21之各基 板區域21c中，焊盤部4a與焊盤部4b經由形成於配線基板 21 (之絶緣層）之未圖示的通孔（通孔内之導體）或形成於配 線基板21之主面或者内部之配線層（未圖示）等而電性連接。 其後’對於配線基板2 1之主面2 1 a、2 1 b實施電艘處理。 即’配線基板21之主面2 1 a、2 1 b中露出之焊盤部4a、4b例 如包含设置於配線基板21之主面21a、21b之銅膜（銅箔）等包 含以銅為主成分之導電體材料的導體層（導體層U、14)，於 該銅之焊盤部4a、4b之表面實施電鍍處理（步驟S2)。於本實 施形態中’該電鍍處理使用無電解電鍍法。藉由該無電解 電鍵處理於銅之焊盤部4a、4b上依次形成含有P(磷）之無電 解Ni(鎳）電鍍層、無電wPd(鈀）電鍍層以及無電解Au(金）電 鍵層。關於步驟S2之電鍍處理，以下詳細加以説明。 98121.doc 200534438 以此種方式準備配線基板21，於焊盤部4a、仆之表面實 施電鍍處理（無電解電鍍處理），藉此獲得圖7所示之本實施 幵y悲中所使用之配線基板2丨。其後，如圖8所示，於配線基 板21之各基板區域21c經由接合材15搭載半導體晶片v步 驟S3)。此時，以半導體晶片3之背面側成為配線基板2丨之 主面21a側之方式實施仰焊。 、、孩而如圖9所示，實行接線焊接步驟，電性連接半導體 曰曰片3與配線基板2(步驟S4)。即，經由接線5電性連接半導 體曰曰片3之表面之電極3a與配線基板21之主面21a之焊盤部 4a ° 繼而，如圖10所示，實行鑄模步驟（例如轉印鑄模步驟）， 於配線基板21上以覆蓋半導體晶片3與接線5之方式形成密 封樹脂6(步驟S5)。密封樹脂6之形成可使用例如熱固性樹 月曰材料等樹脂材料，例如可使用包含填充料等之環氧樹脂 等形成密封樹脂6。 繼而，如圖11所示，於配線基板21之主面21b形成（連接） 焊球7(步驟S6)。例如，以配線基板21之主面2ib朝向上方 之狀態搭載焊球於設置於配線基板21之主面21b的焊盤部 4b上，實行回流處理（熱處理）形成連接於配線基板η之主面 2 1 b之焊盤部4 b的焊球7。 其後，如圖12所示，使用切割機（未圖示）等，於特定位置 (基板區域21c間之切割線）切斷配線基板21(或者配線基板 21以及密封樹脂6)，切離為個片，分離為各半導體裝置ι(步 驟S7)。藉此，可獲得（製造）個片化之半導體裝置丨。所製造 98121.doc -15- 200534438 同導體衣置1可安裝（搭載）於安裝基板等。 板了？表示將半導體裝置1安裝於安裝基板(安裝用基 (線基板、外部基板、主板…之狀態的側面圖，圖Μ 署 要邛为剖面圖(部分放大剖面圖圖Μ表示半導體裝 1之焊球7與安裝基板31之連接部附近之部分放大剖面 圖0 、酋—衣基板3 1係、用以安裝（焊接安裝）半導體封裝形態之半 導體^置1之配線基板，於安裝半導體裝置⑽之主面川以 ^女1基板31之主面31a上之阻焊層33露出之方式形成有 導電性焊盤部（端子、電極、配線、導體部）32，於該焊盤部 32連接有半導體裝置丨之焊球7。例如，於安裝基板η之主 面3 U.合載半導體裝置j，並實行回流處理(熱處理)，藉此可 將半導體裝置1之焊球7連接於安裝基板31之焊盤部32。 女破基板3 1之嬋盤部32包含例如銅膜（銅箔）等以銅為主 成刀之‘體層（導體膜），於該銅焊盤部32之表面實施電鍍處 理從而形成電鍍層34，將半導體裝置丨之焊球7連接於經電 鍍處理之焊盤部32。於本實施形態中，作為安裝基板31之 焊接用端子之焊盤部32之表面的電鍍處理較好的是實施與 配線基板2 1 (配線基板2)之焊接用（焊球7連接用）之焊盤部 4b之表面之電鍍處理（即步驟82之電鍍處理）相同的電鍍處 理。 繼而，就本實施形態之半導體裝置之製造步驟中配線基 板2 1 (配線基板2)之焊盤部4 a、4 b之電錄處理，即步驟g 2之 電鍍步驟加以詳細説明。 98121.doc -16 - 200534438 於配線基板21(配線基板2)之焊接用（焊球7連接用）之銅 焊盤部4b之表面實施電鍍處理，將焊球7連接於經電鍍處理 之焊k邛4b，但於本實施形態中，使用無電解電錢法實行 對配線基板21(配線基板2)之焊盤部牦、41)之電鍍處理（即步 驟S2之電鍍步驟）。 與本實施形態不同，使用電解電鍍法於配線基板之主面 之焊盤部之表面實施電鍍處理之情形時，需要於配線基板 形成用以流動電流之電鍍用配線。圖15係表示比較例之配 線基板41之整體平面圖，該比較例之配線基板“形成有用 、使用電解電鍍法於焊盤部4a、4b之表面實施電鍍處理的 電鍍用配線42，圖16係配線基板41中之一個基板區域 41c(對應於基板區域21c)及其周邊區域之平面圖。配線基板 41除形成有電鍍用配線42以外，具有與上述配線基板幻大 致相同之構成。又，圖15對應於上述圖5，圖16對應於上述 圖6。又，圖15以及圖16中，為便於理解省略部分電鍍用配 線4 2之圖示。 根據半導體裝置之小型化或多端子化等，若不斷發展焊 盤部4a、4b或焊球7之夾間距化，則難以於配線基板41形成 電鍍用配線42。 圖17係使用形成有電鍍用配線42之配線基板4丨所製造之 比較例之半導體裝置43的側面圖。使用MAp用之配線基板 41而製造之BGA封裝形態之半導體裝置43中，於配線基板 41之各單位區域（基板區域41c)搭載半導體晶片3，藉由鑄模 樹脂（密封樹脂6)密封整體，藉由切割機切斷分離為個片之 98121.doc 200534438 半導體裝置43，但藉由切斷而得以個片化之半導體裝置杓 之配線基板44(將配線基板41分離於各基板區域4ic者）之側 面，電鍍用配線42之銅會露出。若於該半導體裝置43之配 線基板44之側面露出之銅（電鍍用配線42)之間隔狹窄，則有 可能會因電子遷移等產生短路等問題。進而，由於電鑛用 配線42產生雜訊，半導體裝置43有可能會產生動作不良等 情形。又，若存在電鍍用配線42，則無法於基板狀態下電 性檢查配線基板41，於製造半導體裝置43後判斷為不良， 從而會降低半導體裝置之製造良率。 對此，於本實施形態中，使用無電解電鍍法，於配線基 板2 1(配線基板2)之主面21a、2 lb(主面2a、2b)之焊盤部4a、 4b之表面貫施電鍍處理。因此，無需於配線基板21(配線基 板2)形成電鍵用配線。藉此，可實現焊盤部4a、朴或焊球7 之夾間距化，有利於半導體裝置之小型化或多端子化。又， 因配線基板21不需要電鍍用配線，故而切斷配線基板21製 造半導體裝置1時，藉由切斷而得以個片化之半導體裝置1 之配線基板2之側面，電鍍用配線不會露出。因此，可防止 因於配線基板之側面露出之電鍵用配線而造成短路等問 題。又’可防止電鍍用配線產生雜訊而造成之動作不良等。 又’因無電錢用配線，故而可於基板狀態下電性檢查配線 基板2 1 ’可使用作為良品而選擇之配線基板2丨製造半導體 裝置1。因此，可提高半導體裝置之製造良率。 圖18係表示本實施形態中向配線基板21(配線基板2)之焊 盤部4a、4b實施電鍍之步驟（即步驟S2之電鍍步驟）的製程流 98121.doc -18- 200534438 «。广9係於焊接用焊盤部4b之表面實施電鑛處理之狀 L (將知球7連接於焊盤部朴前之狀態）下痒盤部仏之主要部 分剖面®(部分放大剖面圖）’圖㈣將焊球7連接於焊盤部 仆後之狀態下焊盤部仆之主要部分剖面圖(部分放大剖面 圖)。於圖i9中’模式性地表示構成焊盤部仆之導體層“之 表層部分與形成於該導體層u上之電鑛層（i3a、ub、曰 13小 圖2〇對應於與圖19相同區域之剖面圖，模式性地表示於圖 19般之於表面形成有電鑛層之焊盤部4b連接有焊球 態。 對於焊接用焊盤部4b之電鍍處理（步驟S2)以如下之方式 實施。 百先，使用無電解電鍍法，將磷（p)作為催化劑實施鎳 電鍍處理(含有磷之無電解鎳電鍍處理)(步驟叫。藉此， 如圖19所示，於焊盤部仆（即自阻焊層12之開口部露出 之導體層（銅膜m)上形成作為含有鱗（p)之無電解錄電鐘 層（含有Ni(鎳）與p(磷）之無電解電鍍層、包含见（鎳）與^磷） 之合金的無電解電鍍層）之無電解Ni_p電鍍層（電鍍膜、電鍍 皮膜）13a。無電解Ni_p電鍍層na之膜厚為例如3〜15 ^㈤左 右0 步驟S2a之無電解鎳電鍍處理可使用電鍍液而實施，該電 鍍液使用有例如硫酸鎳、次亞磷酸鈉、羥酸、硫酸 '氫氧 化鈉、以及無機硫化合物等。藉由使用使用有硫酸鎳等鎳 化&物與-人亞峨酸鈉等碟系還原劑的電錢液，可形成作為 含有磷（P)之無電解鎳（Ni)電鍍層之無電解犯_?電鍍層13a。 98121.doc -19- 200534438 繼而，使用無電解電鐘法，實施把（Pd)電鍍處理（步驟 S2b)。藉此，於無電解Ni-P電鍍層13a上形成無電解Pd(鈀） 電鍍層（包含Pd(鈀）之無電解電鍍層、電鍍膜、電鍍皮 膜）13b。無電解Pd電鍵層13b之膜厚例如為〇.1〜0.6 μ m左右。 步驟S2b之無電解鈀電鍍處理可使用電鍍液實施，該電鍍 液使用有例如鈀化合物、氨、胺化合物、脂肪族羧酸、脂 肪族二羧酸、脂肪族聚羧酸及其水溶液等。藉由使用使用 有把化合物之電鍍液，可形成無電解以電鍍層13b。 於本實施形態中，於無電解Ni-P電鍍層13a(即含有P之無 電解Ni電鑛層）上形成下述無電解電鑛層之步驟（此處為形 成步驟S2b之無電解Pd電鍍層13b的步驟）中，使底層之無電 解Ni-P電鍵層13a之Ni(鎳）向電鍍液（用以形成無電解Ni_p 笔鍵層13a上之無電解電鍵層（此處為無電解pd電鍍層ub) 之電艘液’此處為向無電解鈀電鍍液）中溶出的量（溶出量） 為5xl〇-6 kg/m2(即5 μ§/ηι2)以下。犯（鎳）自該無電解Ni_p電 鍍層13a向電錢液（此處為無電解纪電鍍液）中之溶出量對應 於溶於電鍍液（此處為無電解鈀電鍍液）中之Ni(鎳）之重量 除以電鍍面積（此處為於其上形成無電解pd電鍍層nb之底 層無電解Νι-Ρ電錢層i3a之面積）的值。 繼而，使用無電解電鍍法，實施金（Au)電鍍處理（步驟 S2c)。藉此，於無電解pd電鍍層nb上形成無電解^^金）電 鍍層（包含Au(金）之電鍍層、電鍍膜、電鍍皮膜）。無電 解Au電鍍層13c之膜厚例如為〇〇5〜丨μιη左右。該步驟sk 之無電解金電鍍處理例如可藉由首先實施無電解快閃金電 98121.doc -20- 200534438 鑛處理與其後之無電解還原金電錢處理而實施。 步驟S2C之無電解金電鍵處理中，首先實施之無電解快閃 金電鍵處理可使用電鍵液實施，該電鍍液使用有例如，將 氰基化金鉀作為鹽之水溶性聚胺基聚羧酸酯、水溶性胺、 其衍生物、以及PH值调整劑專。步驟S2c之無電解金電錢處 理中，其後實施之無電解還原金電鍍處理使用電鍍液實 施，該電鍍液使用有例如水溶性亞硫酸金化合物、水溶性 聚胺基聚羧酸酯、其鹽、水溶性胺、其衍生物、硫代硫酸 鹽、亞硫酸鹽、肼化合物以及苯幷三唑系化合物等。 以如此之方式（藉由步驟S2a〜S2c)於焊接用端子之焊盤 部4b(自阻焊層12之開口部12a露出之導體層n)實施無電解 電鍍處理，於其表面形成無電解Ni_p電鍍層13a、無電解… 電鐘層13b以及無電解Αιι電鍍層13c。因此，於將焊球7連接 於焊盤部4b前之狀態下，配線基板21(配線基板2)之焊接用 (焊球7連接用）端子（焊盤部4b)藉由自阻焊層12之開口部 12a露出之導體層（銅膜）u與形成於該導體層n上之無電解 Νι-Ρ電鍍層13a、無電解Pd電鍍層13b以及無電解Au電鍍層 13c而形成。於半導體裝置之製造步驟之步驟％之焊球7形 成步驟中，焊球7連接於以如此之方式實施電鍍處理之焊盤 部4b 〇 再者’對於作為接線5連接用端子之配線基板21之焊盤部 4a之表面’較好的是實施與上述步驟、S2b、S2C相同之 無電解電錄處理。藉此，於配線基板2丨之主面2 i &之焊盤部 4a之表面亦可形成與無電解Ni_p電鍍層13&、無電解pd電鍍 98121.doc -21 - 200534438 層13b以及無電解Au電鍵層13c相同之無電解電鍍層。藉由 對於配線基板21之主面21a之焊盤部4a(接線焊接用端子）與 配線基板21之主面21b之焊盤部4b(焊接用端子）實施相同之 電鍍處理形成相同之電鍍層（即無電解Ni-p電鍍層13a、無電 解Pd電鍍層13b以及無電解Αιι電鍍層13 c)，可以相同之電鍍 步驟實施對於配線基板2 1之兩主面2 1 a、21 b之焊盤部4 a、 4b的電鍍步驟，從而可降低半導體裝置之製造成本。 若於步驟S6中藉由焊接回流處理等將焊球7連接於形成 有無電解Νι-Ρ電鍍層i3a、無電解Pd電鍍層13b以及無電解 Αιι電鑛層13c之焊盤部4b，則如圖20所示，無電解Αιι電錢 層13c之An(金）與無電wPd電鍍層i31^pd(把）將會溶入焊 球7之焊錫中。接著，無電解犯邛電鍍層na中之Ni(鎳）與焊 球7之焊锡反應形成合金層51。該合金層51包含含有構成焊 球7之焊錫之Sn(錫）與無電解Ni_P電鍍層13a之Ni(鎳）之合 至（化合物），例如包含Sn-Ni合金。構成焊球7之焊錫含有 Cu(銅）之情形時，合金層51包含含有Sn(錫）、Ni(鎳）以及 Cu(銅）之合金（例如Sn-Ni_Cu合金）。因此，於將焊球7連接 於配線基板21(配線基板2)之焊盤部仆後之狀態下，焊球7 經由合金層（Sn-Ni合金層）51以及無電解Ni_P電鍍層13a連 接於導體層（銅膜）11。因此，於將焊球7連接於半導體裝置工 後之狀態下，焊盤部4b藉由自阻焊層12之開口部12a露出之 導體層（銅膜）ιι與形成於其上之無電解川冲電鍍層13a而構 成，該焊盤部4b成為經由合金層5 1與焊球7相連接之狀態。 無電解Ni-P電鍍層13a中，於合金層51與無電解川_?電鍍 9812l.doc -22- 200534438 層13a之界面附近之區域，形成磷（p)之濃度（比例）高於（Ni /辰度較低）無電解Ni-P電鍍層13&之其他區域的磷濃縮層 52 °其原因在於’將焊球7連接於焊盤部仆時，無電解Ni_p 電鍵層13a之表層部分（焊球7側之表層部分）之犯與焊球7之 焊錫反應形成合金層51，從而表層部分（即磷濃縮層52)之
Ni含有率降低（即P含有率上升），合金層51與無電解Ni_p電 錢層13a之界面附近形成有磷濃縮層52。該磷濃縮層52亦與 無電解Νι-Ρ電鍍層i3a同様包含無電解Ni_p電鍍層（含有p之 無電解Νι電鍍層、Ni與P之合金），但磷濃縮層52之磷（p)之 濃度（比例）高於内部側（導體層丨丨側）之無電解Ni-p電鍍層 13a。 如此，圖3所示之焊盤部4b(導體層11}表面之電鍍層13於 焊球7連接前包含無電解Ni_p電鍍層13a、無電解pd電鍍層 13b以及無電解Au電鍍層13c，於焊球7連接後包含無電解 Ni-P電鍍層i3a(以及磷濃縮層52)。 根據本發明者之研究，又發現即使存在此種磷濃縮層 52 ’焊盤部4b與焊球7之間之連接強度亦幾乎未降低，但若 無電解Ni-P電鑛層13a與合金層51之界面（即鱗濃縮層52與 合金層5 1之界面）形成有空隙，則焊盤部朴與焊球7之間之 連接強度會降低。 圖21係表示無電解Ni-P電鍍層13a(之磷濃縮層52)與合金 層5 1之界面（界面附近）形成有空隙（微小空隙）6 1之比較例 的部分放大剖面圖（主要部分剖面圖），模式性地表示無電解 Ni-P電鍍層13a之鱗濃縮層52與合金層51之界面附近區域。 98121.doc -23- 200534438 如圖21所示，可知若無電解Ni-P電鍍層i3a與合金層51之 介面（即鱗濃縮層52與合金層51之介面）形成有空隙61，_ 球7與焊盤部4b之間之接合面積會減小，又焊球了與焊盤部 4b之介面（無電解Ni_p電鍍層13a與合金層51之介面）容易產 生裂痕等，從而焊球7之連接強度（接合強度）會降低。特別 疋，右10 nm左右以上（例如直徑數1〇 nm左右）之空隙“存 在於無電解Ni-P電鍍層13a與合金層51之介面（即磷濃縮層 5 2與合金層5 1之介面），則焊球7之連接強度會降低。 調查該微小空隙61之產生原因時發現，此係由於於焊盤 部4b上實施無電解電鍍處理時，無電*Ni_p電鍍層13&與其 上層之無電解電鍍層之介面之無電解Ni_p電鍍層13a侧所 產生之空隙（微小空隙）61a造成。圖22係模式性地表示無電 解Νι-Ρ電鍍層13 a與其上層之無電解電鍍層（此處為無電解 Pd電鐘層13b)之介面產生有空隙6ia之比較例之狀態的剖 面圖，表示與上述圖19相同之區域。該無電解Ni_p電鑛層 13 a與其上層之無電解電鍍層（此處為無電解…電鍍層nb) 之介面（介面附近）所產生之空隙6ia於將焊球7連接於焊盤 4b後亦殘存，成為無電解Ni-p電鍍層Ua與合金層51之介面 (介面附近）的空隙61。 圖23係空隙61 a之產生機制之説明圖。圖24係表示各種金 屬之自然電極電位的表（説明圖）。 空隙61a之生成（即空隙61之生成）係由於形成無電解Ni-p 電艘層13a後’對於該無電解Ni-P電鑛層13a之表面所實施 之無電解電鍵處理時所產生之取代反應而造成。如圖23模 98121.doc -24- 200534438 式性所不，無電解Ni-P電鍍層13a形成後，繼而實施之無電 解電鍍處理時，無電解Ni_P電鍍層133之犯（鎳）放出電子而 離子化，溶出至無電解電鍍液中，將其（電子）藉由接受無電 解電鍍液中之金屬離子（形成無電解pd電鍍層13b之情形時 為Pd離子）而金屬化並析出於無電解Ni_p電鍍層i3a之表 面。將β亥取代反應盡可能抑制為較少，藉此可防止於無電 解Ν卜Ρ電鑛層13&之表面生成空隙61&。 根據本發明者之研究發現，於形成無電解Ni_p電鍍層13a 後對其表面實施之無電解電鍍處理中，若將底層之無電解 Ni-P電鍍層13a之Ni(鎳）向無電解電鍍液中溶出之量（即，自 無電解Νι-Ρ電鐘層13a向用以形成無電解Ni_p電鍍層13a上 之無電解電鍍層之無電解電鍍液中2Ni(鎳）之溶出量）設為 5xl(T6kg/m2(即5 pg/m2)以下，則可抑制上述取代反應，防 止無電解Ni-P電鏡層13a與其上層之無電解電鍍層之介面 (介面附近）產生空隙61a。特別是，可防止10 nm左右以上（例 如直徑數10 nm左右）之空隙61a生成於無電解Ni_P電鍍層 13a與其上層之無電解電鍵層之介面（介面附近）。Ni自無電 解Νι-Ρ電鐘層13a向無電解電鍵液中之溶出量對應於溶入 無電解電鍍液中之Ni(鎳）之重量除以電鍍面積（電鍍處理之 無電解Ni-P電鍍層13a之面積）的值。溶入無電解電鏡液中之 Ni(鎳）之重量可藉由例如原子吸光光度計等測定。 於形成無電解Ni-P電鍍層13a後對其表面所實施之無電 解電鍍處理中，Ni(鎳）自無電解Ni-P電鍍層i3a向無電解電 鍍液中之溶出量可藉由例如調整添加至該無電解電鍍液之 98121.doc -25- 200534438 添加劑等而加以控制。 又，如圖24所示，Pd(鈀）與Ni之電位間隙小於Au(金）。即， 於州膜上形成八11膜之情形時之電位間隙為1.65 eV，但於Ni 膜上形成Pd膜之情形時之電位間隙為108 eV。因此，相較 於省略無電解Pd電鍍層13 b之形成於無電解Ni-p電鍍層13a 上士成無龟解Au電鍵層13c之情形，於無電解Νΐ·ρ電鍍層 13a上形成無電解pd電鍍層13b者可減少上述之取代反應 (無電解Ni-P電鍍層i3a表面之取代反應又，可抑制或者 防止無電解Ni-P電鍍層13a之局部性腐蝕。因此，如本實施 形態般，藉由於無電解Ni-P電鍍層13a上形成無電解pd電鍍 層13b，於其上形成無電解Au電鍍層13c，於形成無電解Ni_p 電鍍層13a後對其表面所實施之無電解電鍍處理中，可使無 電解Ni-P電鑛層1 3a之表面之取代反應更少，可更確實地防 止於無電解Ni-P電鍍層13 a與其上層之無電解電鍍層之界 面產生空隙61 a。 圖25係表示本貫施形態中無電解Ni-P電艘層i3a之碟濃 縮層52與合金層51之界面附近區域的部分放大剖面圖（主 要部分剖面圖），對應於上述圖2 1。 於本實施形態中，半導體裝置丨製造用之配線基板21(配 線基板2)之焊盤部4b之電鍍步驟中，抑制於無電解犯彳電 鍍層13a上形成下一無電解電鍍層時之無電解沁冲電鍍層 13a表面之取代反應，防止於無電解Ni_p電鐘層13a與其上 層之無電解電鍍層（此處為無電解Pd電錄層13b)之界面（界 面附近）產生空隙61a，藉此，於將焊球7連接於焊盤部朴 98121.doc -26- 200534438 時，可防止於無電解Ni-P電鍍層13a(之磷濃縮層52)與合金 層5 1之界面（界面附近）形成空隙6丨。因此，本實施形態之半 導體裝置1中，如圖25所示，無電解Ni-P電鍍層I3a(之磷濃 縮層52)與合金層51之界面（界面附近）未形成空隙，特別是 於無電解Ni-P電鍍層13a(之磷濃縮層52)與合金層51之界面 (界面附近）不存在1〇 nm左右以上之空隙。因此，可增大焊 球7與焊盤部4b之間之接合面積，又可防止於焊球7與焊盤 部4b之界面（無電解见彳電鍍層na與合金層51之界面）產生 裂痕，可提局配線基板2(配線基板21)之焊盤部4b與焊球7 之間之連接強度。因此，可提高半導體裝置丨之配線基板2 之焊接用端子（焊盤部4b)之焊接強度。又，可提高半導體裝 置1之可罪性。又，可提高半導體封裝（半導體裝置丨）製造用 之配線基板2 1之可靠性（焊接之可靠性）。 又，作為其他形態，亦可省略無電解Pd電鍍層13b之形 成，於無電解Ni-P電鍍層13a上形成無電解Au電鍍層13(：。 該情形下，於形成無電wNi_P電鍍層13a後對其表面所實施 之無電解電鍍處理（該情形下為無電解八11電鍍處理）中，將 Νι(鎳）自無電解Nl_p電鍍層13a向無電解電鍍液（該情形下 為無電解Au電鍍液）之溶出量設為5χ1〇-6 kg/m2^p5 ^g/m2) 以下。藉此，可防止無電解川彳電鍍層13a與其上層之無電 解電鍍層（該情形下為無電解Au電鍍層13c)之界面（界面附 近）產生空隙61a，防止將焊球7連接於如此之焊盤部時產生 空隙61，從而可提高焊球7之連接強度。因此，可提高半導 體裝置1之配線基板2之焊接用端子（焊盤部仆）之焊接強度。 98121.doc -27- 200534438 又，除無電解Pd電鍍層13b或無電解Au電鍍層13c以外， 於無電解Ni-P電鍍層13a上形成無電解pt(鉑、platina)電鍍 層或者無電解Ag(銀）電鍍層之情形亦適用本實施形態。該 f月形下，於銅之焊盤部4|3上形成無電解Ni_p電鍍層後， 對於其表面所實施之無電解電鍍處理（該情形下為無電解 電鍍處理或者無電解Ag電鍍處理）中，將Ni(鎳）自無電解 Νι 鍍層i3a向無電解電鍍液（該情形下為無電解電鍍 液或者無電解Ag電鍍液）之溶出量亦設為5xl〇·6 kg/m2(即5 Mg/m2)以下。藉此，可防止無電解Νί·ρ電鍍層13&與其上層 之無電解電鍍層（該情形下為無電解pt電鍍層或者無電解 Ag電鍍層）之界面（界面附近）產生空隙61a，可防止將焊球了 連接於此種焊盤部時產生空隙61，從而可提高焊球7之連接 強度。因此，可提高半導體裝置丨之配線基板2之焊接用端 子（焊盤部4b)之焊接強度。 又，圖13以及圖14所示之安裝半導體裝置丨之安裝基板3ι 之焊盤部32包含例如銅膜（銅箔）等包含以銅為主成分之導 電體材料的導體層，該銅之焊盤部32之表面實施有電鍍處 理，將半導體裝置1之焊球7連接於經電鍍處理之焊盤部 32。該安裝基板31之焊接用焊盤部32之表面之電鍍處理若 實施與配線基板21之焊接用焊盤部仆之表面之電鍍處理 (步驟S2a〜S2c之電鑛處理）相同之電錢處理，則更好。 即，作為半導體裝置1之安裝用配線基板之安裝基板31 以如下之方式得以製造或者準備。首先，準備於安裝基板 31之主面具有露出之銅之焊盤部32的安裝基板3ι，於該焊 98121.doc -28- 200534438 盤部32之表面形成作為含有p(麟）之無電解犯電錢層之無 私解见4電錢層（對應於無電解Ni-P電鑛層13 a)，進而於該 表面形成其他無電解電鍍層，於該無電解Ni_p電鍍層之表 面所實施之無電解電鍍處理（例如無電解pd電鍍、無電WAu 電錢、無電解Pt電鍍或者無電解Ag電嫂處理，更好的是無 電解Pd電鍍處理）中，將Ni(鎳）自無電解Ni_p電鍍層向無電 解電錢液之溶出量設為5xl(r6kg/m2(即5叫/瓜2)以下。以如 此之方式於焊盤部32之表面上形成無電解Nbp電鍵層以及 其上層之其他無電解電鍍層（例如無電解Pd電鍍層），藉此 可防止無電解Ni-P電鍍層與其上層之無電解電鍍層（例如 無電解Pd電鍍層）之界面（界面附近）產生微小之空隙（與空 隙6 1 a相同之空隙）。根據需要進而於上層形成無電解電鍍 層（例如無電解Au電鍍層），製造具有於表面形成有電鍍層 之知盤部32的安裝基板31。如此，焊盤部32表面之電鍍層 34於安裝半導體裝置丨之前（連接焊球7前）可自下依序含有 無電解Ni-P電鍍層、無電解pd電鍍層以及無電解Au電鍍 層。於以如此之方式所製造之安裝基板31之焊盤部32，藉 由焊接回流處理連接半導體裝置丨之焊球7，如圖13以及圖 Μ所示，可將半導體裝置丨安裝於安裝基板31。 若將半導體裝置1安裝於以如此之方式所製造之安裝義 板3丨，則焊盤部32表面之無電解Ni-p電鍍層與焊 會形成如上述合金層51般之含有_犯的合金層，但該合 金層與焊盤部32上之無電解Ni_p電鏡層（之碟濃縮層）之: 面(界面附近)無法形成微小之空隙(與空隙“相同之空 98121.doc -29- 200534438 隙）。藉此，可提高半導體裝置1之焊球7與安裝基板3丨之焊 盤部32之間之連接強度，可提高焊錫安裝半導體封裝（半導 體裝置1)之安裝基板31之焊接強度。又，可提高半導體封 裝（半導體裝置1)安裝用之安裝基板31之可靠性。又，安裝 基板3 1中，不僅對於半導體裝置丨安裝用（連接焊球7用）之焊 盤部32,對於其他用以焊錫安裝電子零件之端子（焊盤部）， 若於相同之電鍍步驟中實施與上述焊盤部32表面之電鍍處 理相同之電鍍處理，則更好，藉此，可提高半導體裝置工以 及其他電子零件與安裝基板31之接合部（焊錫接合部）之連 接強度。 w ^ ^ ^ ^ 4 或焊盤部32)的焊錫（此處為焊球7)於包含不含有鉛（pb)之 焊錫之無Pb(錯）焊錫之情形時，若使用本實施形態則特及 ，效。至於無Pb焊錫，例如可使用Sn_Ag__之無外谭錢 等。無Pb焊錫硬於含#Pb之焊錫。因此，與讀軟之含 P主b之^錫形成焊球7之情形相比，以無pb焊錫形成焊球7之 情形較易於焊盤部（焊般d k斗 犴i I (斗盤。Mb或焊盤部32)與焊球7之接合 ^連接部）施加應力（應力難以緩和）。因此，以無抑焊錫形 ^球因7之情料，提高焊球7與焊盤部之間之連接強度較重 施㈣%H接用焊盤部（焊盤部4b或焊盤部聯施本實 八…鑛處理後將焊球7連接於此，藉此可防止產生： 述空隙61，從而可提高 稭此T防止產生上 之焊接所使用之谭錫之材料(：接強度，即使作為焊盤部 之情形下，亦可防止由於it之材料）使用無Pb谭錫 由於向卜球7施加應力等造成之不良情 98121.doc -30 - 200534438 形（例如焊球7連接部之破斷等）。 繼而，就以本實施形態（步驟S2a〜S2c)之方式向配線基板 21(配線基板2)之焊盤部仆實施電鍍處理，將焊球7連接於此 之情形下焊球7之連接強度之提高效果加以更詳細之説明。 圖26係男斷強度試驗之説明圖，圖27係表示各種樣品之 剪斷強度試驗之結果的曲線圖，圖28係表示實施剪斷強度 試驗之各種樣品之空隙61(空隙61a)之有無的表（説明圖）。 圖27之曲線圖之縱軸對應於剪斷強度。樣品A、樣品b以及 樣品c均為與半導體裝置丨相同之BGA封裝形態之半導體裝 置，如圖28所示，樣品A與本實施形態不同，如上述圖^ 所示之比較例般，其係於無電解Ni_p電鍍層13a(之磷濃縮層 52)與合金層51之界面（界面附近）產生微小空隙61的樣品， 樣品B與本實施形態相異，如上述圖21所示之比較例般產生 有微小之空隙61，但其係空隙61少於樣品A的樣品，樣品c 如本實施形態般係未產生微小之空隙61的樣品（即對應於 本實施形態之半導體裝置1)。 樣品c如上所述，於形成無電解川彳電鍍層13a後對於其 表面所實施之無電解電鍍處理（此處為無電解以電鍍處理） 中，將Ni(鎳）自無電解Ni_P電鍍層13a向無電解電鍍液（此處 為無電解Pd電鍍液）之溶出量設為5xl0-6 kg/m2(即5叫化2) 以下，藉此防止無電解Ni-P電鍍層13a與其上層之無電解pd 電鍍層13b之界面產生空隙61a，藉此於將焊球7連接於焊般 4b後防止於無電解Ni_P電鍍層13&與合金層 層）5 1之界面產生微小之空隙6 1。 98121.doc -31 - 200534438 樣品A以及樣品B不同於本實施形態，於形成無電解Ni_p 電鑛層Ua後對於其表面所實施之無電解電鑛處理（此處為 無電解Pd電鍍處理）中，Ni(錄）自無電解㈣電鐘層⑴向無 電y電鍍液（此處為無電解！^電鍍液）之溶出量為超過~ 10 6kg/m2(即5叫/力者。因此，無電解m_p電鐘層⑴與其 上層之無私解Pd電鍍層13b之界面會產生空隙61a，藉此將 焊球7連接於焊盤4b後無電解Ni_p電鍍層na與合金層 (Sn-Ni合金層）51之界面會產生微小之空隙61。微小之空隙 61之有無可藉由例如剖面之SEM(Scanning Electr〇n
Microscope，掃描式電子顯微鏡）觀察等而確認。樣品a、 樣品B以及樣品C除對於焊盤部上之電鍍步驟以外，大致以 相同之方式製作。 於剪斷強度試驗中，如圖26所示，樣品A、樣品B以及樣 no C於平行於各自之配線基板2之主面2b的方向使工具移 動，對於連接於配線基板2之焊盤部作之焊球7藉由工具71 使剪斷力發揮作用，從而確認焊球7會因何種程度之剪斷力 而脫落。剪斷速度（工具71之移動速度）為25〇μιη/δ，工具高 度％為10 μιη，藉此評估剪斷強度試驗。 自圖27之曲線圖可知，關於樣品Α、樣品6以及樣品c幾 乎未觀察到剪斷強度之差。 圖29係拉伸強度試驗之説明圖，圖3〇係表示各種樣品之 拉伸強度试驗之結果的曲線圖。圖3 〇之曲線圖之縱軸對應 於拉伸強度。樣品A、樣品Β以及樣品c分別為與實施上述 剪斷強度試驗之樣品相同之樣品。 98121.doc -32- 200534438 拉伸強度試驗中，如圖29所示，對於連接於樣品A、樣品 B以及樣品C之各自之配線基板2之焊盤部仆的焊球7，使工 具72吸附於其，工具72於與配線基板2之主面孔垂直之方向 (上方向）移動，使拉伸力作用於焊球7，確認焊球了會因何種 程度之拉伸力而脫落。以拉伸速度為25〇 pm/s之條件實行 拉伸強度試驗之評估。 如圖30之曲線圖所示，可知空隙61多於樣品6以及樣品c 之樣品A之拉伸強度較低。與此相對，關於空隙61較少之樣 品B與未產生空隙61之樣品c，幾乎未觀察到拉伸強度之明 顯差異。 圖31以及圖32係沖彎試驗之説明圖，圖33係表示沖彎試 驗時所施加之衝擊大小之測定例的曲線圖，圖34係表示各 種樣品之沖彎試驗之結果的表（説明圖）。樣品A、樣品6以 及樣ΠΠ C分別為與實行上述剪斷強度試驗以及拉伸強度試 驗之樣品相同的樣品。 沖彎試驗係如圖31所示，將對應於樣品八、樣品B或者樣 品c之半導體裝置（BGA形態之半導體裝置）75經由焊球7連 接於安裝基板76(例如設為上述圖13之狀態），將安裝基板％ 之背面（與安裝有半導體裝置75之主面為相反側之主面）朝 向上方配置，於安裝基板76之背面使桿77落下，自安裝基 板76之背面側於焊錫接合部（焊球7接合部）施加衝擊者。所 施加之衝擊之大小如圖32之平面圖模式性所示，可藉由貼 付於半導體裝置75之角部附近之安裝基板76上之應變計78 監控。再者，沖彎試驗將圖31之跨徑I:設為9〇 mm而實行。 98121.doc -33- 200534438 圖33係表示沖彎試驗時所施加之衝擊大小之測定例的曲 線圖圖3 3之曲線圖之縱軸對應於應變計78所產生之應 變，圖33之曲線圖之橫軸對應於施加衝擊後之時間。圖μ 之例中於安裝基板76產生有約〇 〇〇2秒2〇⑻卯㈤左右之應 變。可藉由改變使桿77落下之高度札等，改變所施加之= 擊大小（對應於圖33之曲線圖之峰值）。 圖34之表表示對於各種樣品A、樣品B以及樣品c實行沖 、考试驗，緩慢增加所施加之衝擊之大小，調查施加何種程 度之衝擊時焊錫接合部會產生破斷的結果。圖34之表中之 〇標誌對應於焊錫接合部（焊球7與配線基板2(之焊盤部朴) 之接合部）未產生破斷之情形，圖34之表中之X標誌對應於 丈干錫接合部（焊球7與配線基板2(之焊盤部4b)之接合部）產 生有破斷之情$。焊錫接合部是否i生有石皮斷可藉由例如 電性核取。 士囷Μ所示，樣品A於施加有1250 ppm之衝擊之階段焊錫 接合部（焊球7與配線基板2之接合部）會產生破斷，樣品8於 施加有1750 ppm之衝擊之階段於焊錫接合部（焊球7與配線 基板2之接合部）會產生破斷，與此相對，樣品c至施加有 3500 ppm之衝擊為止焊錫接合部皆未產生破斷，於施加有 4000 PPm之衝擊之階段焊錫接合部（焊球7與配線基板2之 接合部）產生有破斷。 如此’沖彎試驗之耐衝擊強度較大依賴於微小之空隙Μ 之存在之有無’與存在微小空隙61之樣品Α以及樣品Β相 比，不存在微小空隙61之樣品c(即本實施形態之半導體裝 98121.doc -34- 200534438 半導體裝置i中焊球7之連接強度。藉此，可提高半導體裝 置之可靠性。 置υ可增大（提高）沖彎試驗之耐衝擊強度。因此，可藉由使 於無電解Ni-P電鍵層13a與合金層51之界面（㈣濃縮層52 與合金層51之界面）中不存在微小空隙61(特別是直徑ι〇· 左右以上之空隙）’從而提高沖彎試驗之耐衝擊強度，提高 又，防止於配線基板21(配線基板2)之焊盤部仆之電鍍步 驟中產生空隙6U之處理對於將焊球7連接於焊盤4b後消除 產生於無電解Ni-P電鍍層13a與合金層（Sn_Ni合金層）51之 界面的微小空隙61，提高沖彎試驗之耐衝擊強度較為重 要。即，於銅之焊盤部4b(即銅膜U)上形成無電解川彳電鍍 層13a後對於其表面所實施之無電解電鍍處理（此處為步驟 S2b之無電解Pd電鐘層13b之形成步驟）中，將Ni(鎳）自無電 解Ni-P電鍵層13a向無電解電鍍液中之溶出量設為5χ丨 kg/m2(即5 pg/m2)以下，藉此防止無電解Ni-p電鍍層13a與其 上層之無電解電鏡層（此處為無電解Pcj電錄層13b)之界面 產生空隙61a，藉此於將焊球7連接於焊盤仆後可防止無電 解別-?電鍵層133(之碟濃縮層52)與合金層（811->^合金層）51 之界面產生微小空隙61。藉此，如圖3 4所示，可提高沖彎 試驗之耐衝擊強度，從而可提高半導體裝置1中焊球7之連 接強度。因此，可提高半導體裝置之可靠性。 關於以本實施形態（步驟823至S2c)之方式向配線基板 2 1(配線基板2)之焊盤部4b實施無電解電鍵處理，將焊球7 連接於此處之情形時之步驟S2b之無電解Pd電鍍步驟中Ni 98121.doc -35 - 200534438 自無電解Νι-Ρ電鑛層13a向無電解Pd電鍵液中之溶出量、有 無產生空隙61 (空隙61 a)、以及與嬋球7之連接強度之關係， 進而實施以下實驗加以調查。 於BGA封裝形態之半導體裝置用配線基板21(配線基板2) 之Cu之焊盤部4b上形成無電解Ni_P電鍍層13a，於其上形成 無電解Pd電鍍層13b，進而於其上形成包含無電解快閃Au 電鍍皮膜以及無電解還原Au電鍍皮膜之無電解Au電鍍層 13c，製作各種樣品（與半導體裝置丨相同之BGA封裝形態之 半導體裝置），實施沖彎試驗的結果示於圖35。樣品i至樣 品6中，改變步驟S2a中所使用之無電解Ni-p電鍍液（無電解 Νι-Ρ電鍍層13a形成用之電鍍液）與步驟S2b中所使用之無 電解Pd電鍍液（無電解！^電鍍層Ub形成用之電鍍液）之組 合。於各種樣品（樣品1至樣品6)中，將形成無電解见_?電鍍 層13a後於其表面上形成無電解pd電鍍層nb之無電解電鍍 步驟中Ni(鎳）自無電解心電錢層⑴向無電解^電錢液中又 之 >谷出ϊ揭不於圖35之表中。 N i向該無電解P d電鍍液中之溶出量可藉由例如以下方式 測定。採樣與製作樣品i至樣品6時所使用者相同之電錢夜 ⑽nU，於3 cmx3 cm(3 cm四方）之叫反（銅板）實施無電又解 Nl-p電鏟後，實施無電解Pd電鍵，進而實施無電解Au電錢。 此時各無電解錢之條件與對於樣品之銅焊^部 4b實施之各無電解電鍍處理之條件大致相同。電鍍面積二 cmx3㈣2 = 18em2，溶人無電解pd電鑛液之阳之量藉由原 子吸光光度計測定’ Ni之溶出量設為溶人無電解^電錢液 98121.doc -36 - 200534438 中Ni之重量除以電鍍面積的值。 至於無電解Ni-P電錢，使用有兩種電鍵液（第一以及第二 無電解Νι·Ρ電鑛液）’該等電鍍液使用有硫酸鎳、次亞鱗酸 鈉、烴酸、硫酸、氫氧化納、以及無機硫化合物等。至於 無電解Pd電鍍，使用有三種電鍍液（第一、第二以及第三無 電解Pd電鍍液），該等電鍍液使用有鈀化合物、氨、胺化合 物、脂肪族羧酸、脂肪族二羧酸、脂肪族聚羧酸、及其水 溶液等。作為無電解快閃金電鍍，使用有一種電鍍液，其 使用有以氰基化金鉀作為鹽之水溶性聚胺基聚羧酸酯、水 溶性胺、其衍生物、以及PH調整劑等。至於無電解還原金 電錢’使用有一種電鍍液，其使用有水溶性亞硫酸金化合 物、水溶性聚胺基聚羧酸酯、其鹽、水溶性胺、其衍生物、 硫代硫酸鹽、亞硫酸鹽、肼化合物、以及苯幷三唑系化合 物等。樣品1、樣品3以及樣品5使用第一無電解Ni-P電鍍 液，樣品2、樣品4以及樣品6使用第二無電解Ni-P電鍍液。 又’樣品1以及樣品2使用第一無電解Pd電鏡液，樣品3以及 樣品4使用第二無電解pd電鍍液，樣品5以及樣品6使用第三 無電解Pd電鑛液。 圖3 6係表示所形成之電鍍層之分析例的曲線圖。於分析 中使用有 SIMS (Secondary Ion Mass Spectroscopy:二次離子 質量分析法）。圖36之曲線圖之縱軸對應於藉由SIMS加以分 析時之計數，圖36之曲線圖之橫軸對應於濺射深度（即自電 鍍層之表面開始之深度）。根據日本專利特開2002-146548 號公報等，揭示有若Ni電鍍中之S(硫）或C(碳）之量增多則連 98121.doc -37- 200534438
接強度可能會降低。因此，藉由SIMS分析調查無電解Ni_P 電鍍層中S(硫）之量。SIMS測定之條件為一次離子為cs+， 加速電壓為14 kV，電流為25 nA，光束徑為60 μιη，蝕刻區 域為200 μιη[Ι](200 μηιχ200 μιη)，資料收集區域為中心7〇 μπι〇(70 μιηχ70 μιη)，真空度為5χ10-7 ，於此條件下實 行。S(硫）之量設為測定深度為1500 nm下S之計數對於Ni之 計數的比例。圖36之曲線圖所示之測定例（樣品2、樣品4或 者樣品6)中，S之量（含有率）約為1%。無電解Ni-p電鍍層中 s(硫）之含有量依存於所使用之無電解Ni-p電鍍液，使用相 同之第一無電解Ni-P電鍍液而製作之樣品i、樣品3以及樣 品5之無電解Ni-P電鍍層i3a具有大致相同之8(硫）含有量 (含有率），但S(硫）含有量（含有率）大於使用有與其相異之第 二無電解Ni-P電鍍液之樣品2、樣品4以及樣品6之無電解 Ni-P電鍍層13a。 對於此種條件下於配線基板2之Cu焊盤部讣上實施電鍍 處理連接焊球7所製作之樣品i至樣品6(與半導體裝置1相 同BGA封裝形態之半導體裝置）實施沖彎試驗的結果示於 圖35。圖35之表中之〇標誌對應於焊錫接合部(焊球7與配 線基板2(之焊盤部仆）之接合部）未產生破斷之情形，圖35 之表中mt對應於焊錫接合部（焊球7與配 盤部4b)之接合部）產生有 ^ u座生有破斷之情形。焊錫接合部是否產生 有破斷可經例如雷料被切 ^生確5忍。又，圖37係就樣品！至樣品6， 恕圖有無電解Ni-p電鍍層13a中 線圖之橫軸）愈向益雷解N.p/(0之3有篁（圖37之曲 Θ無電解Nl，鍍層上實施之無電解Pd電 98 (2l.doc 200534438 錢步驟中Ni自無電解Ni-p電鍍層向無電解…電鍍液中之溶 出里（圖3 7之曲線圖之縱軸）的曲線圖。 樣品1至樣品6中樣品1、樣品2以及樣品3中產生有上述微 小之空隙61 (空隙61 a)，樣品4、樣品5以及樣品6中未發現上 述之微小空隙61(空隙61a)之產生。微小之空隙61(空隙61a) 之有無可藉由例如剖面之SEM観察等而加以確認。 自圖35之表亦可知，樣品1於15〇〇 ρριη之衝擊下焊錫接合 部（配線基板2之焊盤部仆與焊球7之間之接合部）產生有破 斷 樣σα 2以及樣品3於1 700 ppm之衝擊下焊錫接合部產生 有破斷與此相對’樣品4、樣品5以及樣品6即使施加3 0 〇 〇 ppm之衝擊，焊錫接合部亦未產生破斷。如此，產生有微小 空隙61(空隙61a)之樣品1、樣品2以及樣品3之沖彎試驗之财 衝擊強度較低，未產生微小空隙61(空隙61a)之樣品4、樣品 5以及樣品6之沖彎試驗之耐衝擊強度較高。又，圖37之曲 線圖中，以◦標誌表示未產生空隙6i(空隙61a)且沖彎試驗 之耐衝擊強度較高的樣品4、樣品5以及樣品6，以X標誌表 示產生空隙61(空隙6 la)且沖彎試驗之耐衝擊強度降低之樣 品1、樣品2以及樣品3。 自圖35之表或圖37之曲線圖可知，沖彎試驗之耐衝擊強 度並非一定依存於無電解Ni_P電鍍層13a中之s含有量，但 較大地依存於於無電解Ni-P電鍍層13a上形成無電解Pd電 鍍層13b時Ni自無電解Ni-P電鍍層13a向無電解Pd電鍍液中 之溶出量。自圖35之表或圖37之曲線圖亦可知，於配線基 板2 1(配線基板2)之Cu焊盤部4b上形成無電解Ni-P電鍍層 98121.doc -39- 200534438 13a後，於复本二 、/、表面上形成無電解電鍍層（此處為無電解“電 :層13b)之步驟中Ni(鎳)自無電解Ni-P電鍍層13a向無電解 電鍍液(此處為無電解Pd電鍍液)之溶出量設為5 X 10- kg/m (即5 _2)以下（對應於樣品4、樣品5以及樣品6)，藉 此可防止如上所述之微小空隙61(空隙6U)之產生，從而可 提高沖f試驗之耐衝擊強度。藉此，可提高半導體裝置 (焊盤部4b與）焊球7之連接強度。因此，可提高半導體裝置 之可靠性。 又於本實施形態中，如上所述，於銅焊盤部朴上形成 無電解Ni-Ρ電鍍層13a，於其上形成無電解pd電鍍層⑽ 後，於最上層形成無電解如電鍍層Ue。將實施有此種電錢 處理之焊盤部之可焊錫性的評估結果示於圖以之曲線圖。 圖38之曲線圖之橫軸對應於形成無電解電鍍層後實行熱處 理時之熱處理溫度，圖38之曲線圖之縱軸對應於新月形曲 線圖法之可焊錫性之評估中之零交叉時間，大致相當於焊 錫潤濕所需時間。表示零交又時間越短則桿錫之潤濕性越 ，好(可焊錫性較高)。又，圖38之曲線圖中，就如本實施形 怨般於銅焊盤部上形成無電解Ni_p電鍍層13a，於其上形成 無電解Pd電錄層13b後’於最上層形成有無電解Au電鑛層 13c之樣品（圖38之曲線圖中作為Au/pd/Ni_p而表示），以^ 省略無電解Pd電鍍層13b之形成，於銅焊盤部上形成無電解 Ni_Pf：㈣Ua ’於其上形成有無電解Au電鍍層⑶之樣品 (圖38之曲線圖中作為Au/Ni_p所示）’表示調查可焊錫性的 結果 ° 98121.doc -40- 200534438 自圖38之曲線圖可知，與於形成於銅焊盤部上之無電解 Ni-P電鍍層13a上直接形成無電解Au電鍍層13c之情形相 比，如本實施形態般於形成於銅焊盤部上之無電解Ni_p電 鍍層13a上形成無電解Pd電鍍層13b後，於其上形成無電解 Αιι電鍍層13c，藉此可更進一步提高焊盤部之焊錫之潤濕 性。 又，將調查接線5對於配線基板2(配線基板21)之焊盤部仏 之連接強度的結果示於圖39。於本實施形態中，因對於配 線基板21(配線基板2)之兩主面21a、21b之焊盤部4a、4b實 施同様之電鍍處理，故而於接線焊接用之銅焊盤部4a上亦 可依次形成無電解Ni-P電鍍層13a、無電解Pd電鍍層13b以 及無電解Αιι電鍍層13c。將調查接線5對於實施有此種電鍍 處理之焊盤部4a之連接強度的評估之結果示於圖39之曲線 圖。圖39之曲線圖之橫軸對應於形成無電解電鍍層後實施 熱處理時之熱處理時間（熱處理溫度為l8(rc)，圖39之曲線 圖之縱轴對應於連接於焊盤部之接線之連接強度（焊接強 度）。又，圖39之曲線圖中，就如本實施形態般於銅焊盤部 上形成無電解Νι-Ρ電鐘層13a，於其上形成無電解pd電鍍層 13b後，於最上層形成有無電解Au電鍍層13c之樣品（圖39之 曲線圖中作為Au/Pd/Ni-P而表示），以及省略無電解？(1電鍍 層！3b之形成，於銅焊盤部上形成無電解Ni_p電鍍層13&， 於其上形成有無電解AU電鍍層13c之樣品（圖39之曲線圖中 作為Au/Ni-P而表示），表示連接接線測定連接強度之結果。 自圖39之曲線圖可知，如本實施形態般於形成於銅焊盤 98121.doc -41 · 200534438 部上之無電解Ni-P電鍍層13a上形成無電解pd電鍍層丨％ 後於其上形成無電解Au電鍍層13c，藉此可提高對於焊盤 部之接線焊接性，#而可更進一步提高接線之連接強度。 如此，於本實施形態中，於配線基板之包含銅膜等之焊 盤-Mb上實施無電解電鍍處理，依次形成無電解電鍍 層13a、無電解Pd電鍍層Ub以及無電解Au電鍍層，其後 將焊球7連接於該焊盤部4b。 與本實施形態不同，若於包含銅膜等之焊盤部扑上不形 成電鍍層，直接連接焊球7，則會形成焊盤部讣之銅與焊錫 之a至層烊盤°卩4b與焊球7之連接強度有可能會降低。對 此，如本實施形態般，於焊盤部仆上形成無電解犯彳電鍍 層13a作為卩早壁層，藉此可防止焊盤部外之銅與焊球7之焊 錫反應而合金化，從而可提高焊盤部仆與焊球7之連接強 度。 又，於本實施形悲中，將作為催化劑之安定性較高之p(磷） 使用於無電解Νι電鍍液中，形成作為含有p之無電解见電鍍 層之無電解Νι-Ρ電錢層13a。因此，可加快無電解犯^電鍍 層13a向焊盤部上之成長速度，可延長用以形成無電解 電鍍層13a之電鍍液之壽命，又，可提高電鍍液之穩定性。 又亦可降低電鏡步驟所需要之成本。 如該無電解Ni-P電鍍層13&之州電鍍層易氧化，但於本實 施形態中，於無電解Ni_P電鍍層13a上形成有包含難以氧化 之金屬之電鑛層（無電解pd電錢層13b以及無電解Au電锻層 13c)作為保護膜，故而可防止包含無電解Ni_p電鍍層之 98121.doc -42- 200534438 電鍍層之氧化。 又’於本實施形態中，可藉由同樣之電鍍層（無電解Ni_p 私鍵層13a、無電解Pd電鍍層nb以及無電解Au電鍍層13c) 形成配線基板21(配線基板2)之主面2ia之焊盤部4a(接線焊 接用焊盤部4a)之電鍍層與配線基板21(配線基板2)之主面 21b之于盤部4b(焊接用焊盤部4b)之電鐘層，故而可以相同 電鏡步驟實施焊盤部4a之電鍍步驟與焊盤部朴之電鍍步 驟’可降低配線基板21或使用其而製造之半導體裝置之製 造成本。又’因於焊盤部4a、4b上形成有較硬之無電解Ni-P 私鍵層13 a ’故而於將接線5連接於配線基板2丨（配線基板2) 之主面21a之焊盤部4a的接線焊接步驟中，超聲波易傳導， 可提咼接線5向焊盤部4a之連接強度。又，藉由無電解Au 電鍍層13c形成焊盤部4a、4b之最表面之電鍍層，藉此將接 線5連接於配線基板21 (配線基板2)之主面2 1 a之焊盤部4a 日守’可提南接線5向焊盤部4a之連接強度。 又，於本實施形態中，於作為焊接用端子之焊盤部（配線 基板2(配線基板21)之焊盤部4b或安裝基板3 1之焊盤部32) 上形成含有磷（P)之無電解電鍍層之無電解Ni-p電鍍層（無 電解Ni-P電鍍層13a)，進而於該無電解Ni_p電鍍層之表面形 成下一無電解電艘層（即無電解Ni_P電鍛層上之無電解電 鑛層）時’Ni自無電解Ni-P電鐘層13a向用以形成無電解Ni_p 電鍍層上之無電解電鍍層之無電解電鍍液中之溶出量設為 5χ 10 kg/m (即5 pg/m2)以下。藉此，可防止無電解電 鍵層與其上層之無電解電鍵層之介面（介面附近）產生空隙 98121.doc -43 - 200534438 (特別是直徑10 ηηι以上之*階、 ^ Μ. ( ® τΜ . 工“，可防止於此種谭盤部實行 =球之連接)時之谭盤部與痒錫之界面(無電 上之空晴= 隙(特別是直徑1〜以 产二 “該谭盤部之谭接強度(谭球之連接強 :丰〜可提兩沖彎試驗之耐衝擊強度。因此，可提 面t裝置之可隸（料或者料安裝之可靠性）。又， 可&南具有焊接用端子且用 制鳊于且用於丰導體封裝（半導體裝置）之 “的配線基板之可靠性⑽接或者料安裝之可靠性）。 可提高具有烊接用端子且用於安裝半導體封裝（半導體 衣置）之配線基板（安裝基板）之可靠性（焊接或者焊錫安裝 之可靠性）。 又，於本實施形態中，於焊盤部（配線基板2(配線基板21) 之焊盤部4b或安裝基板31之悍盤部叫上形成含有鱗⑺之 無電解電鍍層之無電解Ni_p電鍍層（無電解川_?電鍍層 13a) ’進而作為形成於其上之無電解電鍍層，可使用無電 解Pd(鈀）電鍍層、無電解八11(金）電鍍層、無電解以（鉑、 platina)電鍍層或者無電解Ag(銀）電鍍層等，但無電解別(鈀） 電鍍層更好。藉由於無電解犯-p電鍍層上形成無電解別電 鍍層’可於形成無電解川邛電鍍層後對於其表面所實施之 無電解電鍍處理中，使無電解Ni-P電鍍層之表面之取代反 應更少’又’可抑制或者防止無電解沁冲電鍍層之局部性 腐餘’從而可更確切地防止無電解Ni-p電鍍層與其上層之 無電解電錢層之界面（界面附近）產生空隙。藉此，可確切地 提南焊盤部（配線基板2(配線基板21)之焊盤部朴或安裝基 98121.doc 44· 200534438 板31之焊盤部32)之焊接強度。 又’於本實施形態中，可提高配線基板21 (配線基板2)、 半導體裝置1以及安裝基板31之焊接用端子（焊盤部朴、32) 之焊接強度，特別是對於衝擊之耐久性（耐衝擊強度），故而 例如攜带用電子機器等中所使用之半導體裝置（及其製造 中所使用之配線基板）或其安裝基板若使用本實施形態，則 效果更大。 以上’依據其實施形態具體説明本發明者完成之發明， 但本發明並非限定於上述實施形態，當然可於不脫落其要 旨之範圍内做各種變更。 [產業上之可利用性] 本發明可使用於例如具有焊接用端子之配線基板或使用 有其之半導體裝置等。 【圖式簡單說明】 圖1係本發明之一實施形態之半導體裝置的側面圖。 圖2係圖1之半導體裝置之剖面圖。 圖3係圖1之半導體裝置之主要部分剖面圖。 圖4係表示本發明之一實施形態之半導體裝置之製造步 驟的製造製程流程圖。 圖5係用於半導體裝置之製造之配線基板的整體平面圖。 圖6係配線基板中一個基板區域及其周邊區域之平面圖。 圖7係本發明之一實施形態之半導體裝置之製造步驟中 的剖面圖。 圖8係繼圖7之半導體裝置之製造步驟中的剖面圖。 98121.doc -45 - 200534438 圖9係繼圖8之半導體裝置之製造步驟中的剖面圖。 圖10係繼圖9之半導體裝置之製造步驟中的剖面圖。 圖11係繼圖10之半導體裝置之製造步驟中的剖面圖。 圖12係繼圖11之半導體裝置之製造步驟中的剖面圖。 圖13係表示將半導體裝置安裝於安裝基板之狀態的側面 圖。 圖14係圖13之主要部分剖面圖。 圖1 5係表示形成有電鍍用配線之比較例之配線基板的整 體平面圖。 圖16係形成有電鍍用配線之比較例之配線基板中一個基 板區域及其周邊區域之平面圖。 圖1 7係使用形成有電鍍用配線之配線基板所製造之比較 例之半導體裝置的側面圖。 圖18係表示對焊盤部之電鍍處理的製程流程圖。 圖19係對於焊盤部之表面實施電鍍處理之狀態下焊盤部 之主要部分剖面圖。 圖20係將焊球連接於焊盤部後之狀態下焊盤部之主要部 分剖面圖。 圖係表示於無電解Νι-Ρ電鍵層之碟濃縮層與合金層之 界面附近形成有空隙之比較例的部分放大剖面圖。 圖22係模式性地表示於無電解Ni_p電錢層盘 電解電鎪層之界面附近產生有线之狀態的剖面圖。曰…、 圖23係表示空隙之產生機制之説明圖。 圖24係表不各種金屬之自然電極電位的表。 98121.doc -46- 200534438 圖25係表示無電解Ni_P電鍍層之磷濃縮層與合金層之界 面附近區域的部分放大剖面圖。 圖26係剪斷強度試驗之説明圖。 圖27係表示剪斷強度試驗之結果的曲線圖。 圖28係表示實施剪斷強度試驗之各種樣品中空隙之 的表。 … 圖29係拉伸強度試驗之説明圖。 圖30係表示拉伸強度試驗之結果的曲線圖。 圖3 1係沖彎試驗之説明圖。 圖32係沖彎試驗之説明圖。 圖3 3係表示沖彎試驗時所施加之衝擊大小之測定例的曲 線圖。 圖3 4係表示沖彎試驗之結果的表。 圖3 5係表示實施沖彎試驗之結果的表。 圖3 6係表示電鍍層之分析例的曲線圖。 圖37係繪圖無電解Ni_p電鍍層中之s之含有量與無電解 Pd電鑛步驟中…向無電解？(1電鍍液中之溶出量的曲線圖。 圖3 8係表示評估實施有電鍍處理之焊盤部之可焊錫性之 結果的曲線圖。 圖39係表示調查接線對於配線基板之焊盤部之連接強度 之結果的曲線圖。 【主要元件符號說明】 2 半導體裝置 配線基板 98121.doc 200534438 2a 主面 2b 主面 3 半導體晶片 3a 電極 4a 焊盤部 4b 焊盤部 5 接線 6 密封樹脂 7 焊球 11 導體層 12 阻焊層 12a 開口部 13 電鍍層 13a 無電解Ni-P電鍍層 13b 無電解Pd電鍍層 13c 無電解Au電鍍層 14 導體層 15 接合材 21 配線基板 21a 主面 21b 主面 21c 基板區域 31 安裝基板 31a 主面 98121.doc - 48 - 200534438 32 焊盤部 33 阻焊層 34 電鍍層 41 配線基板 41c 基板區域 42 電鍍用配線 43 半導體裝置 44 配線基板 51 合金層 52 磷濃縮層 61 空隙 61a 空隙 71 工具 72 工具 75 半導體裝置 76 安裝基板 77 桿 78 應變計 98121.doc -49-

Claims (1)

  1. 200534438 十、申請專利範圍·· 1. -種半導體裝置之製造方法，其特徵在於含有： ⑷準備焊接用之複數個端子露出於其主面之配線基板 的步驟； (b) 於上述複數個端子上，使用無電解電鑛法形成包含 含有磷之鎳電鍍層的第一電鍍層的步驟； (c) 於上述第-電錢層上，使用無電解電鍵法形成第二 電鍍層的步驟； (d) 於上述（a)、（b)以及（c)步驟之後，於上述配線基板上 搭載半導體晶片的步驟； 於上述（c)步驟中，鎳自上述第一電鍍層向用以形成上 述第二電鍍層之電鍍液中之溶出量以下。 2.如請求項1之半導體裝置之製造方法，其中上述複數個端 子包έ开y成於上述配線基板之上述主面的以銅為主成分 之導體層； 於上述（b)步驟中，於上述導體層上形成上述第一電鍍 層。 3·如請求項1之半導體裝置之製造方法，其中於上述步驟 後，進而含有將複數個焊球連接於表面形成有上述第一 以及第二電鍍層之上述複數個端子的步驟。 4·如凊求項3之半導體裝置之製造方法，其中上述焊球包含 無鉛焊錫。 5.如請求項1之半導體裝置之製造方法，其中於上述（c)步驟 中，於上述第一電鍍層與上述第二電鍍層之界面未形成 98121.doc 200534438 1 0 n m以上之空隙。 6·如明求項1之半導體裝置之製造方法，其中上述第二電錢 層係鈀電鍍層、金電鍍層、鉑電鍍層或者銀電鍍層。 7. 如請求項1之半導體裝置之製造方法，其中上述第二電錢 層係把電錢層。 8. 如請求項7之半導體裝置之製造方法，其中於上述⑷步驟 後上述（d)步驟前，進而具有於上述第二電鍍層上使用無 電解電鍍法形成包含金電鍍層之第三電鍍層的步驟。 9. -種半導體裝置，其特徵在於含有：於主面具有複數個 端子之配線基板； 搭載於上述配線基板上之半導體晶片；及 連接於上述配線基板之上述主面之上述複數個端子的 複數個焊球； 上述複數個端子含有形成於上述配線基板之上述主面 之以銅為主成分的導體層，以及形成於上述導體層上之 含有碟的無電解鎳錢層，於域含有叙無電解錄電 鍍層與上述焊球之間形成有包含錫與鎳之合金層，於上 述含有磷之無電解鎳電鍍層與上述合金層之界面未形成 10 nm以上之空隙。 •如請求項9之半導體裝置，纟中上述焊球包含無錯焊錫。 11. 一種配線基板之製造方法，其特徵在於：該配線基板具 有焊接用之複數個端子；其製造方法含有： ⑷準備包含導體層之複數個第一端子露出於其主面的 配線基板之步驟； 98121.doc 200534438 (b) 於上述複數個第一端子上，使用無電解電鍍法形成 包含含有鱗之鎳電錢層的第一電鍵層之步驟，· (c) 於上述第一電鍍層上使用無電解電鍍法形成第二電 鍍層的步驟； 於上述（C)步驟中，鎳自上述第一電鍍層向用以形成上 述第二電鍍層之電鍍液中之溶出量為5xl0-6kg/m2以下； 藉由表面形成有上述第一以及第二電鍍層之上述複數 個第一端子，形成上述配線基板之焊接用之複數個端子。 12.如請求項丨丨之配線基板之製造方法，其中上述配線基板 係用以於其上搭載半導體晶片而製造半導體封裝體之配 線基板。 13 ·如明求項12之配線基板之製造方法，其中上述焊接用之 複數個端子係用以連接焊球之端子。 14.如請求項13之配線基板之製造方法，其中上述焊球包含 無鉛焊錫。 15·如請求項11之配線基板之製造方法，其中上述配線基板 係用以於其上經由焊錫安裝半導體封裝體者。 16·如請求項15之配線基板之製造方法，其中於將上述半導 體封裝體安裝於上述配線基板時所使用的焊錫為無錯焊 錫。 17·如請求項11之配線基板之製造方法，其中於上述（c)步驟 中，於上述第一電鍍層與上述第二電鍍層之介面未形成 10 nm以上之空隙。 18 ·如请求項11之配線基板之製造方法，其中上述第-電^ 98121.doc 200534438 層係把電鍵層、金電鍵層 '鉑電艘層或者銀電鑛層。 1 9·如請求項11之配線基板之製造方法，其中上述第二電鏡 層包含鈀電鍍層。 2〇·如請求項19之配線基板之製造方法，其中於上述（c)步驟 後’進而具有於上述第二電鍍層上使用無電解電鍍法形 成包含金電鍍層之第三電鍍層的步驟。 98121.doc
TW093141802A 2004-03-15 2004-12-31 Semiconductor device and the manufacturing method TW200534438A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004071982 2004-03-15

Publications (1)

Publication Number Publication Date
TW200534438A true TW200534438A (en) 2005-10-16

Family

ID=34976301

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093141802A TW200534438A (en) 2004-03-15 2004-12-31 Semiconductor device and the manufacturing method

Country Status (2)

Country Link
JP (1) JPWO2005087980A1 (zh)
TW (1) TW200534438A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110565058B (zh) * 2019-08-29 2021-07-27 江苏长电科技股份有限公司 一种bga产品的磁控溅射方法

Also Published As

Publication number Publication date
JPWO2005087980A1 (ja) 2007-08-09
WO2005087980A2 (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
JP6667765B2 (ja) 電極接続方法及び電極接続構造
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
US10504868B2 (en) Solder joining
US7122894B2 (en) Wiring substrate and process for manufacturing the same
TWI452657B (zh) 用於改良耐脆裂性之焊接方法及相關裝置
JP5552958B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
TW201126619A (en) Substrate for mounting semiconductor chip and method for producing same
CN1311526A (zh) 制备用于电连接的导电座的方法及形成的导电座
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
CN104099653B (zh) 半导体结构及其制造方法
JP4719424B2 (ja) パッド
KR20120122637A (ko) 기판, 플립칩 패키지 및 그 제조방법
JP2010044983A (ja) 接触子及びその製造方法、ならびに前記接触子を備える接続装置及びその製造方法
TW200534438A (en) Semiconductor device and the manufacturing method
KR20200007672A (ko) 도전성 범프, 및 무전해 Pt 도금욕
JP2008166432A (ja) クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法
KR101158730B1 (ko) 무전해도금을 이용한 적층 칩의 접합 방법
JP5552957B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
CN106058005A (zh) 半导体发光装置及其制造方法
US7724359B2 (en) Method of making electronic entities
TW200849430A (en) A method of soldering a circuit carrier, a layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly
JP5846252B2 (ja) 電子部品内蔵基板
CN102800641B (zh) 半导体覆晶接合结构及方法
US20230069914A1 (en) Plating stack
Wu Corrosion-induced Failure Analysis of Cu Wire Bonded Packages