TW200530875A - Method for physical parameter extraction for transistor model - Google Patents
Method for physical parameter extraction for transistor model Download PDFInfo
- Publication number
- TW200530875A TW200530875A TW094106559A TW94106559A TW200530875A TW 200530875 A TW200530875 A TW 200530875A TW 094106559 A TW094106559 A TW 094106559A TW 94106559 A TW94106559 A TW 94106559A TW 200530875 A TW200530875 A TW 200530875A
- Authority
- TW
- Taiwan
- Prior art keywords
- size
- item
- effect
- transistor
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
200530875 九、發明說明: 【發明所屬之技術領域】 本發明係有關於半導體裝置之模擬與製造,制是有關於將電晶體模 擬模型與該電晶體裝置製造特性關聯之方法。 【先前技術】 半導體積體電路(ic)及裝置的製造過程涉及許多的製程步驟,用以 疋義及衣&特&的電路單元以及在底層基質上的電路佈局。上述製程步驟 包括··設計程序(功能設計、邏輯設計、物理/佈局設計等)、製造程序(材 料及裝置的製造等)、以及測試程序(裝置之物理、電性、以及功能的測 鱗)。該設計程序包含模擬方法,其伽謂職置中電晶體元件之特 j物理特性和該電晶體元件特定的電性表現相關聯。此種電晶體元件模擬 器係用於協助萃取及定義最初的製造參數,以及為校正該電晶體元件之電 性表現,該電晶體元件製造之物理參數所需要的改變及修正。 裝置上使麟效電晶體的t路通常經過雛,以決定該電晶體之多晶 石夕閘極電極長度以及該電晶體源極與沒極區域之間物理通道的大小。該: 動區區域寬度、該電晶體在多晶·極電極下之電性主動區域亦為模擬參 _數之其與,亥裝置電晶體表現密切相關。就裝置設計者以及製造作業的 觀點而言,電晶體間極長度和輸出閘極區域寬度的模型可以可靠而正確地 估計和表現該電晶體的電性特性。 -般的電晶體模型(例如SPICE模型),係將模擬的閘極長度和主動 區區域寬度參數轉換為製造電晶體的實際物理量度。此種模型可以針對槿 擬的多晶石夕閘極長度和區域寬度,將其修正並建立其與實際製造電晶體= 鍵尺寸(池ical dimensicm,CD)的關聯,其係藉由固定的關鍵尺寸補鄉 正值為之,或是藉由線上製造作業之制設定賴償修正值為之。該二 體模型取得修正後的電晶體物理量度參數,其通f依據某—特定裝^電^ O503-A30162TWF(5.0) 5 200530875 體佈局方式進行最佳化。畜者 型通常並沒麵對不⑽5上4於某魏實程序_素,該電晶體模 長度小於日體佈局方式進行最佳化。例如,就問極 _咐二在110·之譜的絲裝置加工技術而言,某 以上的偏移丨辆電日日日體之最終躲表現參數出現_或 表現和i獅/ ’依據錢晶體模型’在實際製造的裝置電晶體之電性 錯等。此鮮U陳輯性之間出現了不符合翻的誤差和額外的補償 生;同==?誤可能不僅僅是發生在不同裝置產品之間,也可能發 技術的進^ 3運作電路之。當裝置電晶體社顿魏置和製程 且1_二曰日盈縮小,維持可靠而正確的電晶體模型就越來越困難,而 重7的電SB職㈣轉聽置效絲現和提高裝置之生錢率也更加 失數流程圖觸顯示用以校正電晶體閘極長度及主動區寬度 體電性表現參數關聯之方法。上述方法需用.集到 、貝,、在製造過程中線上測量之電晶體關鍵尺寸資料、以及由製造之電 晶體測量_的紐表現資料。步驟即為該線上關鍵尺寸資料的收 集。步驟SK)4即為該電晶體電性表現請的收集。在步驟s觸中,利用 收集_線上關鍵尺寸資料和電晶體電性表現資料,計算得出電晶體模型 之補,值和修正值,使得電晶體模型中經過補償且修正過的關鍵尺寸參數 可以符合測^:到的線上關鍵尺寸資料。繼之,在步驟s娜中,係將修正並 補償後的參數細在轉韻财。繼之,該電㈣模型制於取得不同 佈局設計之裝置電晶體的電性表現。 因此,需要有更好的系統和方法來進行電晶體模擬,使得電晶體特性 之物理參數可以與其電性表現相符合。 【發明内容】 本發明係有關於半導體裝置之模擬與製造,特別是有關於將電晶體模 〇503-A30162TWF(5.0) 6 200530875 擬模型與該電晶體裝置製造特性關聯之方法。 提供-種驗修正裝置尺寸萃取模型之方法。财法首先收集 二=局設計之裝置的至少—種組件之線上資料。並依據該收集資 决技·件_之料效應及線性效應。而且依據魏集資料,決 ^該組件之裝置主動區佈局尺寸效應。再依據上述三種效應中至少兩種之 資料,修正該尺寸萃取模型。 上述方法係可以藉由將儲存於電腦可讀取儲存媒體之電腦程式載入電 腦系統中而實現。 【實施方式】 為了讓本發明之目的、特徵、及優點能更明顯易懂,下文特舉較佳實 施例,並配合所附圖示第2圖至第4圖,做詳細之說明。 、 第2A圖顯示在電晶體閘極之蝕刻多晶矽線呈現之鄰近效應的示意 圖。圖中X轴用以表示鄰近電晶體之閘極線之間的間距。圖中Y軸則表示 在多晶石夕閘極餘刻製程完成後,電晶體閘極線所測量得之閘極長度關鍵尺 寸。圖中所顯不之2條曲線係顯不當鄰近閘極線間距不同時,2條電晶體閑 φ 極線之鄰近效應。每個電晶體閘極線所測量得之閘極關鍵尺寸在不同線間 距的情況下會有不一樣的表現。此不同之表現即為因為裝置電晶體佈局圖 案之密度不同所引發之鄰近效應。利用此種鄰近效應的特性,可以改進電 晶體模擬的方法,使得能夠將鄰近效應視為電晶體模型中之獨立且可以量 度的變數。 線性效應是另一種會影響電晶體模型之正確性及電晶體之預期電性表 現與真實裝置電晶體之間關聯性的現象。線性效應也是發生在進行電晶體 結構製造的製程步驟中。線性效應影響電晶體模型校正及關聯性補償,其 係依據預定電路佈局圖案之裝置的閘極線特徵而定。特別是電晶體線結構 0503-A30162TWF(5.0) 7 200530875 較長與較短之電路佈局做比較時,電晶體 案受到線性效應的影響時 、貝曰所不同。當電路圖 行處理時有差#±。^ 製造錄對不同長度的結構進 係。“生線性效應的程錢與電·線《成-比例關 表示在執行電日日之閘轉極長度。圖"轴則 圖中所顯干之2侔_^之雜多晶賴刻製程時,測量觸偏差效應。 Η中斤扣之2條轉·躲#1日日日體難縣度不同時,働抒程所受
晶體閉極線長不同所引起的線性效應。就一個包含 有數個不_極線長之電晶體的裝置佈局而言, 錢在該裝置佈局中獨立描述不同電晶體之_線長。上 線性效應係可能發生於主動區元件和多晶石夕元件。 近應乂及 應是另-種會影響電晶體模型之正確性及電晶體之預期電性 、見〜、Λ衣置電aa體之間關聯性的現象。絲區效應也是發生在進行電 =體結難造的製程步财。主祕效應辟U體模龍正及關聯性補 償二其,《模對電晶體線寬與實際電晶體巾_尺寸之偏差而定。需 注意的1’:般電晶體模型僅使用主動區效應來進行電晶體模型的校正及 關%補<« κ主動區效應與鄰近效應和線性效應分別納人電晶體模型中 時’其並不㈣描述鄰近效應以及雜效應之影響。 第2C圖顯不在電晶體間極電極之侧乡晶石夕線所受到之絲區效應 的示意圖。圖t X軸用以表示某—電晶體之電極之主動區寬度。财 Y軸則表示在多晶㈣極侧製程完成後,測量到的電晶體雜線之間極 長度關鍵尺寸。圖中所顯示《曲線顯示不同的主動區寬度下所·到的電 晶體間極之酿線驗尺寸。當主祕寬度不同時,測量_電晶體閑極 之閘極線關鍵尺寸也不相同。此種不同的表現即為所謂的主動區效應,其 0503-A30162TWF(5.0) 8 200530875 係在包含有數個不同主動區寬度之電晶體的裝置佈局中發生。利用此種主 動區效應的特性’可以改進電晶體模擬的方法,使得能夠將主動區效應視 為電晶體模型中之獨立且可以量度的變數。 上述3種效應係為已知會影響半導體裝置之電性表現的因子。以下將 敘述補償上述3種效應的方法。 麥見第 圖,共顯不侬據本發明貫施例產生電晶體模擬模型,使得該 電晶體裝置物理參數與其電性表現相關聯之方法300。依據本發明實施例之 該方法’包含Μ三種製程中產生的效應,並將其視為電日日日體模擬模型之 個別且獨立之贼。本實酬細多砂驗_尺寸模縣例,然其並 非為本發明實施之_,本發明亦可以應用於其他裝置元件上。同時採用 -種以上之鑛電晶麟觀數,可贿得模型的可紐和正確性增加。 依據方法300之步驟S302,收集元件之不同佈局的線上關鍵尺寸資 料,以取得鄰近效應、線性效應、以及主動區效應之製程參數。該線上關 鍵尺寸資料係為完成至少i定餘程序之健測量而得,例純刻或微 =程和該製程餐述之蚊,係、由標準電腦系統為之,其中該電腦系統 女裝有用以處理集·以決定該三種效應之關聯特性之特定軟體。類 似如貫驗設計、資料分析,収敎财碎分鑛可用於建 立電晶體f性參數與製程參數之間的卿。在麵s綱〜獅 程參數,決㈣—雜正錄。當校墙決㈣,職行步 償編雜财隨尺寸之差異。並卿咖中, 數,以得顺加正柯靠⑽n」^置電日日油«鍵尺寸參 正資料而得。確為I果。取終的關鍵尺寸參數也可以基於線上校 多晶矽線性效應、主動區鄰近效應 個元二’多晶梦和主動區係為歧佈局和電晶體表現的兩 w近效應和顧效射以區分衫日㈣鄰近效應、 、以及主動區線性效應。上述效應係可 0503-A30162TWF(5.0) 9 200530875 以分別研究之,以產生較佳的電晶體模型。雖然在第3圖中不同參數之嗖 '定顯示為獨立的步驟,但是其並非意味上述三種參數在所有狀灯都必二 加=定。在某些狀況下,上述三種參數中,只有一個或二個參數需要^ 以設定。 ^參見第4圖,其顯示依據本發明實施例產生電晶體模擬模型,使得咳 電晶體《物轉數與其躲表現相關聯之綠·。依據本發明實施= 该方法’包含前述三種製程中產生的效應,並將其視為電晶體模擬模型之 個別且獨立之變數。依據方法4〇〇,首先於步驟讀中接收預期之势造士 成電晶體物理資料,再於步驟S4G4〜彻中得到如第3圖中所示之=期: 電晶體電性表現資料、鄰近效應參數、線性效應參數、以及 數。繼之,於步驟_〜S414中,依據上述得到的參數,進行主_= ,以得耻動區的再修正模型。步驟S416所得出的最 :果^依據貫際需要而定,其可以是再修正主祕資料(其縣電晶體 = 謝姻修正主動區資料和原始模型所得到的裝置 表現貝枓。上述方法可以使得模型的可靠性和正確性增加。 本發明提供模擬電晶體之較佳方法,豆 夠和其電性表現有更好的關聯性。本發明;:=:旦體^之;理參數能 •作為^翻巾之駐料-度的,進 =性發明實施例之電晶體模型在應用於其他電晶體佈局型能、模 式、以及衣腾程技術時m保持射靠性及正雜。 、 本發明方法無綱外獅耗時耗財的硬體 方法係利用現有的線上物理資料 :刀”。本舍明 /x 寸蛋性表現貧料以及製程資斜,决吝丛鉍 仏的電晶體模型。本發明方法可 、 乂 ㈣m 士、 用於見有的、傳統的、以及其他的半導 =t _ 法之電晶體模型係可以用於工«動化及/或卢« 二二 =參數及模型校正與補償修正可以 美二糸 而無須工程或製造人員付出大量額外心力來達成該功效。 〇503-A30162TWF(5.0) 10 200530875 雖然本發明已以較佳實施例揭露如上,然 =悉:項技藝者’在不脫離本發明之精神和範圍内,當可:些=動= 卜因此本發明之麵範圍當視後附之巾請專利範圍所界定者為準。 【圖式簡單說明】 、,為使本發明之上述目的、特徵和優點能更明顯易懂,下文特舉實施例, 並配合所附圖示,進行詳細說明如下: 第1圖顯示傳統之用以校正電晶體閘極長度及主動區寬度參數以及將 其舆電晶體電性表現參數關聯之方法的流程圖。 第2A〜2C圖顯示在電晶體閘極之蝕刻多晶矽線呈現之三種製程效應 的示意圖。 第3圖顯示依據本發明實施例之產生電晶體模擬模型之方法的流程圖。 第4圖顯示應用於本發明另一實施例之產生電晶體模擬模型之方法的 流程圖。 【主要元件符號說明】 益 0503-A30162TWF(5.0) 11
Claims (1)
- 200530875 ‘ 十、申請專利範圍: . 卜削於修正裝置尺寸萃取模型之方法,其包括: =至少—種佈局設計之裝置的至少_種組件之線上資料; 依據雜集赠,決定與該組件相關之鄰近效應; 依據該收集資料,決定與該組件相關之線性效應; 依據該收集資料,決定盥令细I如μ ^ 及 …、.且件相關之裝置主動區佈局尺寸效應;以 依據上^三觀射至少兩種之資料,修正該尺寸萃取模型。 2.如申晴專利範圍第丨項所述之用於修正 > -步將該修正後之模型實施以萃取該組件之物理尺寸。卒取楔型之方法’進 ㈣置尺寸萃取模型之方法,其 尺寸資料。 、&之錢程序後測量該裝置以收集物理關鍵 4.如申請專利範圍第丨項所述之用於修 中該資料收集步驟進-步收集該襄置電性表現資料。寸卒取換型之方法,其 5·如中請專·圍第i項所述之用於修正裝置尺寸萃取 觸正步騎-倾_堆贩__ _方法’ /、 6·如申請專利範圍第i項所述之用於修 1 令mrr步奴至少—近接參數;補償,其 7.如申μ專利範圍第6項所述之用於修 中該近接麵用以補償多晶石夕閑極及其主動區尺寸取㈣之方法,其 8·如申請專利範圍第6項所述 中該步設定至少一線性參數;二 9.如申請專利範圍第δ項所述之用於修 = 中該線性參數係用以補償多晶石夕閑極及其主動區尺寸。 方法’其 瓜如申請專利範圍第i項所述之用於修正裝置尺寸萃取模型之方法, 0503-A30162TWF(5.0) 12 200530875 其中該組件為多晶碎閘極D 11·士申W專利Id®第10销述之用於修正裝置財萃取模型之方 法,其中娜正步製-步設技少—絲區佈局尺寸參數償 矽閘極之主動區佈局尺寸效應。 1貝κ夕曰 彳㈣》,錢㈣齡裝置製造時 造成的决差,其包含: 收集至少-種佈局設計之裝置的多晶補極與其主動區之線上資料; 依據5亥收集資料,決定與該多曰;H # 、 讀輕心M與其主紐糊之鄰近效應; :據;二貝:料,:疋與該多晶矽閘極與其主動區相關之射生效應; 庙. W料,蚊與該多晶㈣極相社裝置絲區佈局尺寸效 應, 依據上述三種效射至少兩種之資料,修正該尺寸萃取模型;以及 應用該修正後的模型萃取半導體裝置之至少一物理尺寸炎數。 13•如申,專利範圍第12項所述之用以產生裝置尺寸萃取模型的方 法,其中s亥貧料包含物理關鍵尺寸資 測量該裝置而得知。 h抖其係於至少一預定之製造程序後 、=·如申,專利範圍第12項所述之用以產生裝置尺寸萃取模型的方 法,其中δ亥貝料進一步包含電性表現資料。 、 15·如申請專利範圍第12項所述之用 法,其中該修正步驟進一步設定至小、㈣Α衷置尺寸卒取板型的方 16如申ϋ > 近齡數以補償_近效應。 16.士申#專利補第12項所述之用以產生裝 法,其中該修正步驟進一步設定至少 、轉的方 法,其中該修正步驟進-步設定至少—主動區佈狀寸==%?方 石夕閘極之主動區佈局尺寸效應。 寸多數以補㈣多晶 队一種儲存髓,祕㈣行物_响,地式包含 0503-A30162TWF(5.0) 13 200530875 :之程式,=執行用^生尺寸萃轉胃綠祕频: 二夕衡布局设計之裝置的多晶㈣極與其主動區之線上資料; 斤诚/收=料’決疋與該多晶梦間極與其主動區相關之鄰近效應; ㈣^收木貝料’決定與該多晶補極與其主動區相關之線性效應; 應 依據該收„料,決定與該多晶·極侧之裝置絲_局尺 以及 依據上述三種效射至少兩種之:,修正該尺寸萃取模型。 _=:=::=細,㈣嫩-她 20.如申凊專利範圍第18項所述之儲存媒體,其 尺寸資料,其係於至少一預定之製造程序後測量該裝置而^知 -牛利範圍第18項所述之鰣媒體,其中該方法之修正步驟進 / 口又疋夕近接參數以補償該鄰近效應。 一牛請專Γ細第211 請述之齡雜,其中該方法之修正步驟進 6又疋至>、-線性參數以補償該線性效應。 23·如申請專利範圍第22 觸心_細娜=:= O503-A30162TWF(5.0) 14
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/794,003 US7117460B2 (en) | 2004-03-04 | 2004-03-04 | Method for physical parameter extraction for transistor model |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200530875A true TW200530875A (en) | 2005-09-16 |
TWI309368B TWI309368B (en) | 2009-05-01 |
Family
ID=34912158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094106559A TWI309368B (en) | 2004-03-04 | 2005-03-04 | Method for physical parameter extraction for transistor model |
Country Status (2)
Country | Link |
---|---|
US (1) | US7117460B2 (zh) |
TW (1) | TWI309368B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI644190B (zh) * | 2017-06-29 | 2018-12-11 | 台灣積體電路製造股份有限公司 | 製程系統與製程方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7533359B2 (en) * | 2005-05-20 | 2009-05-12 | Cadence Design Systems, Inc. | Method and system for chip design using physically appropriate component models and extraction |
US20090070722A1 (en) * | 2007-09-06 | 2009-03-12 | Jeanne Bickford | Method for generating device model overrides through the use of on-chip parametric measurement macros |
US8370774B2 (en) * | 2010-08-30 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Constructing mapping between model parameters and electrical parameters |
US10628546B1 (en) * | 2018-06-29 | 2020-04-21 | Cadence Design Systems, Inc. | Method and system for automatically extracting layout design patterns for custom layout design reuse through interactive recommendations |
US10699051B1 (en) | 2018-06-29 | 2020-06-30 | Cadence Design Systems, Inc. | Method and system for performing cross-validation for model-based layout recommendations |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6691297B1 (en) * | 1999-03-04 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI |
AU2003274370A1 (en) * | 2002-06-07 | 2003-12-22 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
US6996790B2 (en) * | 2003-01-30 | 2006-02-07 | Synopsys, Inc. | System and method for generating a two-dimensional yield map for a full layout |
US7030966B2 (en) * | 2003-02-11 | 2006-04-18 | Asml Netherlands B.V. | Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations |
US7155689B2 (en) * | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
-
2004
- 2004-03-04 US US10/794,003 patent/US7117460B2/en not_active Expired - Fee Related
-
2005
- 2005-03-04 TW TW094106559A patent/TWI309368B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI644190B (zh) * | 2017-06-29 | 2018-12-11 | 台灣積體電路製造股份有限公司 | 製程系統與製程方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050198603A1 (en) | 2005-09-08 |
US7117460B2 (en) | 2006-10-03 |
TWI309368B (en) | 2009-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200530875A (en) | Method for physical parameter extraction for transistor model | |
JP4408613B2 (ja) | トランジスタの拡散層長依存性を組み込んだ回路シミュレーション装置およびトランジスタモデル作成方法 | |
JP5390154B2 (ja) | 回路シミュレーション装置、回路シミュレーション方法及びプログラム | |
TWI468964B (zh) | 製作電性正確的積體電路的方法 | |
US10162931B2 (en) | Method of forming serpentine resistor | |
US9507906B2 (en) | Metal interconnect modeling | |
TW479177B (en) | Deriving statistical device models from worst-case files | |
US20110265051A1 (en) | Method for Substrate Noise Analysis | |
US7831941B2 (en) | CA resistance variability prediction methodology | |
US7765498B1 (en) | Methods of incorporating process-induced layout dimension changes into an integrated circuit simulation netlist | |
CN104657522B (zh) | 一种对场效应晶体管进行建模的方法及电路仿真方法 | |
JP5731032B2 (ja) | 定電力密度スケーリングの方法 | |
US20080216041A1 (en) | Integrated circuit simulation method considering stress effects | |
CN106815380B (zh) | 一种提取寄生电阻的方法及系统 | |
TW201329762A (zh) | 積體電路設計與製造方法 | |
CN106094422A (zh) | 一种简化opc后掩模版图形的方法 | |
CN106777546A (zh) | 一种考虑版图环境的电阻模型提取方法及系统 | |
WO2012081158A1 (ja) | 回路シミュレーション方法及び半導体集積回路 | |
US8650020B1 (en) | Modeling second order effects for simulating transistor behavior | |
JP5139391B2 (ja) | ばらつき分布シミュレーション装置及び方法 | |
CN107169190B (zh) | 一种寄生参数提取方法 | |
US7630850B2 (en) | Integrated circuit tester information processing system for nonlinear mobility model for strained device | |
CN108416179A (zh) | 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法 | |
US7844927B2 (en) | Method for quality assured semiconductor device modeling | |
CN114417581A (zh) | 基于spice模型的仿真方法、仿真系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |