TW200529387A - Chip package structure - Google Patents

Description

200529387 五、發明說明（1) 發明所屬之技術領域 本發明是有關於一種晶片封裝結構（Ch i p package structure)，且特別是有關於一種易於薄型化之堆疊型的 多晶片封裝結構。 先前技術 近年來，隨著電子技術的日新月異，高科技電子產品 也相繼問世，因而更人性化、功能性更佳之電子產品不斷 推陳出新。此外，各種產品無不朝向輕、薄、短、小的趨 勢設計，以提供更便利舒適的使用。因此，就半導體封裝 的領域而言，許多封裝的形式均是利用多晶片封裝的概念 來設計其封裝架構，以縮減整個電路體積的大小，並提高 β 電性效能。 第1圖繪示為習知堆疊型之晶片封裝結構的剖面示意 圖。請參照第1圖，晶片封裝結構1 0 0係由一基板1 1 0、一 第一晶片1 2 0 、一第二晶片1 3 0 、多個第一導線1 4 2、多個 第二導線1 4 4、多個銲球1 4 6、一封裝材料層1 5 0所構成。 其中，第一晶片120係配置於基板110上，並藉由一第一導 線1 4 2電性連接至基板1 1 0。第二晶片1 3 0係配置於第一晶 片1 2 0上，並藉由一第二導線1 4 4電性連接至基板1 1 0。銲 球1 4 6係配置於基板1 1 0之背面上，以供晶片封裝結構1 0 0 後續接合之用。封裝材料層1 5 0係覆蓋第一晶片1 2 0、第二籲 晶片1 3 0、第一導線1 4 2與第二導線1 4 4。 承上所述，晶片封裝結構1 0 0之厚度主要包括了第一 晶片1 2 0與第二晶片1 3 0的厚度、第二導線1 4 4之弧線高度

12315twf.ptd 第8頁 200529387 五、發明說明（2) 以及預留刻印雷射標記之厚度，因此晶片封裝結構1 0 0的 厚度甚大。此外，第二導線144為避免與第一導線142接 觸，必須拉至較第一導線1 4 2更遠處而與基板1 1 0電性連 接，造成第二導線1 4 4過長而電性表現不佳，同時也增加 晶片封裝結構1 0 0之體積。 此外，當第一晶片1 2 0與第二晶片1 3 0之面積接近時， 會發生第一晶片1 2 0無法進行打線接合的問題。為解決第 一晶片1 2 0與第二晶片1 3 0之面積接近所會遭遇的問題，另 一種習知晶片封裝結構被提出。 第2圖繪示為另一習知堆疊型之晶片封裝結構的剖面 示意圖。請參照第2圖，晶片封裝結構1 0 0 a主要係於第一 _ 晶片1 2 0與一第二晶片1 3 0之間增加一間隙物1 6 0，其餘部 份則與第1圖所示之晶片封裝結構1 0 0相同，在此不再贅 述。由於第一晶片1 2 0上與一第二晶片1 3 0之間增加了間隙 物1 6 0，所以第一晶片1 2 0才能有足夠空間以打線接合法藉 由第一導線1 4 2電性連接至基板1 1 0。但是，晶片封裝結構 1 0 0 a之厚度又更增加了間隙物1 6 0的部份，使得晶片封裝 結構1 0 0 a更加不易薄型化，而且仍具有第1圖所示之晶片 封裝結構1 0 0的其他缺點。 發明内容 因此，本發明的目的就是在提供一種晶片封裝結構，· 適於減少晶片封裝結構的體積與厚度。 本發明的另一目的就是在提供一種晶片封裝結構，適 於獲得更佳之散熱性。

12315twf.ptd 第9頁 200529387 五、發明說明（3) 本發明的再一目的就是在提供一種晶片封裝結構，適 於提高晶片封裝結構的電性表現。 基於上述目的，本發明提出一種晶片封裝結構。此晶 片封裝結構主要係由一基板、一第一晶片、一第二晶片以 及一封裝材料層所構成。其中，基板具有一凹六，且至少 包括多個第一接點與多個第二接點。第一接點係配置於凹 穴内之基板的表面上。第二接點係配置於凹穴周圍之基板 的表面上。第一晶片係配置於凹穴内，且電性連接至第一 接點。第二晶片係配置於凹穴上方，且電性連接至第二接 點。封裝材料層係覆蓋第一晶片與第二晶片，且填充於凹 六内。 此外，晶片封裝結構例如更包括多個第一凸塊，第一 晶片係藉由這些第一凸塊而對應電性連接至第一接點。 另外，晶片封裝結構例如更包括多個第二凸塊，第二 晶片係藉由這些第二凸塊而對應電性連接至第二接點。 或者，晶片封裝結構例如更包括多個第一導線，第一 晶片係藉由這些第一導線而對應電性連接至第一接點。 再者，晶片封裝結構例如更包括多個第二導線，第二 晶片係藉由這些第二導線而對應電性連接至第二接點。 此外，晶片封裝結構例如更包括多個銲球，配置於基 板之背面上。 基於上述目的，本發明再提出一種晶片封裝結構。此 晶片封裝結構主要係由一基板、一第一晶片、一第二晶 片、一第三晶片以及一封裝材料層所構成。其中，基板具

12315twf.ptd 第10頁 200529387 五、發明說明（4) 有一凹穴，且至少包括多個第一接點與多個第二接點。第 一接點係配置於凹穴内之基板的表面上。第二接點係配置 於凹六周圍之基板的表面上。而且，基板更具有一貫通開 口 ，貫通開口係位於凹穴之底部並貫穿基板。第一晶片係 配置於凹穴内，且電性連接至第一接點。第二晶片係配置 於凹穴上方，且電性連接至第二接點。第三晶片係配置於 貫通開口内且依附第一晶片。封裝材料層係覆蓋第一晶片 與第二晶片，且填充於凹穴内。 此外，晶片封裝結構例如更包括多個第一凸塊，第一 晶片係藉由這些第一凸塊而對應電性連接至第一接點。 另外，晶片封裝結構例如更包括多個第二凸塊，第二® 晶片係藉由這些第二凸塊而對應電性連接至第二接點。 或者，晶片封裝結構例如更包括多個第一導線，第一 晶片係藉由這些第一導線而對應電性連接至第一接點。 再者，晶片封裝結構例如更包括多個第二導線，第二 晶片係藉由這些第二導線而對應電性連接至第二接點。 此外，晶片封裝結構例如更包括多個第三凸塊，配置 於第三晶片遠離第一晶片之表面上，以及多個銲球，配置 於基板之背面上。 另外，晶片封裝結構例如更包括一膠膜，此膠膜係配 置於第三晶片與第一晶片之間。或者，晶片封裝結構例如籲 更包括一黏著層，此黏著層係配置於第三晶片與第一晶片 之間。 基於上述目的，本發明更提出一種晶片封裝結構。此

12315twf.ptd 第11頁 200529387 五、發明說明（5) 晶片封裝結構主 以及一封裝材料 有多個接點。這 而且，基板更具 部。第一晶片係 點。第二晶片係 材料層係覆蓋第 此外，晶片 晶片係藉由這些 或者’晶片 係藉由這些導線 再者’晶片 於第二晶片遠離 於基板之背面上 另外，晶片 置於第二晶片與 更包括一黏著層 之間。 為讓本發明 顯易懂，下文特 說明如下。 實施方式 [第一實施例] 第3A〜3D圖 要係由 層所構 些接點 有一貫 配置於 配置於 一晶片 封裝結 第一凸 封裝結 而對應 封裝結 第一晶 一基板 成。其 係配置 通開口 凹穴内 貫通開 且填充 構例如 塊而對 構例如 電性連 構例如 片之表 第一晶片 中，基 於凹穴 ，貫通 ，且電 口内且 於凹穴 更包括 應電性 更包括 接至前 更包括 面上 ， 板具 内之 開口 性連 依附 内。 多個 連接 多個 述的 多個 以及 有 基板的 係位於 接至前 第 一第二晶片 凹穴，且具 表面上。 凹穴之底 述的接 晶片。封裝 第一凸塊，第 至前述 導線， 接點。 第二凸 多個銲 的接點。 第一晶片 塊 球 配置 配置 封裝結構例如更包括 第一晶片之間。或者 ，此黏著層係配置於 之上述和其他目的、 舉較佳實施例，並配 一膠膜，此膠膜係配 ，晶片封裝結構例如 第二晶片與第一晶片 特徵、和優點能更明 合所附圖式，作詳細 繪示為根據本發明所提出之第一較佳實施

12315twf.ptd 第12頁 200529387 五、發明說明（6) 例的各種晶片封裝結構之剖面示意圖。請共同參照第3A〜 3 D圖，晶片封裝結構（2 0 0 a， 2 0 0 b， 2 0 0 c， 2 0 0 d )主要係由 一基板2 1 0 、一第一晶片2 2 0、一第二晶片2 3 0以及一封裝 材料層240所構成。其中，基板210具有一凹穴212，且至 少包括多個第一接點2 1 4與多個第二接點2 1 6。第一接點 214係配置於凹穴212内之基板210的表面上。第二接點216 係配置於凹穴212周圍之基板210的表面上。第一晶片220 係配置於凹穴2 1 2内，且電性連接至第一接點2 1 4。第二晶 片2 3 0係配置於凹穴2 1 2上方，且電性連接至第二接點 2 1 6。封裝材料層24 0係覆蓋第一晶片2 2 0與第二晶片2 3 0 ， 且填充於凹穴2 1 2内。封裝材料層2 4 0可保護第一晶片2 2 0 · 與第二晶片2 3 0使其免於受到濕氣的破壞，同時保護各晶 片與基板2 1 0之間的電性連接關係，使其免於受到剪切應 力（S h e a r f 〇 r c e )破壞。而且，晶片封裝結構（2 0 0 a， 2 0 0 b， 2 0 0 c， 2 0 0 d)例如更包括多個銲球2 6 6，配置於基板 2 1 0之背面上以供後續製程使用。 此外，晶片封裝結構（2 0 0 a， 2 0 0 c )例如更包括多個第 一導線2 5 2。第一晶片2 2 0具有一第一主動表面22 2及對應 之一第一晶片背面2 2 4。第一晶片2 2 0之第一主動表面222 的表層例如具有多個第一焊墊226，位於第一主動表面222 週邊的位置。第一晶片2 2 0例如係以第一主動表面2 2 2背向❿ 基板210而配置於凹穴212内，並藉由連接第一焊墊226之 第一導線2 5 2而對應電性連接至第一接點2 1 4。 另外，晶片封裝結構（ 20 0a， 2 0 0 b)例如更包括多個第

12315twf.ptd 第13頁 200529387 五、發明說明（7) 二導線2 5 4。第二晶片2 30具有一第二主動表面23 2及 之一第二晶片背面234。第二晶片230之第二主動表面23 = 的表層例如具有多個第二焊墊236，位於第二主動表面232 週邊的位置。第二晶片2 3 0例如係以第二主動表面232 基板2 10而配置於凹穴212上方，並藉由連接第二焊墊236 之第二導線2 5 4而對應電性連接至第二接點2丨6。 或者，晶片封裝結構（ 2 0 0b， 2 0 0 d)例如更包括多個第 一凸塊2 6 2。第一晶片2 2 0具有一第一主動表面2 2 2及對應 之一第一晶片背面224 。第一晶片220之第一主動表面222 的表層例如具有多個第一焊墊226，位於第一主動表面222 週邊的位置。第一晶片2 2 0例如係以第一主動表面2 2 2背向 基板2 10而配置於凹穴212内，並藉由連接第一焊塾2 26之 第一凸塊2 6 2而對應電性連接至第一接點2 1 4。 再者，晶片封裝結構（ 2 0 0c， 2 0 0 d)例如更包括多個第 二凸塊2 6 4。第二晶片2 3 0具有一第二主動表面23 2及對應 之一第二晶片背面2 3 4。第二晶片2 3 0之第二主動表面23 2 的表層例如具有多個第二焊墊236，位於第二主動表面232 週邊的位置。第二晶片2 3 0例如係以第二主動表面2 3 2背向 基板210而配置於凹穴212上方，並藉由連接第二焊塾236 之第二凸塊2 6 4而對應電性連接至第二接點2 1 6。 [第一實施例]

第4 A〜4 D圖繪示為根據本發明所提出之第二較佳實施 例的晶片封裝結構之剖面示意圖。請共同參照第4 A〜4D 圖，晶片封裝結構（300a， 300b， 300c， 300d)主要係由一

12315twf.ptd 第14頁 200529387 五、發明說明（8) 基板3 10 、一第一晶片32〇 、一第二晶片3 3 0 、一第三晶片 3 7 0以及一封裝材料層3 4 〇所構成。其中，基板3丨〇具有一 凹穴:3 1 2 ’且至少包括多個第一接點3丨4與多個第二接點 316。第一接點314係配置於凹穴312内之基板310的表面 上。第二接點316係配置於凹穴312周圍之基板310的表面 上。而且’基板310更具有一貫通開口 318，貫通開口 318 係位於凹六3 1 2之底部並貫穿基板3丨〇。第一晶片3 2 〇係配 置於凹六3 1 2内，且電性連接至第一接點3丨4。第二晶片 3 3 0係配置於凹穴3 1 2上方，且電性連接至第二接點3 1 6。 第三晶片370具有一第三主動表面372及對應之一第三晶片 背面3 7 4，並以第三晶片背面3 7 4依附第一晶片3 2 0而配置春 於貫通開口 3 1 8内。封裝材料層34 〇係覆蓋第一晶片3 2 0與 第二晶片3 3 0，且填充於凹穴3 1 2内。而且，晶片封裝結構 (300a， 300b， 300c， 300d)例如更包括多個第三凸塊 366 ，配置於第三晶片370之第三主動表面372上，以及多 個銲球3 6 8，配置於基板3 1 〇之背面上，以供後續製程使 用。 此外，第三凸塊3 66與第三晶片370之第三主動表面 3 7 2之間，亦可配置一保護層（圖未示）以保護第三晶片3 7 〇 之苐三主動表面372。 另外，在晶片封裝結構（ 3 0 0a, 3 0 0 b， 3 0 0 c， 3 0 0 d)中籲 的第一晶片320以及第二晶片330，其與基板310之電性連 接方式係分別與晶片封裝結構（2 0 0 a， 2 0 0 b， 2 0 0 c， 2 0 0 d ) 中的弟'一晶片220以及苐一晶片230相同，在此不再資述。

^SlStwf.ptd 第15頁 200529387 五、發明說明（9) 再者’晶片封裝結構（300a， 300b, 300c， 300d)例如 更包括一膠膜380，膠膜380係配置於第三晶片370與第一 晶片3 2 0之間。當然，膠膜3 8 0亦可以一黏著層3 8 2取代， 亦即是第三晶片3 70與第一晶片3 2 0之間可以藉由固態或液 態固化之膠合物連接，其目的皆為使第三晶片3 7 〇與第一 晶片3 2 0之間具有牢靠的連接關係。 [第三實施例] 第5 A圖與第5 B圖繪示為根據本發明所提出之第三較佳 實施例的晶片封裝結構之剖面示意圖。請共同參照第5A圖 與第5B圖，晶片封裝結構（4〇〇a， 4 0 0 b)主要係由一基板 410、一第一晶片420、一第二晶片430以及一封裝材料層籲 440所構成。其中，基板41〇具有一凹穴412，且具有多個 接點4 1 4。接點4 1 4係配置於凹穴4 1 2内之基板4 1 0的表面 上。而且，基板4 1 0更具有一貫通開口 4 1 8，貫通開口 4 1 8 係位於凹穴4 1 2之底部。第一晶片4 2 0係配置於凹穴4 1 2 内，且電性連接至接點4 1 4。第二晶片4 3 0具有一第二主動 表面4 3 2及對應之一第二晶片背面4 3 4 ，並以第二晶片背面 4 3 4依附第一晶片4 2 0而配置於貫通開口 4 1 8内。封裝材料 層44 0係覆蓋第一晶片4 2 0且填充於凹穴412内。而且，晶 片封裝結構（4 0 0 a， 4 0 0 b)例如更包括多個第二凸塊4 6 4， 配置於第二晶片430之第二主動表面432上，以及多個鮮球馨 4 6 6，配置於基板41〇之背面上，以供後續製程使用。 另外，在晶片封裝結構（4 0 0a， 4 0 0 b)中的第一晶片 4 2 0 ’其與基板4 1 〇之電性連接方式係分別與晶片封裝結構

12315twf.ptd 第16頁 200529387 五、發明說明（ίο) (200a， 200b)中的第一晶片220相同，在此不再贅述。 再者，晶片封裝結構（4 0 0 a， 4 0 0 b )亦如前一較佳實施 例，例如更包括一膠膜4 8 0，膠膜4 8 0係配置於第三晶片 3 7 0與第一晶片3 2 0之間。當然，膠膜4 8 0亦可以一黏著層 4 8 2取代，以使第二晶片4 3 0與第一晶片4 2 0之間具有牢靠 的連接關係。 值得注意的是，本發明之第一較佳實施例與第二較佳 實施例中，雖然是以第二晶片大於第一晶片為例做介紹， 但第二晶片亦可等於或小於第一晶片，並直接或隔著封裝 材料層而配置於第一晶片之上。此外，本發明之各較佳實 施例中，封裝材料層例如係一次形成，亦或是在完成第一 晶片之電性連接後，先形成部份封裝材料層以填滿凹穴， 再進行後續第二晶片與第三晶片之配置。 綜上所述，本發明之較佳實施例的晶片封裝結構具有 下列優點： (1 )採用凸塊電性連接至基板的各晶片，由於凸塊較 導線短且截面積大，因此具有較佳的電性表現。 (2) 由於基板之第一接點與第二接點係配置於不同平 面，因此不需擔心不同晶片之導線互相接觸而導致短路。 (3) 由於基板之第一接點與第二接點係配置於不同平 面，因此可縮短第二晶片與第二接點間的導線長度，進而 獲得較佳的電性表現。 (4) 由於第二晶片與第二接點間的導線長度較短，因 此可減少導線之弧線高度，進而獲得薄型化之晶片封裝結

12315twf.ptd 第17頁 200529387 五、發明說明（11) 構。 (5)由於第三晶片之主動表面係暴露於外界，因此可 獲得極佳之散熱性。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。

12315twf.ptd 第18頁 200529387 圖式簡單說明 第1圖繪示為習知堆疊型之晶片封裝結構的剖面示意 圖。 第2圖繪示為另一習知堆疊型之晶片封裝結構的剖面 示意圖。 第3 A〜3 D圖繪示為根據本發明所提出之第一較佳實施 例的各種晶片封裝結構之剖面示意圖。 第4 A〜4D圖繪示為根據本發明所提出之第二較佳實施 例的各種晶片封裝結構之剖面示意圖。 第5 A圖與第5 B圖繪示為根據本發明所提出之第三較佳 實施例的晶片封裝結構之剖面示意圖。 【圖式標示說明】 1 0 0、1 0 0 a :晶片封裝結構 1 1 0 :基板 1 2 0 :第一晶片 1 3 0 :第二晶片 1 4 2 :第一導線 1 4 4 :第二導線 1 4 6 :銲球 1 5 0 :封裝材料層 1 6 0 :間隙物 200a > 200b > 200c 、200d 、300a > 300b 、300c 、 3 0 0 d、4 0 0 a、4 0 0 b ··晶片封裝結構 2 1 0、3 1 0、4 1 0 ·•基板 212、 312、 412:凹穴

12315twf.ptd 第19頁 200529387 圖式簡單說明 2 1 4、3 1 4 :第一接點 2 1 6、3 1 6 :第二接點 2 2 0 、3 2 0 、4 2 0 :第一晶片 222、3 22 、4 22 :第一主動表面 224 、324 、424 :第一晶片背面 226、326 ·•第一焊墊 2 3 0 、3 3 0 、4 3 0 ··第二晶片 2 32、3 32、4 32 :第二主動表面 234 、334 、434 :第二晶片背面 2 3 6、3 3 6 :第二焊墊 2 4 0、3 4 0、4 4 0 :封裝材料層 2 5 2、3 5 2 :第一導線 2 5 4、3 5 4 :第二導線 262 、 362 、462 :第一凸塊 264、364、464 ··第二凸塊 2 6 6 ^ 3 6 8、4 6 6 ··銲球 3 1 8、4 1 8 :貫通開口 3 6 6 :第三凸塊 3 70 :第三晶片 372 :第三主動表面 3 74 :第三晶片背面 380 、 480 :膠膜 3 8 2、4 8 2 :黏著層 4 1 4 :接點

12315twf.ptd 第20頁 200529387 圖式簡單說明 426 :焊墊 4 5 2 :導線 11111 12315twf.ptd 第21頁

Claims (1)

1. 200529387 六、申請專利範圍 1 · 一種晶片封裝結構，至少包括： 一基板，具有一凹穴，該基板至少包括多數個第一接 點與多數個第二接點，該些第一接點係配置於該凹穴内之 該基板的表面上，該些第二接點係配置於該凹穴周圍之該 基板的表面上； 一第一晶片，配置於該凹穴内，且電性連接至該些第 一接點； 一第二晶片，配置於該凹穴上方，且電性連接至該些 第二接點；以及 一封裝材料層，覆蓋該第一晶片與該第二晶片且填充 於該凹穴内。 2 .如申請專利範圍第1項所述之晶片封裝結構，更包 括多數個第一凸塊，其中該第一晶片係藉由該些第一凸塊 而對應電性連接至該些第一接點。 3 .如申請專利範圍第1項所述之晶片封裝結構，更包 括多數個第二凸塊，其中該第二晶片係藉由該些第二凸塊 而對應電性連接至該些第二接點。 4 ·如申請專利範圍第1項所述之晶片封裝結構，更包 括多數個第一導線，其中該第一晶片係藉由該些第一導線 而對應電性連接至該些第一接點。 5 .如申請專利範圍第1項所述之晶片封裝結構，更包 括多數個第二導線，其中該第二晶片係藉由該些第二導線 而對應電性連接至該些第二接點。 6 ·如申請專利範圍第1項所述之晶片封裝結構，更包

   12315twf.ptd 第22頁 200529387 六、申請專利範圍 括多數個銲球，配置於該基板之背面上。 7. —種晶片封裝結構，至少包括： 一基板，具有一凹穴，該基板至少包括多數個第一接 點與多數個第二接點，該些第一接點係配置於該凹穴内之 該基板的表面上，該些第二接點係配置於該凹穴周圍之該 基板的表面上，且該基板更具有一貫通開口，該貫通開口 係位於該凹穴之底部並貫穿該基板； 一第一晶片，配置於該凹穴内，且電性連接至該些第 一接點； 一第二晶片，配置於該凹穴上方，且電性連接至該些 第二接點； 一第三晶片，配置於該貫通開口内且依附該第一晶 片；以及 一封裝材料層，覆蓋該第一晶片與該第二晶片且填充 於該凹穴内。 8. 如申請專利範圍第7項所述之晶片封裝結構，更包 括多數個第一凸塊，其中該第一晶片係藉由該些第一凸塊 而對應電性連接至該些第一接點。 9. 如申請專利範圍第7項所述之晶片封裝結構，更包 括多數個第二凸塊，其中該第二晶片係藉由該些第二凸塊 而對應電性連接至該些第二接點。 1 0.如申請專利範圍第7項所述之晶片封裝結構，更包 括多數個第一導線，其中該第一晶片係藉由該些第一導線 而對應電性連接至該些第一接點。

   12315twf.ptd 第23頁 200529387 六、申請專利範圍 1 1.如申請專利範圍第7項所述之晶片封裝結構，更包 括多數個第二導線，其中該第二晶片係藉由該些第二導線 而對應電性連接至該些第二接點。 1 2.如申請專利範圍第7項所述之晶片封裝結構，更包 括多數個第三凸塊，配置於該第三晶片遠離該第一晶片之 表面上，以及多數個銲球，配置於該基板之背面上。 1 3.如申請專利範圍第7項所述之晶片封裝結構，更包 括一膠膜，該膠膜係配置於該第三晶片與該第一晶片之 間。 1 4.如申請專利範圍第7項所述之晶片封裝結構，更包 括一黏著層，該黏著層係配置於該第三晶片與該第一晶片 之間。 1 5. —種晶片封裝結構，至少包括： 一基板，具有一凹穴，該基板具有多數個接點，該些 接點係配置於該凹穴内之該基板的表面上，且該基板更具 有一貫通開口 ，該貫通開口係位於該凹穴之底部； 一第一晶片，配置於該凹六内，且電性連接至該些第 一接點； 一第二晶片，配置於該貫通開口内且依附該第一晶 片；以及 一封裝材料層，覆蓋該第一晶片且填充於該凹穴内。 1 6.如申請專利範圍第1 5項所述之晶片封裝結構，更 包括多數個第一凸塊，其中該第一晶片係藉由該些第一凸 塊而對應電性連接至該些接點。

   12315twf.ptd 第24頁 200529387 六、申請專利範圍 1 7.如申請專利範圍第1 5項所述之晶片封裝結構，更 包括多數個導線，其中該第一晶片係藉由該些導線而對應 電性連接至該些接點。 更 晶片 〇 更 片之 更 1 8.如申請專利範圍第1 5項所述之晶片封裝結構 包括多數個第二凸塊，配置於該第二晶片遠離該第一 之表面上，以及多數個銲球，配置於該基板之背面上 曰曰 1 9.如申請專利範圍第1 5項所述之晶片封裝結構 包括一膠膜，該膠膜係配置於該第二晶片與該第 間。 2 0.如申請專利範圍第1 5項所述之晶片封裝結構 包括一黏著層，該黏著層係配置於該第二晶片與該第一晶 片之間。

   12315twf.ptd 第25頁