TW200529333A - Window ball grid array semiconductor package with substrate having opening and method for fabricating the same - Google Patents
Window ball grid array semiconductor package with substrate having opening and method for fabricating the same Download PDFInfo
- Publication number
- TW200529333A TW200529333A TW093104217A TW93104217A TW200529333A TW 200529333 A TW200529333 A TW 200529333A TW 093104217 A TW093104217 A TW 093104217A TW 93104217 A TW93104217 A TW 93104217A TW 200529333 A TW200529333 A TW 200529333A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- wafer
- opening
- gap
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
200529333 五、發明說明(1) 【發明所屬之技術領域】 本發明係有關一種半導體封裝件及其製法,尤指一種 F歼1窗型球才冊陣歹(window ball grid array ? WBGA)半導體 封裝件,以使晶片接置於基板上且遮覆貫穿該基板之開 孔,並藉多數穿通於該開孔中之銲線電性連接該晶片至基 板,以及一種製造該半導體封裝件之方法。 【先前技術】 土勒兀 板的一 ,且晶 膠體包 裝件復 —側, 之半導 裝件, 藉之以 板 惟半導 體的厚 難以進 半導體封裴件係一種承載有如半導體晶片等之 的電子裝置,其結構主要使至少一晶片接置於基 4#並藉多數如銲線等之導電元件電性連接至該基板 片與銲線以一樹脂材料(如環氧樹脂等)製成之封農 覆而能不為外界水氣及污染物所侵害。該半導體封 可包括多數呈陣列方式排列的銲球楂設於基板的另 其與接设有晶片與銲線的一側相對。此種具有銲球 體封裝件稱為球栅陣列(baU grid array,BGA)封 且,亥,球作為輸入/輸出ι/〇)端, ,載·认於封裝件中之晶片得與外界裝置如印刷電路 e^euit b〇ard,pcb)成電性連接關係。 ?、:!ΐ:度包括用以包覆晶片與銲線之封裝膠 ΐ步;r 及鮮球高度,而使整體封裝件尺寸 為能有效縮小半導體 型(window-type)封裝件 基板為名。第4F圖即顯示 封裝件尺寸,遂發展出一種開〜 ’以使用具有貫穿其中之開孔 一種習知開窗型球柵陣列封繁、
第6頁 200529333 五、發明說明(2) 件,如圖所示,一半導體晶片丨丨藉膠黏劑丨2接置於基板i 〇 的上表面1 0 0上且遮覆基板i 0之開孔1 〇 2。該晶片丨丨並藉多 數穿通於該開孔1 〇 2中之銲線1 3電性連接至基板1 〇的下表 面1 0 1。同時’晶片1 1與銲線丨3分別為上封裝膠體丨4及下 封裝膠體1 5所包覆,且多數銲球丨6植設於基板丨〇下表面 1 0 1上未形成有下封裝膠體丨5之區域。 上述開窗型球栅陣列封裝件得以第4人至4F圖之製程步 驟製得。 首先’如第4A圖所示(上視圖及沿4A-4A線切開所示之 剖視圖),製備一由多數基板丨〇組成之基板片丨,其中各基 板1 0具有=貫穿其中之開孔1 〇 2,該開孔1 〇 2較佳呈矩形, 具有一相對較長側邊及二相對較短側邊。接著,進行一置 曰曰\ch i p bond i ng )製程及銲線(w i r e-b〇nd i ng )作業。於置 晶製程中’至少一晶片1 1藉膠黏劑1 2接置於各基板1 0之上 表面1 〇 〇上並遮覆該基板1 〇之開孔1 0 2,該膠黏劑1 2敷設於 開孔1 〇 二較長側邊,而於晶片1 1與基板1 0之間位於開 孔/ 0 2之一較短側邊處存留有未有膠黏劑丨2填充的空隙^。 然後’於,線作業中,形成多數穿通於各基板丨〇之開孔 10 2中的1〒線1 3,用以電性連接晶片1 1至對應基板1 0之下 表面101。 , 固所示(下視圖及沿4 B - 4 B線切開所示之剔視 ,i 備一封裝模具,具有一上模1 7及一下模1 8,該上 ^ 成有一向上凹陷空穴1 7 0,而該下模1 8形成有多數 向下凹陷空穴ΐκη欠+ 丄8 U各對應至一列基板1 0之開孔1 0 2。該向上
200529333 五、發明說明(3) 凹陷空穴1 7 0之尺寸足以收納所有接置於基板丨〇上之晶片 11。各向下凹陷空穴180之尺寸覆蓋住該對應列之所有基 板ίο開孔10 2並容納突出於基板ίο下表面1〇1上的銲線13線 孤。该封t模具觸接至基板片1上’以使上模1 7接置於某 板10之上表面100上,而下模18接置於基板/〇之下表面^〇1 上。 如第4C圖所示(沿二相互垂直線切開所示之剖視圖), 進行一第一模壓(mol ding)作業,將一習知樹脂材料(如環 y紂脂)注入下模1 8之向下凹陷空穴1 8 〇中以形成多數下封 體15’各下封裝膠體1 5填充於對應列之開孔1 〇 2並包 覆對應之銲線1 3,而位於晶片1 1與基板1 〇間之空隙G往往 無法元全為该樹脂材料所填滿。 然後,如第4 D圖所示,進行一第二模壓作業,將該樹 脂材料注入上模1 7之向上凹陷空穴丄7 〇中以形成一上封裝 膠體1 4用,包覆所有接置於基板丨〇上的晶片n。 完f第一及第二模壓作業後,自基板片1上移除上模 17及下模18,而使基板1 〇之下表面1 ο 1上未為下封裝膠體 1 5所覆蓋之區域外露。 •如第4E圖所示,植設多數銲球1 6於基板1 〇之下表面 1 0 1上的β外路區域。最後,當基板片i完成上述置晶、銲 Ϊ、模^及植球作業後,進行一切單(singulation)作 直Γ ^上封^膠體14、基板片1及下封裝膠體15以分離 =^ 1 1 2,成多數半導體封裂件各具有單離之基板1 0、 一晶片11及多數銲球16,第所示。
200529333 五、發明說明(4) 然而,上 一為切割遮覆 封裝膠 交界部 再者, 變]匕以 到基板 不同尺 之向下 程需分 用以填 上封裝 程更為 之第一 方之區 |皆制住 經由開 脂溢膠 域,而 半導體 板開孔 滿’易 象,使 脂材料 體與基 分會承 下模之 使該向 上預定 寸開孔 凹陷空 二階段 充基板 膠體用 複雜, 模壓作 域往往 ,因而 孔邊緣 可能會 使銲球 封裝件 之較短 使氣洞 封裝件 時會產 述半導 於各列 板以不 受極大 向下凹 下凹陷 用以植 之基板 穴,故 進行, 開孔及 以包覆 且易造 業中, 缺乏來 使注入 漏出或 污染基 無法穩 之信賴 側邊處 殘留於 結構受 生極大 體封裝件 基板之開 同材料製 應力而易 陷空穴的 空穴能完 設銲球之 時,需製 會大幅增 包括第一 包覆銲線 晶片。該 成樹脂溢 基板下表 自上模之 下模之向 溢膠至該 板下表面 固地銲接 性。另外 的空隙通 該空隙中 損。注入 模流衝擊 之製法會產生諸多缺點。其 孔的下封裝膠體時,由於下 成,下封裝膠體與基板邊緣 產生脫層(delamination)0 尺寸需隨基板開孔之尺寸而 全覆蓋住該開孔且不會遮覆 區域。換言之,當使用具有 備新的下模開設有適合尺寸 加生產成本。此外,模壓製 模壓作業以形成下封裝膠體 ,以及第二模壓作業以形成 二階段之模壓作業不僅使製 膠問題。於形成下封裝膠體 面上圍繞開孔且位於晶片下 支撐而無法為封裝模具穩固 下凹陷空穴中的樹脂材料易 難以穩固箝制住的區域。樹 上預定用以植設銲球之區 或電性連接至基板,而有損 ,位於晶片與基板之間且基 常無法完全為樹脂材料所填 而導致氣爆(popcorn )現 下模之向下凹陷空穴中的樹 而造成銲線偏移及相鄰銲線
17436聯測.ptd 第9頁 200529333 五、發明說明(5) 間之接觸’導致短路現象 性。 因此,如何發展出一 述缺點而能避免脫層、防 降低生產成本與製程複雜 【發明内容】 ,更降低半導體封裝件之信賴 種WBGA半導體封裝件得以解決上 止樹脂溢膠、避免銲線偏移、及 性,實為重要課題。 本發明 封裝件及其 (spacer)以 適用於 及簡化 本發明 體封裝件及 隙作為樹脂 開孔中,因 線偏移及樹 本發明 之一目的在於提供一種開窗型球柵陣列半導體 製法,使用一平坦下模及一成本低之間隔件 (one-step)之模壓製程,該間隔 開孔之基板,故得有效較低生產 進行單一步驟 具有各種尺寸 製程 之另 其製法, 模流通道 而不會對 脂溢膠 之又一 的在 於模 以供 焊線 目的在 體封裝件及其製法,各基 故不需再對該單獨封 層(delamination)現 本發明之又一目的在 體封裝件及其製法,使一 及填充於基板之開孔中, 度。 於提供一種開窗型球栅陣列半導 壓製程中,晶片與基板之間的空 樹脂流入該空隙而填充於基板之 產生過度模流衝擊,故能避免銲 於提供一種開窗型球柵陣列半導 板之開孔中為單獨封裝膠體所填 裝膠體進行切割或分離,而能避 象。 於提供一種開窗型球栅陣列半導 整合封裝膠體包覆晶片與銲線以 因而增進半導體封裝件之機械強
17436 聯測.ptd 第10頁 200529333 五、發明說明 本發 體封裝件 片與銲線 完美並進 為達 陣列半導 (6) 明之又一 及其製法 並填充於 對之 藉一 數穿 使該 一以 上下 入該 隙中 裝膠 於該 露0 下表 膠黏 通於 晶片 樹脂 表面 晶片 > - 體形 基板 成上 體封 面, 劑接 該開 與基 材料 上, 與基 第二 成於 之下 目的在 ’形成 基板開 步確保銲線得 其他目 於提供 揭及 裝件 並開 置於 孔中 板之 製成 用以 板之 非模 基板 表面 另一 孔中 完全 的, 包括 .一 設有一 該基板 之銲線 間存留 之第一 包覆該 間的空 壓製成 下表面 上未形 貫穿 之上 電性 有未 模壓 晶片 隙而 之封 上的 成有 封裝 之整 為封 本發 基板 其中 表面 連接 為該 封裝 及桿 填充 裝膠 部分 該第 種開 膠體 合封 裝膠 明揭 ,具 之開 且遮 至該 膠黏 膠體 線, 於該 體, ;以 二封 窗型球栅陣列半導 以改善用以包覆晶 裝膠體的外觀使其 體所包覆。 露一種開窗型球柵 有一上表面及一相 孔;至少一 覆該開孔, 基板之下表 劑所填充之 ,形成於該 其中該樹脂 基板之開孔 用以包覆該 及多數銲球 裝膠體的區 晶片 ’ 並藉多 面,而 空隙; 基板之 材料流 及該空 第一封 ,植設 域並外 方式而由下二=球柵陣=2導體封裝件可以批次(bat 之基板片,:f程步驟土得,包括:t備-包括多數; 設有一貫穿发基板具—上表面及一相對之下表面j 該基板之上^中之開孔,错〜膠黏劑接置至少一晶片;ί 存留有未為‘ 3上且遮2 f開孔,而使該晶片與基板二 基板之開孔;:黏劑所”之空隙;,成多數穿通於— 的銲線,以㈣銲線電性連接該晶片至1
第11頁
200529333 五、發明說明(7) 板之下表面;製備一具有多數通孔之間隔件,並接置該間 隔件至該基板之下表面上,其中各該通孔對應於並大於各 該基板之開孔,且該間隔件之厚度大於該銲線突出於基板 之下表面上的線弧高度,以使形成於各該晶片上的銲線收 納於對應的間隔件通孔及對應的基板開孔中;進行一模壓 製程,藉一樹脂材料形成一第一封裝膠體於該基板之上下 表面上,以使該樹脂材料注入該多數基板之上表面上而包 覆該晶片並流入該,且該晶片與基板之間的空隙以填充於 言^基板的開孔、該間隔件之通孔及該空隙中且包覆該銲 Θ ;自該基板上移除該間隔件,而使該形成於基板上之第 一封裝膠體露出;植設多數銲球於各該基板之下表面上未 形成有該封裝膠體的區域並外露;形成一第二非模壓製成 之封裝膠體,用以包覆該第一封裝膠體形成於各該基板下 表面上的部分;植設多數銲球於各該基板之下表面上未形 成有該第二封裝膠體的區域並外露;以及切割該第一封裝 膠體形成於基板上表面上的部分以及該基板片以分離各該 基板,而形成多數個別的半導體封裝件各具有一單離之基 板。 φ 上述半導體封裝件及其製法具有諸多優點。位於晶片 與基板之間及基板開孔之二較短側邊處未敷設有膠黏劑的 空隙,係供用以形成封裝膠體之樹脂材料流通的通道。當 該樹脂材料注入上模之空六中時,其流入該空隙而填充於 基板開孔中並包覆銲線,同時該空隙亦為該樹脂材料所填 充,因而避免習知氣洞或氣爆現象。因此,流入空隙之樹
17436聯測.ptd 第12頁 200529333 五、發明說明(8) 脂模流不會對銲線產生過度衝擊或壓力,而能避免銲線偏 移或短路現象。再者,由於降低脂模流衝擊或壓力,該衝 擊或壓力較不會經開孔邊緣而溢膠至基板下表面上不需形 成有封裝膠體的區域,故能確保製成封裝件之信賴性。另 外,使用具有通孔之間隔件,該通孔尺寸對應基板開孔之 尺寸,而使間隔件箝制於基板下表面與具有平坦表面的下 模之間。該通孔中亦填充有該包覆銲線之樹脂材料。該間 隔件之製造成本低,故當使用開設有不同尺寸開孔之基板 時,可用具有對應尺寸之通孔的間隔件而不會大幅增加生 產成本。因此,該平坦下模配合適當間隔件可適用於各種 基板。藉一整合封裝膠體(第一封裝膠體)包覆晶片與銲線 及填充於基板開孔中,故能增進半導體封裝件之機械強 度。該封裝膠體分別填充於各基板之開孔中,故不需切割 或切單形成於基板下表面上的封裝膠體部分,故可避免封 裝膠體與基板間產生脫層(delamination)。此外,一第二 非模壓製成之封裝膠體,用以包覆第一封裝膠體形成於各 基板下表面上的部分,以改善封裝件之外觀使其完美並能 確保銲線完全為封裝膠體所包覆;該第二封裝膠體係以習 知點膠或印刷技術製成而不會大幅增加製程複雜性及成 本0 【實施方式】 以下係藉由特定的具體實例說明本發明之實施方式, 熟悉此技藝之人士可由本說明書所揭示之内容輕易地瞭解 本發明之其他優點與功效。本發明亦可藉由其他不同的具
17436聯測.ptd 第13頁 200529333 五、發明說明(9) ' 體實例加以施行或應用,本說明書中的各項細節亦可基於 不同觀點與應用,在不悖離本發明之精神下進行各種修飾 與變更。 (第一實施例) 如第1圖所示,本發明第一實施例所揭露之開窗型球 柵陣列(WBGA)半導體封裝件使用一基板20作為晶片承載件 (chip carrier),包括:具有一上表面2 0 0及一相對之下 表面2 0 1的基板2 0,該基板2 0並開設有一貫穿其中之開孔 2|2 ;至少一晶片2卜藉一膠黏劑2 2接置於該基板2 0之上 #面2 0 0且遮覆該開孔2 0 2,並藉多數穿通於該開孔2 0 2中 -之銲線2 3電性連接至該基板2 〇之下表面2 0 1,而使該晶片 2 1與基板2 0之間存留有未為該膠黏劑2 2所填充之空隙2 5 ; 一第一模壓製成之封裝膠體24,形成於該基板20之上下表 面2 0 0、2 0 1上,用以包覆該晶片2 1及銲線2 3並填充於該基 板2 0之開孔2 0 2及該晶片2 1與基板2 0之間的空隙2 5中;一 第二非模壓製成之封裝膠體2 6,用以包覆該第一封裝膠體 2 4形成於基板2 0下表面2 0 1上的部分;以及多數銲球2 7, 植設於該基板2 0之下表面2 0 1上未形成有該第二封裝膠體 0的區域並外露。 上述開窗型球柵陣列半導體封裝件得以第2 A至2 G圖所 示之製程步驟製得。 -如第2 A圖所示,首先,製備一由多數基板2 0組成之基 板片2,其係以習知樹脂材料例如環氧樹脂、聚亞醯胺 (polyimide )樹脂、BT(bismaleimide triazine )樹脂、
17436 聯測.ptd 第14頁 200529333 五、發明說明(ίο) F R 4樹脂等製成。各基板2 0具有一上表面2 0 0及一相對之下 表面2 0 1並開設有一貫穿其中之開孔2 〇 2,其中該開孔2 0 2 較佳呈矩形’具有二相對較長側邊及二相對較短側邊。基 板片2之製造採用習知技術,故予此不予資述。 如第2B圖所示(上視圖及沿2B-2B線切開所示之剖視 圖)’接著’藉一膠黏劑2 2接置至少一晶片2 1於各基板2 0 之上表面2 0 0上且遮覆該基板2 0之開孔2 0 2。該晶片2 1具有 一形成有多數電子電路(未圖示)與銲墊211之作用表面210 以及一相對之非作用表面2 1 2。該晶片2 1之表面積大於基 板2 0之開孔2 0 2,而使晶片2 1能完全覆蓋住該開孔2 0 2。晶 片2 1係以面朝下(f a c e - d 〇 w η )方式接置於各基板2 0上,以 使晶片2 1之作用表面2 1 0朝向基板2 0之開孔2 0 2,並藉該膠 黏劑2 2黏置於基板2 0之上表面2 0 0上,其中該膠黏劑2 2係 敷設於晶片2 1與基板2 0之間且通常沿著開孔2 0 2之二較長 側邊,而使晶片2 1與基板2 0之間且位於開孔2 0 2之二較短 側邊處存留有未為膠黏劑2 2所填充之空隙2 5。該敷設之膠 黏劑2 2具有一預疋厚度’而使晶片21與基板2 0之間的空隙 2 5之南度與膠黏劑2 2之厚度相同,該預定之厚度或高度得 使用以形成封裝膠體(未圖示)之樹脂材料粒子得順利通過 該空隙2 5。 然後,進行一銲線(wire bonding)作業以形成多數穿 通於各基板2 0之開孔2 0 2中的銲線2 3 ’該銲線2 3係一端連 接至晶片2 1上的銲墊2 1 1 ’而另一端連接至基板2 〇的下表 面2 0 1 ’藉之以使晶片2 1電性連接至基板2 〇。銲線2 3可以
17436 聯測.ptd 第15頁 200529333 五、發明說明(11) 金(g ο 1 d )製成,故可稱為金線。銲線作業係屬習知技術 故予此不予贅述。 如第2 C圖所示,製備一較佳以堅硬材料製成之間隔件 2 8,具有多數貫穿其中之通孔2 8 0,並接置該間隔件2 8至 該多數基板2 0之下表面2 0 1上;其中各通孔2 8 0對應於並大 於各基板20之開孔202,且該間隔件28之厚度大於該銲線 2 3突出於基板20之下表面201上的線弧高度,以使形成於 各晶片2 1上的銲線2 3線弧收納於對應的間隔件2 8通孔2 8 0 中· 如第 2D圖所示(沿二相互垂直線切開所示之剖視圖), 進行一模壓(molding)製程以使用一樹脂材料(如環氧樹脂 專)形成一弟一封裝膠體2 4於基板2 0之上下表面200、201 上。利用一具有上模2 9 0及下模291之封裝模具29,該上模 2 9 0開設有一空穴2 9 2其尺寸足以覆蓋所有基板2〇,而下模 2 9 1為一具有一平坦頂面2 9 3之平坦模具以與間隔件2 8觸 接。於模壓製程進行時,上述完成置晶(接置晶片2丨)及銲 線作業之基板片2置入並箝制於封裝模具2 9的上模2 9 0與下 模291之間,其中上模2 9 0觸接所有基板20之上表面2〇〇', 鲁使所有接置於基板2 0上的晶片2 1收納於上模2 9 0之空穴 2 92中’而下模29 1的平坦頂面2 9 3則與間隔件28觸接,以 使間隔件2 8夾置於基板2 0之下表面2 0 1與下模2 9 1的平i曰頂 面2 9 3之間,藉此銲線2 3係收納於各基板2 〇開孔2 0 2與間隔 件28通孔2 8 0中且為下模291所封閉。此時,該樹脂材料即 注入上模2 9 0之空六2 9 2中以填充於整個空穴2 9 2中及包覆
17436聯測.ptd 第16頁 200529333 五、發明說明(12) 所有接置於基板2 0上的晶片2 1,且該樹脂材料亦自上模 2 9 0之空六2 9 2流入晶片2 1與基板2 0之間的空隙2 5至基板2 0 的開孔2 0 2及間隔件28之通孔2 8 0中。空隙25之高度如上定 義足以使樹脂材料粒子順利通過其中,而使樹脂材料能包 覆銲線2 3並填充於基板2 0的開孔2 0 2、間隔件2 8之通孔 2 8 0、及晶片2 1與基板2 0之間的空隙2 5 (位於開孔2 0 2之二 較短側邊處且未敷設有膠黏劑2 2 )中。當樹脂材料固化 後,即形成整合之第一封裝膠體24於基板2 0之上下表面 2 0 0、2 0 1上’其中形成於基板2 〇上表面2 0 0上的第一封裝 膠體2 4部分係單一膠體包覆所有晶片2 1,而形成於基板2 0 下表面2 0 1上的第一封裝膠體2 4部分包括多數單獨膠體各 填充於一對應之基板2 0開孔2 0 2、間隔件2 8通孔2 8 0、及晶 片2 1與基板2 0之間的空隙2 5中。由於間隔件2 8的厚度大於 銲線2 3突出於基板2 0下表面2 0 1上的線5瓜高度,填充於間 隔件28之通孔2 8 0中的樹脂材料得完全包覆住銲線23線 弧。再者,由於間隔件2 8以堅硬材料製成且下模2 9丨之頂 面2 9 3平坦,故間隔件2 8可穩固地箝制於基板片2與下模 2 9 1之間,而能避免樹脂材料溢膠至間隔件2 8與下模2 9 ^員 面2 9 3間之介面及基板2 0之下表面2 0 1上不需形成有第一封 裝膠體24的區域。 當第一封裝膠體2 4完成後,自基板2 0上移除封裝模具 2 9及間隔件2 8,而使形成於基板2 0之上下表面2 0 0、2 0 1上 的第一封裝膠體24露出。惟該第一封裝膠體24形成於基板 2 0下表面2 0 1上的部分包括多數單獨膠體各流入晶片2 1與
17436聯測.卩士(1 200529333 五、發明說明(13) 基板2 0之間的空隙2 5中之樹脂材料製成,故該單獨膠體通 常具有不佳之外觀,而可能因此未完全包覆住銲線2 3而使 部分銲線2 3露出’此則影響後續完成之封裝件的品質及信 賴性。 如第2E圖所示,進行一點膠或印刷製程以於第一封裝 膠體2 4形成於基板2 0下表面2 〇 1上的部分之各單獨膠體上 形成一第一封裝膠體2 6,以改善該單獨膠體之外觀使其完 美而能確保銲線2 3完全為封裝膠體2 4、2 6所包覆。 如第2F圖所不,進行—植球(bal丨impUnt丨叩)作業 形成並植设多數銲球2 7於各該基板2 〇下表面2 0 1上為形 成有第一與第二封裝膠體24、26之外露區域。突出於基 20下表=201上之^第一與第二封裝膠體24、26的厚度總和 係小於銲球2 7之高度。 最,第%圖所示,進行一切單(singulati〇n 業,切割該弟一封裝膠體24形成於基板2〇上表面2〇〇上的 部分以及基板片2以分離各基板2〇,而形 導體封裝件各具有一單齙夕其舡^夕数1U⑺的+ 所千)。97柞/離基板 夕數銲球27 (如第1圖 所ttO w ‘球27作為輪入/輸出端以使 •印刷電路板)成電性連接關係。 月外界衣置 上述半導體封裝件及其製法具有諸多優點。位 與基板之間及基板開孔之二較短側邊處: 二片 空隙,係供用以形成封裳膠體之樹脂材料 該樹脂材料注入上模之空穴中時,其流入;;當 基板開孔中並包覆銲線,同時該空隙亦為:;; =充於 ^成樹脂材料所填
17436 聯測.ptd 第18頁 200529333 五、發明說明(14) 充,因而避免習知氣洞或氣爆現象。因此,流入空隙之樹 脂模流不會對銲線產生過度衝擊或壓力,而能避免銲線偏 移或短路現象。再者,由於降低脂模流衝擊或壓力,該衝 擊或壓力較不會經開孔邊緣而溢膠至基板下表面上不需形 成有封裝膠體的區域,故能確保製成封裝件之信賴性。另 外,使用具有通孔之間隔件,該通孔尺寸對應基板開孔之 尺寸,而使間隔件箝制於基板下表面與具有平坦表面的下 模之間。該通孔中亦填充有該包覆銲線之樹脂材料。該間 隔件之製造成本低,故當使用開設有不同尺寸開孔之基板 時,可用具有對應尺寸之通孔的間隔件而不會大幅增加生 產成本。因此,該平坦下模配合適當間隔件可適用於各種 基板。藉一整合封裝膠體(第一封裝膠體)包覆晶片與銲線 及填充於基板開孔中,故能增進半導體封裝件之機械強 度。該封裝膠體分別填充於各基板之開孔中,故不需切割 或切單形成於基板下表面上的封裝膠體部分,故可避免封 裝膠體與基板間產生脫層(delamination)。此外,一第二 非模壓製成之封裝膠體,用以包覆第一封裝膠體形成於各 基板下表面上的部分,以改善封裝件之外觀使其完美並能 確保銲線完全為封裝膠體所包覆;該第二封裝膠體係以習 知點膠或印刷技術製成而不會大幅增加製程複雜性及成 本0 (第二實施例) 第3圖顯示本發明第二實施例之半導體封裝件。如圖 所示,此半導體封裝件之結構大致與第一實施例所揭露之
17436聯測.ptd 第19頁 200529333 五、發明說明(15) 封裝件(第1圖)相同,其不同處在於晶片2 1之非作用表面 2 1 2不為第一封裝膠體2 4所包覆而外露。該外露之非作用 表面2 1 2得有效助於散逸晶片2 1運作所產生之熱量,因而 增加半導體封裝件之散熱效率。 上述實施例僅為例示性說明本發明之原理及其功效, 而非用於限制本發明。任何熟習此項技藝之人士均可在不 違背本發明之精神與範疇下,對上述實施例進行修飾與變 化。因此,本發明之權利保護,應如後述之申請專利範圍 所列。
17436 聯測.ptd 第20頁 200529333 圖式簡單說明 【圖式簡單說明】 為讓本發明之上述及其他目的、特徵以及優點能更明 顯易懂,將與較佳實施例,並配合所附圖示,詳細說明本 發明之實施例,所附圖示之内容簡述如下: 第1圖係本發明第一實施例之半導體封裝件之剖視 圖, 第2A至2G圖係第1圖所示之半導體封裝件的製程步驟 示意圖; 第3圖係本發明第二實施例之半導體封裝件之剖視 圖;以及 第4A至4F圖係習知半導體封裝件的製程步驟示意圖。 1 基 板 片 10 基 板 100 上 表 面 101 下 表 面 102 開 孔 11 晶 片 12 膠 黏 劑 13 銲 線 14 上 封 裝 膠 體 15 下 封 裝 膠體 16 銲 球 17 上 模 170 向 上 凹 陷 空 18 下 模 180 向 下 凹 陷 空 穴 2 基 板 片 20 基 板 200 上 表 面 201 下 表 面 202 開 孔 21 晶 片 210 作 用 表 面 211 非 作 用 表 面 22 膠 黏 劑
17436 聯測.ptd 第21頁 200529333
17436聯測.的(1 第22頁
Claims (1)
- 200529333 六、申請專利範圍 1. 一種開窗型球栅陣列半導體封裝件,包括: 一基板,具有一上表面及一相對之下表面,並開 設有一貫穿其中之開孔; 至少一晶片,藉一膠黏劑接置於該基板之上表面 且遮覆該開孔,並藉多數穿通於該開孔中之銲線電性 連接至該基板之下表面,而使該晶片與基板之間存留 有未為該膠黏劑所填充之空隙; 一以樹脂材料製成之第一封裝膠體,形成於該基 板之上下表面上,用以包覆該晶片及銲線,其中該樹 脂材料流入該晶片與基板之間的空隙而填充於該基板 之開孔及該空隙中; 一第二非模壓製成之封裝膠體,用以包覆該第一 封裝膠體形成於基板下表面上的部分;以及 多數銲球,植設於該基板之下表面上未形成有該 第二封裝膠體的區域並外露。 2. 如申請專利範圍第1項之半導體封裝件,其中該第二封 裝膠體藉點膠方式形成於該基板之下表面上。 3. 如申請專利範圍第1項之半導體封裝件,其中該第二封 裝膠體藉印刷方式形成於該基板之下表面上。 4. 如申請專利範圍第1項之半導體封裝件,其中該晶片具 有一作用表面及一相對之非作用表面,該作用表面朝 向該開孔且與該銲線連接,而使該作用表面完全為該 膠黏劑及第一封裝膠體所包覆。 5. 如申請專利範圍第4項之半導體封裝件,其中該晶片之17436聯測.ptd 第23頁 200529333 六、申請專利範圍 非作用表面係外露出該第一封裝膠體。 6 .如申請專利範圍第1項之半導體封裝件,其中該開孔係 呈矩形,具有二相對較長側邊及二相對較短側邊。 7.如申請專利範圍第6項之半導體封裝件,其中該晶片與 基板之間的空隙位於該開孔之二較短側邊。 8 .如申請專利範圍第1項之半導體封裝件,其中該空隙具 有與該膠黏劑之厚度相同的預定高度,以使該樹脂材 料之粒子得通過該空隙。 9.如申請專利範圍第7項之半導體封裝件,其中該空隙具 β有與該膠黏劑之厚度相同的預定高度,以使該樹脂材 料之粒子得通過該空隙。 1 0. —種開窗型球柵陣列半導體封裝件之製法,包括下列 步驟: 製備一包括多數基板之基板片,各該基板具有一 上表面及一相對之下表面並開設有一貫穿其中之開 子L ; 藉一膠黏劑接置至少一晶片於各該基板之上表面 上且遮覆該開孔,而使該晶片與基板之間存留有未為 φ該膠黏劑所填充之空隙; 形成多數穿通於各該基板之開孔中的銲線,以藉 該銲線電性連接該晶片至該基板之下表面; 製備一具有多數通孔之間隔件,並接置該間隔件 至該基板之下表面上,其中各該通孔對應於並大於各 該基板之開孔,且該間隔件之厚度大於該銲線突出於17436聯測.口士己 第24頁 200529333 六、申請專利範圍 基板之下表面上的線弧高度,以使形成於各該晶片上 的銲線收納於對應的間隔件通孔及對應的基板開孔 中; 進行一模壓製程,藉一樹脂材料形成一第一封裝 膠體於該基板之上下表面上,以使該樹脂材料注入該 多數基板之上表面上而包覆該晶片並流入該’且該晶 片與基板之間的空隙以填充於該基板的開孔、該間隔 件之通孔及該空隙中且包覆該銲線; 自該基板上移除該間隔件,而使該形成於基板上 之第一封裝膠體露出; 植設多數銲球於各該基板之下表面上未形成有該 封裝膠體的區域並外露; 形成一第二非模壓製成之封裝膠體,用以包覆該 第一封裝膠體形成於各該基板下表面上的部分; 植設多數銲球於各該基板之下表面上未形成有該 第二封裝膠體的區域並外露;以及 切割該第一封裝膠體形成於基板上表面上的部分 以及該基板片以分離各該基板,而形成多數個別的半 導體封裝件各具有一單離之基板。 11.如申請專利範圍第1 〇項之製法,其中該第二封裝膠體 藉點膠方式形成於該基板之下表面上。 1 2 .如申請專利範圍第1 0項之製法,其中該第二封裝膠體 藉印刷方式形成於該基板之下表面上。 1 3 .如申請專利範圍第1 0項之製法,其中該晶片具有一作17436聯測.口士(1 第25頁 200529333 六、申請專利範圍 用表面及一相對之非作用表面,該作用表面朝向該開 孔且與該銲線連接,而使該作用表面完全為該膠黏劑 及第一封裝膠體所包覆。 1 4 .如申請專利範圍第1 3項之製法,其中該晶片之非作用 表面係外露出該第一封裝膠體。 1 5 .如申請專利範圍第1 0項之製法,其中該開孔係呈矩 形,具有二相對較長側邊及二相對較短側邊。 1 6 .如申請專利範圍第1 5項之製法,其中該片與基板之間 的空隙位於該開孔之二較短側邊。 ft .如申請專利範圍第1 0項之製法,其中該空隙具有與該 膠黏劑之厚度相同的預定高度,以使該樹脂材料之粒 子得通過該空隙。 1 8 .如申請專利範圍第1 6項之製法,其中該空隙具有與該 膠黏劑之厚度相同的預定高度,以使該樹脂材料之粒 子得通過該空隙。 1 9 .如申請專利範圍第1 0項之製法,其中該間隔件以堅硬 材料製成。17436聯測.ptd 第26頁
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093104217A TWI236716B (en) | 2004-02-20 | 2004-02-20 | Window ball grid array semiconductor package with substrate having opening and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093104217A TWI236716B (en) | 2004-02-20 | 2004-02-20 | Window ball grid array semiconductor package with substrate having opening and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI236716B TWI236716B (en) | 2005-07-21 |
| TW200529333A true TW200529333A (en) | 2005-09-01 |
Family
ID=36675010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093104217A TWI236716B (en) | 2004-02-20 | 2004-02-20 | Window ball grid array semiconductor package with substrate having opening and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI236716B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230063204A1 (en) * | 2021-09-01 | 2023-03-02 | Kioxia Corporation | Method for manufacturing semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114512562B (zh) * | 2022-01-29 | 2024-07-19 | 福斯特(嘉兴)新材料有限公司 | 双玻组件及其封装方法、电子元器件 |
-
2004
- 2004-02-20 TW TW093104217A patent/TWI236716B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230063204A1 (en) * | 2021-09-01 | 2023-03-02 | Kioxia Corporation | Method for manufacturing semiconductor device |
| TWI833155B (zh) * | 2021-09-01 | 2024-02-21 | 日商鎧俠股份有限公司 | 半導體裝置的製造方法 |
| US12341024B2 (en) * | 2021-09-01 | 2025-06-24 | Kioxia Corporation | Method for manufacturing semiconductor device including resin layers |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI236716B (en) | 2005-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI495082B (zh) | 多層半導體封裝 | |
| TWI482261B (zh) | 三維系統級封裝堆疊式封裝結構 | |
| CN101221946B (zh) | 半导体封装、及系统级封装模块的制造方法 | |
| TWI239655B (en) | Photosensitive semiconductor package with support member and method for fabricating the same | |
| CN102738094B (zh) | 用于堆叠的半导体封装构造及其制造方法 | |
| CN102280390A (zh) | 组装具有散热器的半导体器件的方法 | |
| CN105762084B (zh) | 倒装芯片的封装方法及封装装置 | |
| US6869824B2 (en) | Fabrication method of window-type ball grid array semiconductor package | |
| TWI244145B (en) | Method for fabricating semiconductor package | |
| TWI236115B (en) | Method for fabricating window ball grid array semiconductor package | |
| CN102044527A (zh) | 一种互叠的封装结构及其制造方法 | |
| CN207743214U (zh) | 多芯片并排式封装结构 | |
| CN1316611C (zh) | 具有增层结构的晶圆级半导体封装件及其制法 | |
| TWI244707B (en) | Method for fabricating semiconductor package | |
| TWI253730B (en) | Semiconductor package with heat dissipating structure | |
| US20050062152A1 (en) | Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same | |
| EP2545584B1 (en) | Package having spaced apart heat sink | |
| CN205657052U (zh) | 一种倒装芯片 | |
| TWI236716B (en) | Window ball grid array semiconductor package with substrate having opening and method for fabricating the same | |
| WO2022193133A1 (zh) | 封装结构及其制作方法、终端设备 | |
| TWI880372B (zh) | 電子封裝件及其製法 | |
| TWI233171B (en) | Window ball grid array semiconductor package and method for fabricating the same | |
| JP2003174123A (ja) | 半導体装置およびその製造方法 | |
| CN220358072U (zh) | 封装结构 | |
| CN100394569C (zh) | 防止封装元件溢胶的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |