TW200426917A - Method for removing photoresist in semiconductor manufacturing process - Google Patents

Description

200426917 五、發明說明（1) 【發明所屬之技術領域】 本發明係有關一種半導體製程中去除光阻的方法，特 別是指一種利用等離子體形成含氫氣（H 0的混合氣體， 進行灰化（A s h i ng)製程從而去除光阻。 【先前技術】 半導體製程之一的光蝕微影法（Ph〇tQ Li thography)製程是經由五個階段所構成，第一階段是 在半導體基板上旋塗（Spin coating)光阻，形成光阻層 的階段；第二階段是以選擇性的曝露上述光阻層的曝光 (Exposure)階段；第三階段是為了在半導體基板上形成 光阻圖案（Photoresist Pattern)，讓曝光的光阻層顯 影（Develop)的階段；第四階段是對沒有被光阻覆蓋的 半導體基板部位進行钱刻（E t c h i n g)或者植入雜質的階 · 段；第五階段是清除在#刻或植入雜質階段時用於遮罩的 光阻圖案的灰化製程。 在上述該半導體製造過程中，灰化階段結束後，進入 形成金屬配線層之製程，從而形成連接晶片上的各元件配 線以及對晶片與外界之間起結合墊（Bond Pad)作用的金 屬薄膜。 其中灰化是待蝕刻製程或離子植入製程結束後，用以 · 去除無用光阻的製程，亦屬於餘刻製程的一種。光阻是用 於蝕刻光阻底部基板上的圖案，或者在基板外露部位植入 離子時起遮罩作用的物質。 該上述灰化製程中所使用的是等離子體，而反應氣體

第5頁 200426917

五、發明說明（2) , 知％氣起 是氧氣（〇 2)。因此，該光阻去除製程是讓光卩旦 ^ /之為 反應的氧化過程，氧化是一種燒化過程，因此f Μ命 γ π制程中所而 灰化（Ashing)製程。如上所述，我們把灰化水 的設備叫作灰化器（Asher) 。 、 f、速 近年來，隨著半導體製造技術要求設備集成度二，曰 度快，晶片技術也趨於細致化。隨著晶片的細致技術、$ 片的主成分即矽，在經過多個製程時逐漸被消耗而形成 問題。 尤其在灰化製程中使用氧氣來形成等離子體時’曰曰曰片 的部分表面與上述技術中之氧氣起作用而形成氧化膜。如 上所述，當矽表面形成氧化膜層後，不僅需要製造作為曰 後進行淺接面技術（S h a 1 1 〇 w j u n c t i ο η)的元件’而且起 電極作用的摻雜多晶石夕（d 〇 p e d ρ ο 1 y - s i 1 i c ο η)大量消耗 亦造成了問題。 目前的光阻灰化製程中，在晶片上植入高劑量離子 (High Dose Implantation)後容易發生爆裂現象，為了 減少上述爆裂現象發生，把製程溫度設為低溫，或者在結 束高劑量離子植入（High Dose Implantation)製程後進 行加固（Pin-up)，但仍無法徹底解決爆裂問題。 在高集成矽上，由於波長436nm的G線（G-1 ine)和波 長3 6 5nm的I線（1-1 ine)的波長過長，基板可限定的線寬 過大亦成了問題。為了進一步精密作業，建議使用波長為 2 4 8 n m或1 9 3 n m的植入了高劑量離子的D U V和X線。 由於現有之I線（I - 1 i ne)光阻蝕刻製程存在分子大

第6頁 200426917 五、發明說明（3) 、黏度高的問冑’在高集成石夕上使用植 DUV( Deep Uitra Vl〇let)光阻，代替隨（卜Η”/ 阻。但上j的植入向劑量離子的DUV光阻蝕 使利用現有氧氣的灰化製程徹底清除殘 ‘、、'/去 1，發明内容】 刃貝 本發明的主要目的係提供一種半導體 的方法，其利用等離子f &入$々 、 *光P且 r Α,.子體形成含虱軋（u的混合氣體， 進仃灰化（Ashing)製程，從而去除光阻。 餸 本發明的另一目的是提供一種半導體 丨的方法’以減少矽氧化膜的形成，降低耗二：：： I物質。 "植入了同剑虿離子的DUV光阻的殘餘 本發明的又一目的是提供一 I的方法，從而提升灰化製程的功效。體“中除去先阻 為達成上述發明之目的，本發明係在去除半導 上的光阻的灰化製程中採用等離子體，形成：ΠΤη : 合，體。本發明適用於所有光阻灰化製程，尤其對‘人 南劑里離子（Hlsh Dose Ion Implantation)的矽基板+ 分有效。 卞 鉍為使、貝審查委員對本發明之結構、特徵及 之功效更有進—步之瞭解與認識，謹佐以較佳之實施 < 丨 丨及配合詳細之說明，說明如後： 季又佳之…列圖 【實施方式】 本發明係作為半導體製程中去除光阻的方法，其特徵 第7頁 200426917 五、發明說明（4) 是由五個階段所構成，即第一階段是在半導體基板上旋塗 光阻，形成光阻層的階段；第二階段是選擇性的曝露光阻 層的曝光（Exposure)階段；第三階段是為了形成光阻圖 案，讓曝露的光阻層顯影（Develop)的階段；第四階段 是對沒有被上述光阻覆蓋的半導體基板部位進行蝕刻 (E t ch i ng)或者植入雜質的階段；第五階段是清除在上 述蝕刻或植入雜質階段時用於遮罩的光阻圖案的灰化製 程；而上述灰化製程是利用等離子體形成含氫氣（Η Ο的 混合氣體，防止在高溫下發生爆裂現象，並在抑制微粒 (Part i cl e)產生狀態下清除光阻圖案，藉以解決上述課 如上所述，在利用等離子體形成含氫氣的混合氣體時 ，最大限度地減少氧化膜生成、降低耗石夕量。 本發明作為半導體製程中去除光阻的方法，其特徵是 根據高劑量離子植入（High Dose ion Implantation)模 式製作上述半導體基板，從而解決上述課題。 本發明作為半導體製程中去除光阻的方法，其特徵是 上述光阻含有深紫外線（DUV: Deep Ultra Violet)，從 而解決上述課題。 本發明作為半導體製程中去除光阻的方法，其特徵是 * 上述氫（Η 〇跟氮（N 2)或者氦（He)混合成另一種混合 氣體，從而解決上述課題。 本發明作為半導體製程中去除光阻的方法，其特徵是 上述氫氣（占氣體總量的2%〜100% (體積百分比），從

第8頁 200426917 五、發明說明（5) 而解決上述課題。 本發明作為去阻光阻的方法，其特徵是上述灰化製程 溫度在100C〜20 0°C，從而解決上述課題。 本發明的另一實施例是半導體製程中去除光阻的方法 ，其特徵是由五個階段構成，即第一階段是在半導體基板 上旋塗光阻，形成光阻層的階段；第二階段是選擇性的曝 露光阻層的曝光（Exposure)階段；第三階段是為了形成 光阻圖案，讓曝露的光阻層顯影（Dev e 1 οp)的階段；第 四階段是對沒有被上述光阻覆蓋的半導體基板部位進行蝕 刻（E t ch i ng)或者植入雜質的階段；第五階段是清除在 上述蝕刻或植入雜質階段時用於遮罩的光阻圖案的灰化製 程；而上述灰化製程是利用等離子體形成含氫（Η Ο的混 合氣體或者氮氣（Ν Η 3)，防止在高溫下發生爆裂現象，並 在抑制微粒產生的狀態下清除光阻圖案，從而解決上述課 題。 透過參見附圖以及相關實施例進行詳細說明。表1是 對整個實施例的總結表。 【表1】

第9頁 200426917 五、發明說明（6) 製程時氧化膜；f 間 澧唐 Μ (秒）& :照 〇2 n2 h2n2 製程

No ( ( ( seem seem seem (°c ) ) ) ) 製程 7000 800 250 75 17 製程 8000 ; 250 ; 285 有關上述表1的簡要說明如下··製程Α是在2 5 0°C的製 程/JDL度下’係為習用技術製程的灰化法中的7 0 0 0 s c c m的 氧氣和8 0 0 sccm的氮氣進行75秒灰化後，用穿透式電子顯 微鏡測量氧化膜厚度，其結果如第1圖所示為17八。 製程β是本發明實施例，在2 5 0°C下對8 0 0 0 sccm的 Η2N2f體進行2 8 5秒灰化後，用穿透式電子顯微鏡測量氧 化膜厚度，其結果如第2圖所示，其厚度達到益法測量的 程度。 、透過製程室（process chamber)的可視窗觀察根據 中述表1條件進行的製程，其結果是習用技術製程即製程A 。出現了爆裂現象，但在本發明實施例，即使用氫氣的製 程B中沒有出現爆裂現象。 表2】

第10頁 200426917 五、發明說明（7)

No 壓力 (Torr 02 n2 ( scciu H2N2 製程溫 ( 度 seem (°C ) 製程時 間 (秒）

製程C 17000 1900 250 150

製程D 8000 8000 150 150 上述表2是在使用DUV (植入高劑量離子）光阻的晶片 上進行灰化技術後，檢查的殘留物。 製程C係為習用技術去除現有光阻的製程，上述製程 條件如表2所示，壓力為2托耳，氧氣為1 7 0 0 0 seem，氮氣 為1 9 0 0 seem，而製程溫度為2 5 0°C ，製程時間為1 50秒。 製程D係為本發明去除光阻的製程，上述製程條件如 表2所示，壓力為2托耳，氧氣為8 0 0 0 seem，Η 2N為8 0 0 0 seem，而製程溫度為1 50°C ，製程時間為1 50秒。 依據上述條件去除光阻，其結果為製程C結束後留有 很多雜質，但製程D徹底清除了所有殘留物質。 換句話說，在本發明中在以氫氣為主的製程上，利用 除氫外的其他氣體，如上述表.2所示的氮（、氦（He)混 合物去除光阻時，可以徹底清除光阻殘留物；或者利用氨 氫化合物去除光阻時，亦可以徹底清除殘留物。 另者，在本發明的製程中，把回應（製程）溫度設為 1 0 0〜2 0 0°C時，也可以達到徹底清除殘留物質的效果。

200426917 五、發明說明（8) 如上所述，在光阻灰化製程中使用本發明中的相關製 程，如實施例結果所示，將不會形成氧化膜，故無需製造 曰後需要進行淺接的元件，還能防止起電極作用的摻雜多 晶石夕（doped poly-silicon)大量損耗。 在植入高劑量離子（High Dose Ion Implantation) 後去除光阻的灰化製程上，使用本發明的方法，即使在 2 0 0°C以上的製程溫度下也不產生爆裂現象，且可達到抑 制微粒產生，可以提升半導體的製造生產能力。 在高集成矽必須使用的植入高劑量離子的DUV去除光 阻製程上，使用本發明中氫氣為主的化合物或者在低溫下 0 使用混合物時，可以徹底清除植入高劑量離子的DUV光刻 膠殘留物質。 以上所述者，僅為本發明一較佳實施例而已，並非用 來限定本發明實施之範圍，故舉凡依本發明申請專利範圍 所述之形狀、構造、特徵及精神所為之均等變化與修飾， 均應包括於本發明之申請專利範圍内。

第12頁 200426917 圖式簡單說明 第1圖係習用技術製程用穿透式電子顯微鏡所拍攝的照 片。 第2圖係本發明製程用穿透式電子顯微鏡所拍攝的照片。 111111 第13頁

Claims (1)

1. 200426917 六、申請專利範圍 1 · 一種半導體製程中去除光阻的方法，其方法係在半導 體製程中包括五個階段，第一階段是在半導體基板上 旋塗光阻，形成光阻層的階段；第二階段是選擇性的 曝露光阻層的曝光（Exposure)階段；第三階段是為 了形成光阻圖案，讓曝光的光阻層顯影（Develop) 的階段；第四階段是對沒有被上述光阻覆蓋的半導體 基板部位進行蝕刻（E t ch i ng)或者植入雜質的階段 ;第五階段是清除在上述蝕刻或植入雜質階段時用於 屏蔽的光阻圖案的灰化階.段；其中該灰化階段係利用 等離子體形成含氫（Η Ο的混合氣體，防止在高溫下 發生爆裂現象，並在抑制微粒產生的狀態下達到清除 光阻圖案。 2 ·如申請專利範圍第1項所述之半導體製程中去除光阻 的方法，其中該半導體基板係以高劑量離子植入（ High Dose ion Implantation)模式製作而成。 3 ·如申請專利範圍第1項所述之半導體製程中去除光阻 的方法，其中該光阻含有深紫外線（D e e p U 11 r a Violet)的光阻。 4 ·如申請專利範圍第1項所述之半導體製程中去除光阻 的方法，其中與該氫氣（Η 2>混合的氣體係氮（N 2> 、氦（He)其中之一種氣體。 5 ·如申請專利範圍第1 、2 、3或4項中所述之半導體 製程中去除光阻的方法，其中該氫氣（HO量佔氣體 總量的2 %〜1 0 0 % (體積百分比）。

   第14頁 200426917 六、申請專利範圍 6 ·如申請專利範圍第1 、2 、3或4項所述之半導體製 程中去除光阻的方法，其中該灰化製程温度為1 〇 〇°C〜 2 0(TC。 7 · —種半導體製程中去除光阻的方法，其方法係在半導 體製程中包括五個階段，第一階段是在半導體基板上 旋塗光阻，形成光阻層的階段；第二階段是選擇性的 曝露光阻層的曝光（Exposure)階段；第三階段是為 了形成光阻圖案，讓曝露的光阻層顯影（Develop) 的階段；第四階段是對沒有被上述光阻覆蓋的半導體 基板部位進行餘刻（E t c h i n g)或者植入雜質的階段 ，•第五階段是清除在上述蝕刻或植入雜質階段時用於 遮罩的光阻圖案的灰化製程；其中該灰化製程是利用 等離子體形成含氫（混合氣體或氮氣（NH a)中 之一者，防止在高溫下發生爆裂現象，並在抑制微粒 產生的狀態下達到清除光阻圖案。 8 ·如申請專利範圍第7項所述之半導體製程中去除光阻 的方法，其中該半導體基板以高劑量離子植入（H i gh Dose ion Implantation)模式製作而成。 9 ·如申請專利範圍第7項所述之半導體製程中去除光阻 的方法，其中該光阻為含有深紫外線（D e e p U 11 r a V i o 1 e t)的光阻。 1 0 ·如申請專如申請專利範圍第7項所述之半導體製程中 去除光阻的方法’其中與該氮氣（Η 2)混合的氣體係 氮（Ν0 、氦（He)之其中一種氣體。

   第15頁 200426917 六、申請專利範圍 1 1 ·如申請專利範圍第7 、8 、9或1 0項所述之半導體製 程中去除光阻的方法，其中該氫氣（Η Ο量佔氣體總 量的2 %〜1 0 0 % (體積百分比）。 1 2 ·如申請專利範圍第7 、8 、9或1 0項所述之半導體製 程中去除光阻的方法，其中該灰化製程溫度為1 0 〇°C 一 2 0(TC 。 #

   第16頁