TW200416406A - Electronic testing structure assembly - Google Patents

Description

200416406 ____ 五、發明說明（1) 發明領域 本發明與一種檢測技術有關，特別是一種晶片電訊檢 測之測試組件結構。 發明背景

有傳統方式所沒有的優點， 裝面積、降低製造成本、肩 述先進電子裝置構裝形式Ϊ 於空氣Φ以撼；仓I 近年來，隨著電子產品功能的快速提升，先進電子裝 置朝向更精細的尺寸、高容量、高速度與多功能邁進。先 進電子裝置構裝已快速地從傳統的接腳式構裝轉至面積陣 列形式，並朝更高I /0密度、晶圓尺寸構裝技術發展。本 電子裝置結構利用在晶圓上即可完成構裝的製程，使其擁 點，如··可大幅度減少電子裝置構 成本、具優良的電性表現等優勢。而前

200416406 五、發明說明（2) 程序，包括力學緩衝層製作、熔接單元製作等，最後將電 子裝置自晶圓中分離。於將獨立之電子裝置組裝至電子產 品系統前，將進行長時間高熱環境之電訊測試，以確保電 子裝置於構裝製程中之品質與良率。 習知技藝 中華民國專利公告號4，4 8 5，5 2 7，其中揭露一種晶圓 等級測試結構，如圖一 A所示，其架構於一晶圓1 0 1上，主 要特徵為該晶圓具有複數個電子裝置1 0 0，位於該電子裝 置1 0 0間形成有複數個應用凸塊1 3 0與預燒測試凸塊1 2 0。 其中預燒測試凸塊1 3 0位於電子裝置1 0 0外圍，並且其電子 訊號透過一導線與電子裝置相連接。並且，該專利亦揭露 前述晶圓等級測試結構之製程方式與測試方法，包括：進 行一重新配置線路製程、於該晶圓1 0 1上形成具有導線結 構與相對應之絕緣層、形成複數個該預燒測試凸塊等，並 且利用導線層將前述預燒測試凸塊與電子裝置連接；以及 利用前述預燒測試凸塊進行預燒測試的方法。美國專利字 號5，8 5 9，5 3 9，其中揭露一種可重複使用之長時晶圓測試 裝置，如圖一 B所示，其中包括一晶圓1 0 1以及複數個電子 裝置1 0 0佈於前述晶圓上。一測試上板1 5 0，並於前述測試 上板1 5 0中佈有複數個導線1 5 2，且前述之導線1 5 2之位置 與電子裝置之電極相對。並於測試上板1 5 0中具有電訊外 接結構1 5 1，並具有單或複數個導線1 5 2與前述之電訊外接

200416406 五、發明說明（3) 結構1 5 3相接，使得測試時由電子裝置1 0 0產生之電子訊號 得以與外界連通。並於測試上板1 5 0中具有一測試空穴以 容納測試晶圓1 0 1，以及單或複數個對準插梢1 5 4，可於組 裝時與測試下板1 6 0精密接合。另於測試下板1 5 0中具有彈 性體1 6 5，以保護進行老化測試時之晶圓1 0 1。 然而，前文述及之先進電子裝置結構技術為增進其散 熱與電訊等效能，多將電子裝置基質直接暴露於空氣中， 並且缺乏傳統接腳型結構之力學保護設施。於傳統之長時 高熱預燒電訊測試組件進行測試程序中，前述測試組件之 測試接觸單元將與電子裝置之熔接單元產生直接電訊接 觸。由於先進電子裝置有輕、薄、短、小的設計考量，其 力學缓衝層之厚度有限，故力學緩衝層難以吸收前述之接 觸單元於測試時所施予電子裝置之接觸力。因此，上述之 接觸力將直接傳遞予電子裝置之基質中，造成前述之先進 電子裝置内部之力學破壞，而使得電子裝置之功能函數失 效。如此將難以判斷長時高溫預燒測試之破壞因素，究竟 是構裝製程缺陷抑或是長時高溫測試本身造成。然欲解決 前述議題，可大略分為三個方向：其一、利用高價位且特 殊設計之傳統測試結構，如此將大幅度提升測試成本；其 二、利用前述之晶圓針測測試程序’於未切割之晶圓上即 進行長時高溫預燒測試，此亦將冒忽略因切割晶圓製程之 缺陷造成良率下降的風險；其三、重新設計一低價位且高 效率之測試結構。 鑑於高效率之先進電子裝置構裝結構近來多為電子產

第8頁 200416406

業所用，本發明提 電訊檢測組件結構 溫預燒檢測系統， 先進電子裝置構裝 出一電訊檢測組件結 之適當組合，即可構 並且將大幅降低檢測 結構長時高溫檢測之 構。藉由本發明之 成一合適之長時高 成本與前文述及之 問題。 發明目的及概述 個墊Γΐΐίϊ:種檢測組件結構1以檢測具單或複數 成禮获Ρ皮裝目的在提供一種組件結構，可針對完 測續。# Β 心也千衮置進仃長時咼温之預燒電訊 學損傷、。’，可減低長時高溫測試系統對於電子裝置之力 為達成上述目 構。本結構包含一 複數個彈性體結構 述檢測結構上板。 或複數個電訊墊片 複數個測試墊片。 由單或複數個檢測 含：圓形、橢圓形 另包括一檢測結構 述之電子裝置。於 接觸結構，並對應 片接觸以進行電訊 的’本發明提出一晶 檢測結構上板，並於 。而單或複數個電子 於前述電子裝置之電 ’並於前述之電子裝 该測試塾片與電訊塾 訊號導線達成之，該 、多邊形或以上各形 下板，對應於前述之 前述之檢測結構下板 於前述之測試墊片， 連接。前述接觸結構 片電訊檢測組件結 其表面可具有單或 裝置，將對應於前 訊傳遞面佈有具單 置表面另形成單或 片之電訊連通可經 测試墊片形狀包 狀之組合。本結構 檢測結構上板與前 中佈有單或複數個 且與前述之測試墊 形狀包含：圓柱

第9頁 200416406 五、發明說明（5) 狀、橢圓柱狀、多邊形柱狀、頂面非平面之圓柱狀、頂面 非平面之橢圓柱狀、頂面非平面之不規則形柱狀或以上形 狀之組合。因此，此電訊測試組件結構可有效的消散於進 行長時高溫預燒測試時所產生之對於電子裝置基質之力學 破壞。故依本發明所組成之長時高溫老化測試系統，可擁 有較高之測試準確度，以及較低廉的單價。 本發明之前述與其他目的、特徵、以及優點，將藉由 下文中參照圖示之較佳實施例之詳細說明得以更明確。 較佳實施例之詳細描述 本發明揭露一種有關晶片電訊檢測組件結構之技術。 詳言之，本發明提供一種檢測結構用以檢測具單或複數個 墊片之電子裝置，並提供其實施例。其詳細說明如下，唯 所述之較佳實施例只做一說明，並非用以限定本發明。 本發明之晶片電訊檢測組件結構之電子裝置佈線結構之上 視示意圖與側視示意圖分別如圖二A與圖二B所示。其中圖 二B之橫截面如圖二A中之A-A截面所示。其中包括一電子 裝置2 0 0，及其電訊傳遞面2 0 3。於該電訊傳遞面2 0 3塗佈 有力學緩衝層280，其材質可為綠漆、高分子光阻或有機 高分子材料聚合物等或以上化合物或具緩層效果的物質之 組合。於力學緩衝層2 8 0上，佈有單或複數個電訊墊片 260，其材質可為鎳、錫、金、銅或上述金屬合金或導電 金屬之組合。另具有熔接單元270，相對於各電訊墊片，

200416406

組成：為錫、鉛、豸、金、銅或上述金屬合金或導電金 之組合。*L述之熔接單元，將扮演該電子裝置2 0 0盥外V 電路设施溝通角色，如：將電子裝置内之電子訊號，傳 至電子裝置外部；或將外部之電子訊號，冑遞至該； 置中。唯本發明之電訊檢測組件結構中，前述之熔接裝 2 7 0可不具有。但於完成傳統電子裝置構裝程序之電子壯疋 = 前述之熔接單元2 70。故於進行長時高溫二 j f序牯考慮熔接早元2 70，可廣泛地提升該測試之準確 生。於前述電子裝置之電訊傳遞面m上，佈有 之單ΪΪ Κι墊片2 2 0,形成於前述之電子裝置2〇()外緣 二邊予 邊。而位於外電子裝置2〇()外側之溶接單元 訊墊片26°，可經由檢測訊號導線2 25與測試塾； Γ中;二而！於電子裝置2°°中央部位之炼接單元，如圖 訊t莫始溶接早70 271與熔接單元272，亦可由彎折的檢Θ a yU 、、、 2 2 6或延長之檢測訊號導線2 2 7，與相對；ft < _、 則試塾片222相接。唯並非全部之溶 ^界進ί ΐ片相接，若此溶接單元2 73於測試時不需要盘而 線與之訊連接，則可以不製作測試墊片及檢測訊號導 如圖i 1所明-之測試結構下板之第-實施例之上|示意圖可 結構下板二？丄包*括一測試結構下板31 〇 1及於測試 電子裝 之早或複數個測試空穴3 0 2，以容納待測試之 構，料：：各測試空穴中，亦佈有單或複數個接觸結 料可為金、銅、鈹、銅、鎳、铑、鎢或以上金

2UU4154Ub 五、發明說明（7) =i全i :::::二料的級合。其接觸結構330之幾 本發明之測試結構；；裝㊁之測試塾片。 三Β所示。其中包括一 弟一實施例之上視示意圖可如圖 下板中之單或複數個？=下板31〇’以及位於測試結構 置。而於各測試空穴乙以容納待測試之電子裝 3 3 5，其材料可為古八2 有單排或複數排之接觸軟板 或複數個電路圖案33f，於接觸軟板335上，佈有單 錄、铑、鶴或以上金屬材料二可為金、銅、鈹、銅、 電路圖案3 3 i之位置具導電材料的組合。其 片。 將相對於前述電子裝置之測試墊 豆中包括月0 SI式結構上板之上視示意圖可如圖四所示。 =二，f 一測試結構上板44〇,以及於測試結 裝置，可於具斤-體 其成何位置相對於前述之電子 ;長4咼溫老化電訊測試時，保護該電子裝置。 作之=i訊檢測組件結構第·"實施例之電訊檢測運 A、圖三A、圖1 其中圖五之橫截面如圖二 電子事置5〇S A之A_A截面所示。其中包括單或複數個 提升電，於^訊傳遞面5 03上佈有力學緩衝層580以 二:之數力個學「靠度。並且具… 1 測試墊片520。其中，測試墊片之f + =測：號/線㈣接單元-_接 、置5 0 0之電汛傳遞面5 0 3朝向測試結構下板 第12頁 200416406 五、發明說明（8) 510並置放於特疋之測試空穴502中。且令電子裝置單邊 或複數邊之測試墊片520與檢測結構下板51 〇之接觸結構 5 3 0相對應，於測試時令前述兩者進行機械接觸以達成電 訊連通。同時，於測試結構下板51 〇中，佈有單或複數個 電訊外接結構5 5 0，透過特定線路與接觸結構5 3 〇相接。可 使得於測試時、，電子裝置5 0 0中的電子訊號與測試組件結 構外界進行溝通。同時，置備測試結構上板54〇，具有單 或複數個力學緩衝體5 9 0，使之與測試結構下板5丨〇盥電 裝置5 0 0幾何驶於進行測試程序時，使前述之測試結 構下板510、電子裝置5〇〇與測試結構上板54〇，相互接合 以組裝，並令電子裝置5〇〇上之測試墊片 σ 觸結構53 0相接？成為本發明之電訊檢測組 接:二與1子裝置之電⑽ 之電訊檢測組件結構並夫吉垃乂 +七月 接單元56〇;並且測試^=電子裳置5 0 0之溶 5 0 0，故電子裝置500之電^碰觸電子裝置 由度。故就力學上而言電進κ:ί:!03二有相當之力學自 子裝置内部之應力將小於c =: ▲電訊測試時，其電 結構。 ^於傳統之接觸熔接單元5 70之測試 本發明之^訊檢心 作之剖面示意圖，如圖丄％ - ^ ^ <寬Λ檢測運 Α、圖三Β、圖四中之;二7示Λ六，橫載面如圖二 電子裝置6 0 0,於電訊傳遞 佑、匕括早或複數個 遞面6 0 3上佈有力學緩衝層6 8 〇以

第13頁 200416406 五、發明說明（9) 提升電子裝置之力學可靠度。並且具有單或複數個熔接單 元6 7 0與單或複數個測試墊片6 2 〇。其中，測試墊片之電子 訊號’將利用特定之檢測訊號導線與熔接單元6 7 〇相接。 並且’使電子裝置6 0 0之電訊傳遞面6 0 3朝向測試結構下板 61〇，並置放於特定之測試空六60 2中。且令電子裝置單邊 或複數邊之測試墊片6 2 0與檢測結構下板6 1 0之接觸軟板 6 3 5上之電路圖案6 3 1相對應，於測試時令前述兩者進行機 械接觸以達成電訊連通。同時，於測試結構下板6丨〇中， 佈有單或複數個電訊外接結構650，透過特定線路與電路 圖案631相接。可使得於測試時，電子裝置6〇〇中的電子訊 ί t測試組件結構外界進行溝通。同時，置備測試結構i 下杯I’具有單或複數個力學缓衝體6 9 0，使之與測試結構 ^ = 610與電子裝置60 0幾何相對。於進行測試程序時，使 7，之測試結構下板610、電子裝置6〇〇與測試結構上 盥ί互ί合以組裝，並令電子裝置6 0 0上之測試墊片 測組件結構。㈣，於測試::乂 f為本發明之電訊檢 哚 於測忒日守，外界與電子裝置之雷早邙 逮可經由電訊外接結構6 5 0、雷踗m垒β01 b 之逼子成 ^ , 丄々 電路圖案6 31與測試墊片6 2 0 凡成之。本毛明之電訊檢測組件結構、^ 子裝置6〇〇之熔接單元6 6 0;並且測二則/接觸電 觸電子裝置60 0,故電子裝置6〇() 亦未直接碰 當之力學自由度。故就力學上ΓΪ”傳^ 6〇3具有相 試時，其電子裝置内部之應力將 2長打兩溫老化測 之測試結構。換言之，於長時〜Y之接觸熔接單元 长f同/皿電訊測試時本發明 200416406 五、發明說明（ίο) 之組件結構，將可大幅度降低對於電子裝置基質之損傷， 即可提稱電訊量測之可信度與降低檢測成本。 本發明意欲涵蓋對於熟習此項技藝之人士而言係明顯 的各種修改與相似配置。因此，申請專利範圍之範圍應根 據最廣的詮釋，以包容所有此類修改與相似配置。

第15頁 200416406 圖式簡單說明 本發明之較佳實施例將於下述說明中輔以下列圖形做 更詳細的闡述： 圖一 A為傳統之晶圓級測試結構。 圖一 B為傳統之晶圓級長時電訊檢測結構。 圖二A為本發明晶片電訊檢測組件結構之電子裝置佈線結 構之上視不意圖。 圖二B為本發明晶片電訊檢測組件結構之電子裝置佈線結 構之剖面示意圖。

圖三A為本發明檢測結構下板第一實施例之上視示意圖。 圖三B為本發明檢測結構下板第二實施例之上視示意圖。 圖四為本發明檢測結構上板之上視示意圖。 圖五為本發明晶片電訊檢測組件結構弟一實施例之電訊檢 測運作之剖面示意圖。 圖六為本發明晶片電訊檢測組件結構第二實施例之電訊檢 測運作之剖面示意圖。 符號說明

100電子裝置 1 0 1晶圓 1 2 0老化測試片 1 3 0應用凸塊 1 5 0測試上板 1 5 1電訊外接結構

第16頁 200416406 圖式簡單說明 1 5 2導線 1 5 3測試空穴 1 5 4對準插梢 1 6 0測試下板 1 6 5彈性體 2 0 0電子裝置 2 0 3電訊傳遞面 2 2 0測試墊片 2 2 1測試墊片 2 2 2測試墊片 2 2 5檢測訊號導線 2 2 6檢測訊號導線 2 2 7檢測訊號導線 2 6 0電訊墊片 2 7 0熔接單元 2 7 2熔接單元 2 7 3熔接單元 2 8 0力學緩衝層 3 0 2測試空穴 3 1 0檢測結構下板 3 3 0接觸結構 331電路圖案 3 3 5接觸軟板 4 4 0檢測結構下板

第17頁 200416406 圖式簡單說明 4 9 0彈性體 5 0 0電子裝置 5 0 2測試空穴 5 0 3電訊傳遞面 5 1 0檢測結構下板 5 2 0測試墊片 5 3 0接觸結構 5 4 0檢測結構上板 5 6 0電訊塾片 5 5 0電訊外接結構 5 7 0熔接單元 5 8 0力學緩衝體 5 9 0彈性體 6 0 0電子裝置 6 0 2測試空穴 6 0 3電訊傳遞面 6 1 0檢測結構下板 6 2 0測試墊片 631電路圖案 6 3 5接觸軟板 6 4 0檢測結構上板 6 6 0電訊墊片 6 5 0電訊外接結構 6 7 0熔接單元

200416406 圖式簡單說明 6 8 0力學緩衝體 6 9 0彈性體 1··11 第19頁

Claims (1)

1. 200416406 六、申請專利範圍 1 · 一種晶片電訊檢測組件結構，用以檢測具單或複數個墊 片之電子裝置，至少包含： 一檢測結構上板； 單或複數個電子裝置，對應於前述之檢測結構上板，並具 有單或複數個電訊墊片佈於前述電子裝置表面； 單或複數個測試墊片，形成於前述之電子裝置外緣之單邊 或複數邊，經由單或複數個檢測訊號導線與全部或部分之 前述電訊墊片相接；並前述測試墊片形狀包含：圓形、橢 圓形、多邊形或以上各形狀之組合； 一檢測結構下板，對應於前述之檢測結構上板與前述之電 子裝置； 單或複數個接觸結構，佈於前述之檢測結構下板，並對應 於前述之測試墊片，且與前述之測試墊片接觸以進行電訊 連接；前述接觸結構形狀包含：圓柱狀、橢圓柱狀、多邊 形柱狀、頂面非平面之圓柱狀、頂面非平面之橢圓柱狀、 頂面非平面之不規則形柱狀或以上形狀之組合。 2.如申請專利範圍第1項之電訊檢測組件結構，其中所述 之檢測結構上板，可佈有單或複數個彈性體結構，與上述 之電子裝置接觸。 3 .如申請專利範圍第1項之電訊檢測組件結構，其中所述 之檢測結構下板，可佈有單或複數個測試空穴，容納上述 之電子裝置。

   200416406 六、申請專利範圍 4 ·如申請專利範圍第1項之電訊檢測組件結構，其中所述 之檢測結構下板，可佈有單或複數個電訊外接結構，於測 試時將電子裝置之電子訊號與外界連接。 5. —種電訊檢測組件結構，用以檢測具單或複數個墊片 之電子裝置，至少包含： 一檢測結構上板； 單或複數個電子裝置，對應於前述之檢測結構上板，並具 有單或複數個電訊塾片佈於前述電子裝置表面； 單或複數個測試墊片，形成於前述之電子裝置外緣之單邊 或複數邊，經由單或複數個檢測訊號導線與全部或部分之 前述電訊墊片相接；並前述測試墊片形狀包含：圓形、橢 圓形、多邊形或以上各形狀之組合； 一檢測結構下板，對應於前述之檢測結構上板與前述之電 子裝置； 單或複數個接觸軟版，佈於上述之檢測結構下板中，並具 有單或複數個電路圖案，其幾何位置對應於前述之測試墊 片，並與上述之測試墊片接觸以進行電訊連接。 6 .如申請專利範圍第5項之電訊檢測組件結構，其中所述 之檢測結構上板，可佈有單或複數個彈性體結構，與上述 之電子裝置接觸。

   200416406 六、申請專利範圍 7. 如申請專利範圍第5項之電訊檢測組件結構，其中所述 之檢測結構下板，可佈有單或複數個測試空穴，容納上述 之電子裝置。 8. 如申請專利範圍第5項之電訊檢測組件結構，其中所述 之檢測結構下板，可佈有單或複數個電訊外接結構，於測 試時將電子裝置之電子訊號與外界連接。

   第22頁