TW200415768A - Support structures for wirebond regions of contact pads over low modulus materials - Google Patents

Support structures for wirebond regions of contact pads over low modulus materials Download PDF

Info

Publication number
TW200415768A
TW200415768A TW092124682A TW92124682A TW200415768A TW 200415768 A TW200415768 A TW 200415768A TW 092124682 A TW092124682 A TW 092124682A TW 92124682 A TW92124682 A TW 92124682A TW 200415768 A TW200415768 A TW 200415768A
Authority
TW
Taiwan
Prior art keywords
support
scope
layer
low
line
Prior art date
Application number
TW092124682A
Other languages
English (en)
Other versions
TWI261905B (en
Inventor
David Anderson
Hans-Joachim Barth
Lloyd G Burrell
Joseph Chan
Emmanuel F Crabbe
W Kemerer Douglas
A Nye Henry Iii
Original Assignee
Infineon Technologies Ag
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag, Ibm filed Critical Infineon Technologies Ag
Publication of TW200415768A publication Critical patent/TW200415768A/zh
Application granted granted Critical
Publication of TWI261905B publication Critical patent/TWI261905B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

五、發明祝明（1) 技術領域 本發明係普遍關於一種卿 提供積體電路、¥肢衣置，及更特別是關於 發明背景接觸墊片的機械支樓的結構及方法。 機、手；做：f::::種不同電子應用，如電視、收音 組件縮小化積體電路。在電子工業存在-種 積體電路可乡=少以使電子裝置可被做的更小及更輕。 介電體及半導體用：：：：：的金屬化，及多層的 傳導線路、雷曰卿 乂二層使用微影被圖樣化以形成 長時間：;丄彻電路的其他元件。 傳導線路及在不问:=化矽已被晋遍地用於介電體以隔離 具低介電常數K的材曰料Λ各種組件/,近來，低-κ材料〈如 使用低-Κ材料提供金屬？用做在半導體裝置的絕緣體。 然而，ϋ生更快的速度及更小的裝置。 模數且結構上心矽f較’低-Κ介電體材料典型上具低 數，對至力模數或“ 數。材料的彈性模數顯 此模數為常 電材料容易拉Μ:與：：㈡比：表示。低模數介 屬化之較少的結構穩定声叫供植入於低-Κ介電體的金 線〉模包括被鲜線連結〈血型上传田 /主封I的接觸點的技 /、t上使用金 的接觸塾片以當1C被封農時允許至塑
/ KJO 五、發明說明（2) 模的電連接。銲線連社 ' 中，熱量被供應至該^上包括銲接方法，在此方法 些銲接方法包括超立|觸墊片及電線以確保良好連接。一 的電線及亦施用向^f法，其震動側邊連結至接觸墊片 録線連結觸塾片。 塾片為有問題的，在銲】〈位於墊片下方〉的接觸 送進入在接觸塾片下 、/ 些I干接應力被向下傳 方法的此機械應力^模之結構。來自銲線連結鮮接 得接觸墊片舉高或自矽：:亥接觸墊片及下方的結構，及使 產率。因低-K材料具低；：：：，損壞半導體裝置及減少 受到銲接損傷，造兴A m構上為弱的，塑模更易於 機械失效。 舉兩及接觸墊片的撕間的高程度的 發明概述 本舍明達到在積體 構及方法的技術優％ :=接觸墊片下方提供支撐之結 數個支樓通孔位於在各個於金屬化層内’及複 支撐通孔較佳為在/ 、數材料層的支撐結構之間， 供增加的機械支撐於接觸 括於相鄰低模數材料芦内蜀J =區域。㉟支撐結構可包 ^者，該支物可包括:x ::此 式排列的複數個分離支撐墊片。子®形或其他重複形 在個具體貫施例中，半暮| 域的工件，曰石，丨、y 卞v肢衣置包括具接觸墊片區 個接觸墊片形成二該：2:二：形成於該工件A，且複數 成玄接觸塾片區域内。至少-個接觸墊片
苐9頁 200415768
至該至少 係柄合 該工件 上，該第一 片的連結部分下方 少第一支撐結構間 屬化層包括 第二支撐結 個積體電 金屬化層 第二金 下方的 支撐結 合。第 樓結構 方。複 接觸墊 包括複數 的第一支撐結構， 屬化層位 構的頂部表 一低模數介 間，高模數 數個接觸墊 片具連結部 ，第二金 複數個位 構。複數 面及上方 電體層位 介電體層 片位於該 分。 路的訊號。第一金屬化層位於 個位於至少該接觸墊 層位於至 上方，該 連結部分 第一介電體 於第一通孔 於至少該 個第一支 第二支撐 接觸墊片的 撐通孔在每 結構的底部 一個第一 表面間耦 該第二支 一低模數介電體層上 電體層上方，每一個 於該第一支撐通孔及 位於該第 馬模數介 域的 片區 分， 低模 該模 至少 相鄰 位於 高一 觸墊 電體 層的 在另 工件 域包 該接 數介 數介 連結 金屬 該低 層低 片區 層内 支撐 一具體實施例中 ，至少 括複數 觸墊片 電體層 電體層 部分下 化層的 模數介 模數介 域的該 的支撐 通孔上 一個積體電 個接觸墊片 中的至少一 位於該工件 内，每一個 方的複數個 每一個支撐 電體層上方 電體層上方 弟一高模數 通孔直接位 方，形成複 半導體 路形成 ，每一 個輕合 上，複 金屬化 支標結 結構間 ，第一 。至少 介電體 於在每 數個在 於該工 個接觸 至該積 數個金 層包括 構，複 耗合。 高模數 一個接 層上方 一個下 該低模 括具接觸 件内，該 墊片具連 體電路， 屬化層形 在該接觸 數個支撐 焉模數介 介電體層 觸墊片位 ，在該低 方低模數 數介電體 接觸墊 結部 複數個 成於低 墊片的 通孔在 電體膜 位於最 於在接 模數介 介電體 層内的
200415768 五、發明說明（4) 支樓通孔堆疊 揭示，該方法包‘ J::接一種形成半導體裝置的方法被 工件上方，及複數個；：通電體層位於該 形成於在至少該接；塾=二頁！端f，複數個支撐結構 内’該支撐結構係耦合至 椤：：”數介電體層 支撐通孔的底部端點# ^ ^、、頂部端點，其中該 撐結構，高模數介電方低模數介電體層的支 上方，且至W、一2 Ϊ層位於該最高一層低模數介電體； 的接觸墊片“觸墊片形成於在該高模數介電體“ 模數供銲接區域下方的低 的機會及增加產率。該工社二口，線方法期間損傷塑模 ，雷？々ϋ Λ支撑、口構可轉合至半導體#班ΛΑ 士 月丑電路及可用作訊號線路 蜍體衣I的積 中間連接線路亦可在每^ 佈匯机排。積體電路的 結構間運行。在相郑：：1低杈數介電體層内的相鄰支撐 支撐通孔可被直接定位 ;n、、。構間輊合的 以在，塾片下方提丄=支：成通孔支樓堆疊 清楚=明以上特性可由考量下列钦述及相關圖式而更被 除非二同^ =對應數字及符號對應於相對應部件， …"曰不。圖式被示出以清楚地說明較佳具體；：例 第11頁 200415768 五、發明說明（5) 的相關部分且不必要以比例示出。 車父佳具體實施例詳細敘述 論。本發明較佳具體實施例將被討論，接著為其優點的討 T”上圖說據本發明具體實施例的半導體裝置之 員口^視圖、、包括至少一個接觸塾片區域工〇2，該 片區域10 2包括複數個位於半導 "胃 〆 墊片104，該接觸墊片㈢二體衣置100頂部表面的接觸 in #、套竣,„ 片區域102可位於半導體裝置100的周 圍或邊緣，如所示；然而，或 u们周 包括半導體裝置100的苴他巴妗二接觸墊片區域1〇2可 :匕該裝置100包括-或更多於裝置1〇〇其中，於做下為方二 積體電路108。 r 於下方層的 根據本發明具體實施例，二 於在接觸墊片至少該焊接連結區形成 數、低-K材料層内。複數個支撐通 構杈 低_κ㈣層f日1形成。該支撐結構 的該 =接觸塾片的機械支樓，該支撐結構可包； 述正交傳導線路、或分離支物，將會 第2圖說明本發明具體實施例的截面視圖， 向支撐結構位於每一個低模數低_κ材料層内，〃早方 位於在接觸塾片銲接連結區域下方的相鄰低模^樓通孔 支撐結構内。半導體裝置1〇〇包括含基板的半、數"電層的 件m，言亥工件112包括接觸塾片區域1〇2，晶圓卫 、％接觸塾片 第12頁 200415768 五、發明說明（6) =2成。忒工件112較佳為包括含單晶矽的半導體晶圓， 或者，該工件112可包括其他半導體如GaAs、inp、 其他如化合物半導體。非半導體基材如石 央、監賃石或印刷電路板材料亦可替代地被使用。 政1 η广工件11 2較佳為包括一或更多形成於其中的積體電 積體電路108可於接觸塾片域102夕卜側形成， =具體實施例’該積體電路爾 區域102 ’將會於本文進一部敘述。該工件" !:二積Γ:路108的其他傳導層或其他半導體元件 憶該積體電路108可包括邏輯電路或記 墊二:個Λ觸/Λ104包括含提供用於連剛^ 艾乃1 U 4之可提供區域的銲 姓 區域H4亦稱為接觸墊片1〇4妾連：£^14，此處銲接連結 部分114稍後被用_ # t_連、、Ό 刀，該接觸墊片連結 至在積體電路封電線或其他連接裝置如肋材 1 1 4可且^从A 3 〇 U未長’該接觸墊片連結部分 體η:稍：ίΓ°微米的寬度及6°~120微求的長度。介電 妝1 70稍後會圍繞地位於如 1又"电 得該f觸墊片肖圍無法用於連結 的上方周圍，使 介電形成於該工件112上，，該第一 包括低-κ材料，該低一“料：：該第-介電體材料層lie 低Κ材科較佳為包括具介電常數少於如 第13頁 200415768 五、發明說明（7) 處所敘述的低，料具低 材料⑴較佳為約〇.⑴.體材枓。該第—介電體 局模數介電體膜〈未示出〉形成 層116上方，_數介電體膜較佳V:的弟一上電體材料 材料的雙層。矽古 义化物或如兩種 高模數介m 包括如氮化石夕。於此處 電體材料=1;;=具模數為約30GPa或更多的介 做飯刻中止；及件寺，該高模數介電體膜用 、—止層及保護綾衝層，將於此處更詳細敘述。 i i 6及稷二，第一支撐結構118形成於該第-介電體材料声 電體膜内，該第一支標結構118較二 沾由弟至屬化層内，如沿著半導體装置100的豆他區竹 -Inf ° 、’、口冓11 8形成〈未示出〉的同時被形成。 ，佳為，該第一支撐結構118使用單鑲嵌方法形成， 在=鎚嵌方法中，該介電體層116及高模數介電體膜〈未 =出〉使用微影被圖樣化及被蝕刻以移除未被圖樣化的部 为。一種傳導材料被用來填充在經圖樣化的第一介電 料π 6内的空間以形成支撐結構丨丨8。化學機械抛光 〈p〉方法接著被使用以自該高模數介電體膜的頂部表 面移除任何過多的傳導材料，該高模數介電體膜用做一種 緩衝以防止在CMP方法中介電體材料層丨丨6的腐蝕。 第14頁 200415768 五、發明說明（8) 該支撐結構118被形成於接觸塾 域Π4，且該第一支樓結構118且片的至^_~接連結區 例中，該支樓結構Π 8包括在沿接觸=面婷在此具體實施 的，個長度或寬度的第—方向彼此平行運二連::區域5
fiH:向第一傳導線路。該傳導線路118約略為：25固/離 60-100微米，且依據地面原則 1 Λ25 X 尺寸可包括其他尺寸。 體政置1。〇的特徵 高模數介電體膜120被形成於在第一介思 =模數介電體膜上及在該支樓結議的 模數介電體膜120於此處被稱為第—高模數介電 一 :2〇，该咼模數介電體膜丨20較佳為薄的，如 及較佳為包括介電體如碳化矽、氧化物或氮化、’ 種材^雙層。該高模數介電體膜12〇可包括如氮^ 口兩 上，形成於該第一高模數介電體膜m 上〆4弟一低—κ材料層122較佳為包括具介電常數少 一虱化矽的介電常數之材料。該第一低—κ材料層122的 f較佳為大於該第一介電體材料層1 1 6的厚度，例如，、二 第一低-K材料層1 22較佳為約〇· 1至〇· 7微米厚。 人 複數個第一支撐通孔124形成於在每一個第一 ，118上的該第一低一κ材料層122内。名稱„支撐通孔”牙於°此 處定義為位於半導體裝置的介電體内的傳導材以 :機械支樓。支撐通孔亦可，但不為必需，提供傳 其下或其上的相鄰傳導層間的電連接。 第一支撐通孔1 2 4進行與第一支撐結構丨丨8的頂部表面 第15頁 200415768 五、發明說明（9) _ 的機械及電接觸，該镇的离握舍 撐通孔124 £的诎梦 介電體膜120較佳為在支 存通孔1 24 &域被移除以使得該支 文 支撐結構118接觸。第一支禮通 4可鉍如下方的 支撐姓Ml 1 R:,丨 支#通孔1 24較佳為包括與該第— 支撐…構11 8的材料相同或類似的材赭 實施例，該支撐通孔124較佳為小的，如^ ^ ^體 寸，如〇·2-0.5微米，且該支撐通孔12 最/尺 尺寸分開，做為實例，在垂亩太a 早仏為由取i、特致 H /支撐通孔124可包括數個形狀，及可包括户 長的通孔棒。 ⑨長度方向較联小特徵尺寸為 包：J該第一支樓通孔124的材料相同的。構為 第二支撐結構126可形成於第二金屬2通，接广該 接線路128可在與該第二支撐結構丨 日’歹丨口中間連 1 w t、 傅1 Z b形成的相同加工步驟 ί二f第二支撐結構126較佳為直接位於如該第-支 :，18上方。在此具體實施例中，該第二支 Π二接觸墊片銲接連結區域114的整個長度或 、;！：、“:與該第一支撐結構118相同的方向〉彼此平 離的單^向帛：料線路，該傳導線路 I:約略為2.24微米X 60至10。微米，且依據地面原則及特 被尺寸而疋可包括其他尺寸。 較佳為，雙鑲嵌方法可被使用以形成該第一支撑通孔
第16頁 200415768
五、發明說明（10) 124及該第二支撐結構126。在雙鑲嵌方法中， 層122沉積於該第一高模數介電體層12。上方， 料層122以支撐通孔形式被圖樣化。二低二材 用以使用第二支賴形式圖樣化該低4材二= 薄高模數介電體膜120被用做該低_κ材料層12 ^ & 間的蝕刻中止層，以防止下方金屬支撐結構u 8的°腐^虫及月 過蝕刻。在支撐通孔區域的該露出的薄高模數料 多除’較佳為使用用於圖樣化該支擇通孔124:相同 遮罩：該低-K材料層122的經圖樣化區域以傳導材料填充 以同時形成該第一支撐通孔124及該第二支撐結構126。化 學機械拋光〈CMP〉方法接著被使用以自該低_κ材料層122 H部表Λ移除過多的傳導材料°在圖樣化該低-Κ材料層 "二晶溥高模數介電體層〈未示出〉較佳為形成於該低- 材料層1 22上以用做過多的傳導材料移除期間的保護緩 層。 、或者，形成複數個第一支撐通孔124可包括單鑲嵌方 法L ^形成複數個第二支撐結構1 2 6可包括單鑲嵌方法。 非鑲嵌方法亦可被使用以形成該第一支撐通孔} 24及第二 支撐結構126。例如，該通孔丨24可被形成且該低-κ材料層 122沉積於其上。該支撐結構126接著被形成，之後為其餘 的該低-Κ材料層122之形成。 ▲斤複數個低模數、低—κ材料層1 3 2/ 1 42/ 1 5 〇可被沉積於 4第低Κ材料層1 2 2上。第2圖說明總共四個低一 κ材料層 1 22/ 1 32/ 1 42/ 1 50做為實例，雖然根據本發明具體實施例
第17頁 200415768 五、發明說明（11) 低-K材料層的數目較佳為在一至六或更多的範圍。低—κ材 料層的數目係依據如該半導體裝置i 〇 〇所需之金屬化層的 數目而定。 在每一個低-K材料層1 32/ 1 42/ 1 5 0内，複數個支撐通 孔1 3 4 / 1 4 4 / 1 5 2被形成，其在相鄰金屬化層的相鄰支撐結 構間耦合，支撐結構1 3 6/ 1 46/ 1 54被形成於在支樓通孔 1 34/ 1 44/ 1 52上的低-K材料層1 32/ 1 42/ 1 50内，如所示。 向模數介電體膜130 / 1 40/148可位於該低—κ材料層 122/132/142/150上或下，每一個高模數介電體膜 1 20/ 1 30/ 1 40/ 1 48可包括雙層，且第一層在圖樣化前形成 於該低-K材料層上方，且第二層在CMP步驟之後形成於該 低-K材料層及支撐結構上方以移除過多的傳導材料。該高 模數介電體膜1 20/ 1 30/ 1 48/ 1 57可用做蝕刻中止層及提供μ 在雙鑲嵌瑱充後CMP期間的結構支撐。 " 元件的較佳及替代材料接著被敘述，該低—κ材料層 1 2 2 / 1 3 2 / 1 4 2 / 1 5 0較佳為包括聚合物或旋塗式材料，如 S i 1 kTM ’及或者可包括如孔狀碳氫化合物/聚合物、碳摻雜 氧化物、聚醯亞胺、或含氫的矽酸鹽類。該支擇通孔 1 24/ 1 34/ 1 44/ 1 52 及支撐結構1 1. 8/ 1 2 6/ 1 36/ 1 46 /Γ54 較佳為 包括金屬如銅，及可替代地包括鋁、鎢、其他傳導材料： 或金屬組合物。该支樓通孔124/134/144/152及支撐纟士構 1 1 8/ 1 26/ 1 36/ 1 46/ 1 54可由如電鍍方法形成，若鋼^用°做 支撐通孔及結構fcj* ’此方法為特別有利地。該薄高模數入 電體膜1 20/ 1 3 0/ 1 40/ 1 48較佳為包括氧化物或Ε化1/，及1
200415768 更佳為包括約2 0 0埃的氮化矽。或者該薄高模數介電體膜 可包括如碳化石夕、經氮摻雜的碳化矽、或TE〇s〈原矽酸四
乙酯〉。中間連接線路 72/ 1 74/ 1 76/178/180/lM/lM/ieO 及通孔1 6 2較佳為包括金屬如銅，及可替代地包括紹、 鎢、其他傳導材料、或金屬組合物。
較佳為’該支撐通孔1 3 4 / 1 4 4 / 1 5 2分別直接位於下方 支樓通孔1 2 4 / 1 3 4 / 1 4 4上方以形成複數個支撐通孔堆疊， 其完全延伸經過該低-K材料層1 22/ 1 3 2/ 1 42/ 1 5 0及高模數 介電體膜1 20/ 1 3 0/ 1 4 0/ 1 48。該支撐通孔堆疊提供在至少 銲接連結區域1 14的該接觸墊片104下方的改良支撐。或者 該支撐通孔134/144/152可被交錯或不與下方支撐通孔 124/134/144 對準。 在一個具體實施例中，選擇傳導線路〗72可被位於在 低-K材料層1 1 6内的相鄰支撐結構丨丨8間或被插入於苴間。 類似地，選擇傳導線路1 74/ 1 76/ 1 78/ 1 8〇可被分別位於在 低K材料層1 2 2 / 1 3 2 / 1 4 2 / 1 5 0内的相鄰支撐結構 1 2 6/ 1 36/ 1 4 6/ 1 54 間。該傳導線路 1 72/ 1 74/ 1 76/ 1 78/ 1 80 可 被耦合至沿該線路〈未示出〉長度任何地方的中間連接通
孔或線路，以如連接在該工件112的積體電路1〇8之訊號線 路。 而且，該支撐結構1 3 6可被耦合至自該接觸墊片區域 102運行的中間連接線路丨38以耦合至積體電路1〇8的訊號 線路，例如，一或更多支撐結構1 2 6/ 1 3 6/ 1 46/ 1 54可被耦 合至地面或電源，或該半導體裝置1〇〇的其他訊號線路。
第19頁 200415768
五、發明說明（13) 在金屬化層的製造完成後，介電體層156被沉積於該言 數介電體膜157上，如第2圖所示。該介電體層156較=為 包括高模數介電體，及具介電常數高於低-κ材料層的介 常數。介電體層156較佳為較該低—κ材料層為 約〇· 5至2. 5微米厚。 」馬 ^ ，八 /百乳1C*初，如 二虱化矽及氮化矽的合成物或雙層，或者該介電體層i56 可包括其他介電材料，因為該介電體層156包括高模數， 在此介電體層支撐結構及支撐通孔不為必要的。、 該介電體層156可包括一層氧化物及一 ^較佳為，使用反應性離子蝕刻〈RIE〉方法，如逐漸 變細的通孔158被形成於該介電體層156，該接觸墊片1〇4 ，佳為由位於該介電體層丨5 6上方的傳導材料之物理氣相 =積〈PVD >而形成。該傳導材料較佳為使用負RIE方法被 :樣化及蝕刻以自場區域移除過多的傳導材料。該接觸墊 片1 04較佳為包括鋁及或者包括其他導體，或|，該接觸 塾片104可由鑲嵌方法形成。僅一個通孔158及接觸墊片 被示出，雖然複數個通孔158及接觸墊片丨〇4同時形成 介電層156。該通孔158亦經由該高模數介電體膜157 ς間連接線路1 6 0接觸，如所示。接觸墊片1 〇 4的數目依 „導體裝置1〇〇的輸入/輸出〈1/〇〉訊號的所需數目 ?該通孔158較該支撐通孔1 24/1 34/144/1 52為大且可為 1微米寬。該逐漸變細的通孔158較佳為完全位於在低-κ 料層1 50内的下方中間連接線路丨6〇上以防止化學物於後
200415768 、發明說明（14) _____ 、、貝加工進入下方結構内，此會引起腐蝕或 接線路160可由通孔162被柄合至在另一個低=丄f中間連 的下方中間連接線路164，如所示。使用中間-電層142
1 6 0 / 1 64及通孔1 62/ 1 58，該接觸墊片1〇4被耦J 路1 0 8之訊號線路。 σ至積脰電 在該接觸墊片i 04形成後，包括如二氧化 層1 66被沉積於整個工件上。氮化物層丨68被沉浐、乳 ，層166上，層168較佳為包括氮化石夕，及或“包括：： f化物材料。聚醯亞胺層170被沉積於氮化物層168上、， :Ϊ : ί '二層17°較佳為包括光敏性聚醯s⑮，其被用 、，抗蝕M以圖樣化其下的氧化物及氮化物層166及168.，該 光敏性聚醯亞胺接著被固化，其硬化該聚醯亞胺層 170/、、在不會被銲接連結的區域，該聚醯亞胺層170被留 在半導體裝置1〇〇上，且該聚醯亞胺被用做緩衝墊層以緩 衝=應力，或者，該聚醯亞胺層1 70可包括其他介電體膜 $聚合物。層166、168及170被開啟以露出接觸墊片104的 $接連結區域114以使接觸墊片1〇4可稍後銲接連結至IC封 裂的接觸點〈未示出〉。
曰 在第2圖僅兩個支撐結構118/126/136/146/154被示於 f接連結區域1丨4 ;然而，可以有複數個支撐結構位於該 &接連結區域11 4内。例如，對6 0 X 1 0 0微米銲接連結區 j1 1 4 ’約略有2〇個平行傳導支撐線路位於位於每一個低 ;^數介電體層122/132/142/150内，其被提供用於支撐。 車乂佳為’該通孔總面積包括至少7%銲接連結面積，及更佳
第21頁 200415768 五、發明說明（15) " - 為，至少1 8%銲接連結區域面積，以提供該接觸墊片丨〇4的 足夠結構支撐。 ^第3圖顯示於第2圖所示單方向支撐結構具體實施例在 最頂部介電體層線3 - 3之頂部視圖，其顯示包括複數個平 2傳導線路的支撐結構154。選擇中間連接線路18〇被置於 每一個支撐結構1 5 4之間，平行於支撐結構丨5 4運行。在該 插圖的放大圖式顯示位於每一個平行的支撐傳導 下方的支料議。該支撐通孔152以 形狀被示出；然而，該支撐通孔丨5 2可為正方形、圓形、 橢圓形、棒形〈如0.2微米X 2.0微米〉，或是可包括^ 形狀。 〃 第4圖顯示本發明另一具體實施例的截面視圖，其中 正交支撐結構218/226/236被置於在接觸墊片2〇4的輝接連 結區域214下方的交替低模數/低—κ材料層2 1 6/2 22/232 内。類似方法流程及材料可被使用以製造半導體裝置 2 0 0，如在第2及3圖具體實施例所示。如在第2圖，底部介 電體材料層2 1 6可交替地包括高模數，高介電常數材 層。 、 雖然三個金屬化曾被示於第4圖，該半導體裝置2〇〇可 包括更多低模數介電層，但根據本發明具體實施例較佳 不少於一個，第一支撐結構218包括在沿接觸墊片銲接連 結區域21 4的整個長度或寬度的第一方向的複數個彼此 行運行的複數個第一傳導線路。第二支撐結構226包括 沿接觸墊片銲接連結區域2 1 4的整個寬度或長度的第二方
200415768
向的彼此平行運行的複數個第二傳導線 本上垂直於該第一方向。福數個 μ弟一方向基 ^第一及兮《-眉f Α β數们支撐通孔224被位於 4弟及5亥弟一傳導線路的每一個交又點，兮Μ 第二支撐結構的底部表面間。“了“表面及上方的 該半導體裝置2 0 0可進一步包括選擇性至少一： 傳，線路282〈未示於第4圖；參看第5圖〉其位於兩個： 鄰第一傳導線路間的第一全屬化 ' 才 Γ 卫件212的積體電路208的訊號線路〈未 J ^ 4半導體裝置20〇可進一步包括選擇性的至少一 線路274，其位於兩個相鄰第二傳導線路22 6間 俨電路208 :層内’其中該第四傳導線路274係耦合至積 月豆電路20 8的訊號線路的別處〈未示出〉。 同模數膜220/23 0被置於相鄰低模數/低_κ材料層之 間，高模數介電層25 6被置於最頂部高模數膜257上^，且 接觸墊片2 0 4及逐漸變細的通孔2 5 8被形成於該高模數層 256。介電體層266、268及2 70被置於該高模數介電體層 256上，且層26β、268及270被開啟以露出該接觸墊片204 的銲接連結線區域2 1 4。 第5圖顯示於第4圖所示正交支撐結構具體實施例在線 5 5之頂部視圖，支撐通孔2 2 4被位於該支撐導線2 1 8及2 2 6 白f父又處的金屬化層之間。支撐通孔2 2 4較佳為不位於在 選擇性的中間連接線路2 74/282的交叉處的金屬化層之 間，如以防止該中間連接線路274/ 282與該支撐導線21 8或
200415768 五、發明說明（17) 2 2 6之間的短路。 第6圖顯示本發明一 該支撐結構326包括力^ 一具體實施例的頂部視圖，其中 314下方的每一個低κ = 一個該接觸墊片的銲接連結區域 片。而非包括延㈣/// 322㈣複數個分離支撐塾 的傳導線路，如在^二妾連結區域314的整個長度或寬度 較佳為基本上為手二形，體實施例，該分離支撐墊片326 雜支撐墊片32 6可\括^、正方形如第6圖所示，雖然該分 分離支撐墊片3 26較户為^形狀’如圓形、或多邊形。該 各種低模數介電體層〈"、、去個位〜於另一個上方地直接位於 圖〉。或者，該支^士播不於弟6圖；參看第2圖的截面視 墊片㈣可包括複數^以構格可:交门錯或不料。 列的分離支撐墊片。圓形、或其他重覆型式排 + 未至3 X 3微米的尺寸。 j旻固支撐通孔3 2 4被位於該低模數介電 母-個相鄰支撐墊片 棋数，|冤體層322内的 支撐通孔堆疊，雖m為广下方支撐通孔排列以形成 324未被料。選擇性或者’在該/電體層的該支撐通孔 可被耦合至該工件的 ^分離支撐墊片326的至少—個 一個選擇為二： 電路的訊號線路〈未示出〉。另 其中該第I值ΐ ΐ導線路於兩個相鄰第一支撐墊片之間， 路〈未示出第二線路係耦合至該工件的積體電路的訊號線 又禾=出弟6圖；參看第2圖線6-6〉。 在母-個具體實施例中，包括單方向支擇結構、正交 200415768 五、發明說明（18) 支撐結構、及分離支撐墊片， ， "戈更多的# 一個接觸墊片的銲接連結區#通孔存 该銲接連結區域包括等於該銲接連結區域？声X、匕的 iL’上個ΐ樓孔包括等於該支撐連結ί孔長度'、 孔總面積較佳為包括該接觸塾 至少18%。◎ ’根據最小值的具體連； :積:；；”域的低模數介電體層内的所有支撐通孔總 7%積較佺為包括該接觸墊片的銲接連結區域面積的至少 的百2關係式存在於通孔支擇面積與桿接連結區域面積 勺百刀率，及該高模數介電體層1 5 6/256的厚度間，通孔、 ^撐面積的百分率愈低，在該低模數介電體層堆疊上 ΐ Ϊ Ϊ介電體層的更大厚度是需要的。然❿，若該高模妻ί η電體層1 56/2 5 6太厚，則該通孔丨58/258的縱橫比為大 =，且當形成該通孔1 58/258時，良好填充無法被達到。 右f*少18°/°的銲接連結區域由該支撐通孔支撐，則如1 -2 5 為微米為該高模數介電體層1 5 6/2 5 6的足夠厚度。 · 、而且，較佳為，如此處所敘述，對每一個於此處所敘 述的具體實施例，在每一個低模數介電體層内的支撐通孔 被定位地對準，產生在銲接連結區域下的支撐通孔堆疊。 在本發明的一個具體實施例中，示於第7圖，複彰Γ個 支撐通孔424/434被形成於高模數，高介電體材料層 422’ /432’ 。於第7圖所示的裝置4〇〇使用與如第4圖所示的 200415768 五、發明說明（19) 料形成。該支撐結構4 1 8/426/436可包括單 方向傳I線路、正交傳導線路或分離 所敘述的其他具體實施例。 方々在此處 ，高，數=電體材料層422，及432，Μ佳為包括碳化 Ξ ί鼠化物，或其組合。支撐通孔424/434由單 ΐ:: ，支撐通孔及支樓結構可由雙鑲嵌方 ^成，如在此處所敘述的其他具體實施例。纟此種 二方法且中低二模入數//體材料層422,係沉積於薄高模數膜 422,上方/二Λ 料層422係沉積於高模數介電體層 入雷-屛4”二核數胺430的第一部份係沉積於該低模數 二=脰層422上方。該介電體層43〇/422/422，使用如兩個 遮罩及超過一個RIE步驟被圖樣化及被蝕刻以形成支撐通 :匕4 24及支撐結構426的圖樣。傳導材料係沉 ^議謂’上方，及CMP方法被使用以自該裝置= 表面移除過多的傳導材料，停止於該薄高模數膜43〇。在 沉積其他低-κ介電體層前，薄高模數膜43〇的第二部份係 沉積於該低模數介電體材料層422及傳導材料上方。類似 方法被使用以形成在後續經沉積的低-1(介電 "他 撐結構及支撐通孔。 S h、他支 本發明的另一個具體實施例包括形成半導體裝置的方 法。該方法包括提供包括接觸墊片區域的工件，其中至少 一個積體電路已被形成於該工件内，複數個低模數介電^ 層被形成於該工件上，且複數個支撐通孔被形成於每一個 低模數介電體層内，該支撐通孔具底部端點及頂部 第26頁 五、發明說明（20) 複數個第-支撑結構係位於在至少 ::模數介電體層内，該第一 ：义： J的頂部端點，其中該支擇通孔的底 於該最頂部低模數介電體>上方筹日^杈數介電‘ 成於在該高模數介雷至少一個接j :楔數；丨電體層内的接觸墊片區 在一個具體實施例巾 在至少> % ^ y 成稷數個支撐結構（ Π 接觸墊片的銲接連結區域的長戶的第_ 此平行運行的複數個傳 又、 ::合至在該工件的積體ί:之 相鄰傳導線路間的至少-個: 訊號線路：線路被耗合至在該工件的積楚 置至=::;=::中’形成該支撑― 行的複數個第一傳；的長度的第一“ 成支斤牡错 專V、、泉路而在可數交替低模數介電 括放^ : i 。偶數交替低模數介電體層形成支携 接觸墊片銲接連結區域的寬度的第二 兮：仃：：數個第二傳導㈣，該第二方向基本上 ^ 彳土為’形成該支撐通孔包括放置該 該第二傳導線路的交叉點。-種訊號 路可被置於兩個；t日抑# 個金屬化層内，兮；$ :二’或第二傳導線路間的 ^ ^ θ δί1就傳導線路可被耦合至在該1 或的每一 亥支撐通 卜至在下 ^層形成 ί墊片形 括形成 方向彼 一個可 號傳導 屬化層 電路之 藉由放 彼此平 體層形 結構包 方向彼 垂直於 支#通 傳導線 L少一 件的積 200415768 五、發明說明（21) 在另一個且辦與A y ί 數個分離支撐墊片，/ 形成该支撐結構包括形成複 件的積體電路之訊號線〗$ f #墊片可被搞合至在該工 置於在金屬化#内μ 土 ^、一個第一傳導線路可被放 導線路可= 撐塾片之間，且該第-傳 介電體層之^，及^模數介電體膜於每兩個相鄰低模數 支撐= 内放置複數個 個優點。;=輪^ 錯的銲接連結間隔可被，=妾觸墊片下方運行，交 度。一種結構支撐被接极+ /、w加半導體裝置的I /〇密 方的低模數材料層内，竑，，，觸墊片的銲接連結區域下 損傷，及因而增加產率。$ =接連結方法期間對塑模的 撐，或者，替代地該構可僅被用於機械支 積體電路及可用作訊號=^冓了被耦合至該半導體裝置的 離線路或墊片，不僅該分支：:亥支撐結構包括複數個分 過一個訊號，而且，中=、、表路或塾片可被輕合至超 下方的每一個低模數介電體声:路:位於在銲接逹結區域 線路亦可在每一個 I a ^積體電路的中 織。在相鄰低模數介;内的相鄰支樓結構^ 塾片下方提供額外的i:支：成通孔支撐堆疊以“：： 在該支撐結構間插^ 中間連接線路為有利的，因為不 第28頁 200415768 五、發明說明（22) 僅石夕面積被保存 中，該支撐結構 訊。該支樓結構 以進一步減少雜 連結區域下方於 該正交支撐結構 偶合。 雖然該支撐 於此被敘述，或 導材料、圖樣化 構、及使用習知 導材料上而完成 被敘述。然而， 材料層被形成於 雖然本發明 不意欲用來以一 實施例，及其他 參考此敘述後顯 一知本技藝者重 凊專利範圍意欲 本申請案範圍不 械、製造、物質 例。因此，所附 製造、物質組成 ’額外地，在單方向及正交具體實施例 用做一種屏蔽及減少在中間連接線路的雜 可被耦合至地面或該積體電路的其他訊號 訊。本發明的正交具體實施例提供在銲接 超過一個方向運行傳導線路的彈性。經由 置電線於中間連接處可防止線-對—線電容 通孔及支撐結構以單或雙鑲嵌方法形成而 者’該支撐通孔及支撐結構由沉積一種傳 δ亥傳導材料以形成該支撐通孔及支撐結 金屬化層形成技術形成該低_Κ材料於該傳 。而且，本發明以參考低-κ介電體材料層 本毛月具體貫施例具當任何形式的低模數 半體裝置的接觸墊片下方之應用。 係參考示例具體實施例被敘述，此敘述並 種限，方式被建構，合併本發明示例具體 =體實施例的各種改良為熟知本技藝者在 f可知。此外，方法步驟的順序可由一個 f ’然而仍在本發明範圍内。因此所附申 ^ ^任何此種修改或具體實施例，而且， 人1、限制為敘述於專利說明書的方法、機 組成、裝罢 .> ,, x置、方法及步驟的特定具體實施 、^專利範圍意欲包括此種方法、機械、 衣置、方法、或步驟於它們的範圍内。
第29頁 200415768 圖式簡單說明 f1圖說明具接觸墊片區域的半導體裝置之頂部視圖。 圖顯不本發明具體實施例的截面視圖，其具在 片銲接區域下方在每一個低 内的單方 1塾 及支撐通孔。 X访、…構 第3圖顯示示於第2圖的單方向支撐結構具體實施 視圖。 貝°丨 第4圖顯示本發明具體實施例的截面視圖，其具在接觸墊 片的銲接連結區域下方在交替低_κ材料層内的正交方向 撐結構及支撐通孔。 *
第5圖顯示示於第4圖的正交方向支撐結構具體實施例之頂 部視圖。 ' 第6圖顯不本發明具體實施例的頂部視圖，其具在接觸墊 片的銲接連結區域下方在每一個低_κ材料層内的以格子形 式排列的分離支撐墊片。 第7圖說明本發明具體實施例的截面視圖，其中該支撐通 孔形成於高模數材料層。 元件符號說明： 100、200半導體裝置 102、104、204接觸墊片 108、208積體電路 112半導體晶圓工件 11 4、21 4、3 1 4 銲接連結區域 116、128、138、160、164、172、174、176、178、180 中間連接（傳導）線路 118 、 126 、 136 、 146 、 154 、 218 、 226 、 236 、 326 、 418 、
第30頁 200415768 圖式簡單說明 426 ' 436 支撐結構 120 ^ 130 、 140 、 148 、 156 、157、 220 、2 3 0 〜 256 、 422’ 、43 2’ 高模數介電體膜（層） 122、 132 、 142 、 150 、 216 、H1、 232 、322 〜 422 低模 數介' 電體層（低-K材料層） 124、 134 、 144 、 152 、 224 、234、 324 、424、 434 支撐 通孔 158、 1 6 2、2 5 8 通孔 166 二氧化碎的氧化物層 168 氮 化物層 170 聚si亞胺層（介電體） 212 工 件 22 6 ^ 274、282 傳導線路 257 最頂部高模數膜 266 ^ 268 ^ 270 介 電體層 274、 2 8 2 中間連接線路 400 裝 置 420、 430 薄高模數膜

Claims (1)

  1. ^41^768 六、申請專利範圍 1. 一種半導 具接觸墊 至少一個 複數個接 觸墊片係耦 包括具長度 第一金屬 個在至少該 第一支撐結 第一介電 第二金屬 括複數個在 構，該第二 複數個第 及上方第二 第一低模 結構之間； 高模數介 複數個接觸 2 ·根據申請 標結構包括 一方向彼此 3 ·根據申請 導線路的至 體裝置 片區域 積體電 觸墊片 合至該 與寬度 化層位 接觸墊 構具頂 體層位 化層位 至少該 支撐結 一支撐 支樓結 數介電 及 電體層 墊片位 專利範 在沿接 平行運 專利範 少其中 ，其包括： 的工件； 路形成於該I 形成於該接觸 個積體 部份； 件上， 結部分 至少一 的連結 於該工 片的連 部表面 於至少 於該第 接觸墊 構具頂 通孔在 構的底 體層位 該第一 一通孔 片的連 部表面 每一個 咅F表面 於該第 件内； 墊片區域内，至少一個接 電路的訊號，該接觸墊片 該第一金屬化層包括複數 下方的第一支撐結構，該 支撐結構間； 上方，該第二金屬化層包 結部分下方的第二支樓結 及底部表面； 第一支撐結構的頂部表面 間輕合； 一支撐通孔及該第二支樓 位於=第一低模數介電體層上方，其中 於該高模數介電體層上方。 圍第1項的半導體裝置，其中該第一支 觸墊片連結區域的整個長度或寬度的第 行的複數個第一傳導線路。 圍第^項的半導體裝置，其中該第一傳 一個係耦合至該工件的積體電路的訊號
    第32頁 200415768 “'申請專利範圍 線路。 4待圍第2項的半導體裝置，，中該第二支 二方二 份的整個長二 基本上垂直於該第—方：固弟：傳導線路，該第二方向 5〜及第二傳導線路的交丄點了中該第—支撐通孔位於該第 括^據申請專利範圍第4項‘的半 至少一個第三傳導 命體衣置，其更進一步包 ^讀第一金屬化層内，並中、^二兩個相鄰第一傳導線路間 /亥工件的積體電路的心：：弟三傳導線路，係福合至在 6.根據申含主皇制〜 唬線路。 ί至少—‘第四:^、Γ路項的/導體裝置’其更進-步包 ::第二金屬化層内，宜中；：：：個相鄰第二傳導線路 7 ΓΗ體電路的訊號線路 線路係輕合至在該 ^根據申請專利範圍崎 撑結構包括在沿兮接f2項的半導體褒置，其中巧 卜向彼此平片，份的整個長中二 •根據申請專利範的複數個第二傳導線路。、又的 括至少—個第 溫項的半導體褒置 間的該第-金屬：，其位於兩個相鄰第—V步包 ^工件的積體電路中該第三傳導線路传^線路 9.根據申請專利範n成就線路。 係轉合至在 括至少一個第四傳^弟7項的半導體裝置，龙 間的第二金屬化層内線；中J:於：個相鄰第二-步包 卜_四傳導線路係_ = f路 BIIUJ 心 .............二""""" ---< 口 芝在該 第33頁 200415768 ----- 六、申請專利範圍 線路。 4·根據申請專利範圍第2項 撐結構包括在沿接觸塾 + V體衣置，其中該第二支 二方向彼此平行運丄。f結部份的整個長度或寬度的第 基本上垂直於該丁第運：：：數：中第；傳導：路，該第二方： 一及第二傳導線路的交又點:、中该弟一支撐通孔位於該第 括m mm項的半導體裝置，其更進—步包 的該第-金屬化層内’:复；=兩第-傳導線路間 該工件的積體電路的訊卢^弟二傳¥、、泉路，係|馬合至在 括至少-個第四傳It項2導體裝置’其更進-步包 間的第二金屬化層内、，直中個相鄰第二傳導線路 工件的積體電路的訊號線路：專¥線路係轉合至在該 丄根據申請專利範圍第 f結構包括在沿該接觸塾片連结部;^ 弟方向彼此平行運行的複數個第Γ指正個長度或寬度的 8.根據申請專利硬數们弟二傳導線路。 括至少一個第三以Γ路的//體裝置’其更進一步包 :的該第一金屬化層内，”：第兩：相鄰第—傳導線路 9 電路的訊號線路路係輕合至在 項的半導體裝置，其更進—， 間的第二金屬化層n ψ其位於兩個相鄰第二傳導ί _____内’其中該第四傳導線路係 第33頁 200415768 六、申請專利範圍 工件的積體電路的訊號線路„ 1^.根據中請專利範圍第i項的半導體裝置， 撑結構包括複數個第一分離支撐塾片，其中K该第:支 構包括位於該第—分離支撐墊片上的複婁:個心一：支撐結 =間其中該第—支樓通孔係位於相鄰第—及;。: 號線路。 ’、ϋ ^ 件的積體電路的訊 1 2 ·根據中請專利範圍第i ◦項的半導體、 匕括至少一個第_傳導線路，直位、，八更進一步 片間，其中該第—傳導線路係輕相鄰第-支揮塾 的訊號線路。 耦〇至在该工件的積體電路 電體層包括月低專κ利材乾料圍。弟1項的半導體裝置’其中該第—介 ::根據申請專利範圍第1項的半導體裝置，其更進—步包 高模數介電體膜位於該第一 弟二金屬化層位於該第二金 _豆€方。 包括位於至少該接觸墊片 f: 第三金屬化層 構，該第三支樓結構具底4面“刀的複數個第三支撑結 複數個第二支撐通孔在每— 及ΐ方第三支揮結構的底部表面間構的了頁部表面 弟二低模數介電體層位於第二支ί;孔:第三切結構 200415768 六、申請專利範圍 間；及 第二高模數介電體膜位於第一低模數介電體屄 15. 根據申請專利範圍第14項的半導體裝置，其曰中該方。一 支撐結構包括在該第一方向運行的複數個 / - 複數個分離支撐墊片。 示一得¥線路或 16. 根據申請專利範圍第15項的半導體裝置，歹 支標結構的至少纟中一個係搞合 的積^弟三 訊號線路。 叶们積脰電路的 17. 根據申請專利範圍第15項的半導體裝置 =至少一個第一傳導線路，其更進步 構間的該第：r厶厘 训种I乐一支撐結 / 4二 屬化層内，其中該第一傳導線路俜耦人S 在该工件的積體電路的訊號線路。 竭輕合至 其中該第 其中該第 其中該連結部 8.根一據 '請專利範圍第ι 4項的半導體裝置 1 g 拉數介電體層包括低~κ材料。 • ζ申請專利範圍第14項的半導體裝置 2 〇 係直接位於該第一支撐通孔上。 份包括—面月專利乾圍第1項的半導體裝置，* τ該連結部 中在該連結^伩^中每I個第一支撐通孔包括一面積，其 片的連結部r #所有第一支撐通孔總面積包括該接觸墊 21·根據申= 面二的至倾。… 包括： 乾圍第14項的半導體裝置，其更進一步 第四i屬：ΐ:f屬化層位於該第三金屬化層1，每-個 曰已括位於至少該接觸墊片的連結部分的複數 第35頁 200415768 六、申請專利範圍 個第四支撐結構； “：ίί通孔在該第四支撐結構及下方第三支撐 結構或该弟四支撐結構間耦合； 第=(广=低模數介電體層位於該第2支禮通孔及該 弟四支撐結構間；及 下^高；？介電體層位於每-個第三低模數介電體層及 方弟一或弟二低模數介電體層之間。 根據申明專利範圍第2 1項的半導， 弟三支樓通孔直接位於第一及第，二衣爻二中母個 誘第一、第二及第二古^、弟一支撐通孔上方，且其中 2 3 ^ ^ ^ 一 I通孔組成一種通孔支#堆疊。 •才乂據申铂專利範圍第1項 甘士 — # ?電體層包括-種低模數材】的+ ¥“'置，其中該第-介 電4.體根/包申：= 兔脸層包括一種高模數材料。 5· 一種半導體裝置，其包括： 件内接=:ί = Π’ i少-個積體電路形成於該工 長度與寬度的包；墊片每-個包括具 至該積體電路； °亥接觸墊片中的至少一個係耦合 複數個低模數介電體層位於該工件上. 複數個金屬化層在該二肉 屬化層包括在至少該接顧^數"私體層内形成’每一個金 匈支撐結構； 片區域的連結部分下方的複數 複數個支樓通孔在相鄰金屬化層的每—個支撐結構間耗 第36頁 200415768
    稷數個高模數介電體膜 上 调胰位於低模數介電體層 方弟：高模數介電體層位於該最頂部低模數介電體層上 ^一個接觸墊片位於在該接觸墊 數介電體層上’其中在該低模數介電體芦内南模 直:妾：於在每一個下方低模 ：孔 二Λ在·該低模數介電體層的複數個通』 m請專利範圍第25項的半導體裝置，1中%皮俨 :構ί括在沿該接觸墊片連結部份的整個長产的中第Λ 彼此平行運行的複數個傳導線路。長度的弟一方向 HW·圍第26項的半導體裝置，其中該傳導 線路的至少其中一個尨知人 /、T邊1寻命 線路。 ’、σ 在該工件的積體電路的訊號 28·根據申請專利範圍第27項 包括訊號-傳導線路其位於兩個以路；=7 個金屬化層内，嘹佶何丨傳¥線路間的至少一 的積體電路的訊號線路。 柄。至在4工仵 29·根據申請專利範圍第25項的半導體裝置， 交替低模數介電體層的該支撐蛀 \ 八中在可婁 路其沿該接觸墊片連結部份的 行運杆，日甘占—， 長度的第一方向彼此平 包括複數個第二傳導沒路〇 電肢層的該支撐結構 寻V、、泉路其遠接觸墊片連結部份的整個
    第37頁 200415768 六二申請專利範圍 =方向彼此平行運行’ ·第二方向基本上垂直於 路的交：：1中該支樓通孔係位於該第-及第二傳導線 3 〇.據* 主由 括訊號;;i:範圍第29項的半導體裝置’其更進-步包 pe 傳^線路其位於兩個相鄰第一及/或第-捕、首 :六至少-個金屬化層内，其中該訊號〜傳導崎―¥線路 =在h件的龍電路的錢料。 4路係輕合 ’根據申請專利範圍第25項的半導體裝 結構包括複數個分離支撐墊片。 置#中该支撐 3 2 奸祕 ,X 申睛專利範圍第3 1項的半導體裝置，复击 的至少其中一個係耦合至在該工件體、以支撐 線路。 j積篮電路的訊號 3 3.根據申請專利範圍第3丨項的半導體裝 广括至少一個第一傳導線路其位於在單—金屬、更進一步 =相鄰支稽墊片間，其中該第—傳導線路/内的兩 件的積體電路的訊號線路。 ’、α至在該工 3 4 ·根據申請專利範圍第2 5項的半導體裝 一個低模數介電體層包括約〇. i至〇· 7微米其中該至少 .根據申請專利範圍第2 5項的半導體裝詈、，-K材料。 2 :電體膜包括約2〇〇埃的氮化矽，且：中，::中該高模 二電體層包括約0.5至2.5微米的二b、中^弟—高模數 物。 及虱化矽的合成 檟的至少7 %。
    第38頁 根據^專利範圍第25項的半導體裝置 牙、孔面積包括該接觸墊片的連結部份 /、中該總支 200415768 六、申請專利範圍 H據/、料利範®第25項料導體裝置，其更進-井 中該接觸：：：：二模數介電體層的接觸墊片通孔/其 方傳導線路，” 墊片至在下方金屬化層的下 〇〇 ^ ^ 垓傳蛉線路係連接至積體電路。 其中該複數 其中該複數 個支請專利範圍第25項的.半導體裝置 39根^盧%孔^蛋形成於低模數介電體層。 .乂虞申s月專利範圍第2 5項的半導體穿f :支標通孔係形成於高模數介：體V。衣置 40. -種形成半導體裝置的方法，#包括. 提供具接觸墊#區祕 該工件内； “的工件，至少-個積體電路形成於 形成複數個低模數介電體層於該工 形成複數個支撐通孔於每一， 撐通孔具底部端點及頂部端點；低杈數介電體層上’該支 形成複數個支撐結構於在至 低模數介電體層内，該支撐姓 葡墊片區域的每一個 部端點，其中該支樓通“底 合至該支撐通孔的頂 數介電體層的支撐結構；— 〜、係耦合至在下方低模 將高模數介電體層置於該最 及 取頂4低模數介電體層上方； 形成至少一個接觸墊片於在該 墊片區域。 數介電體層内的接觸 41·根據申請專利範圍第4〇項的方 撐通孔及形成複數個支撐結構 / ’其中形成複數個支 匕3單鑲嵌方法。 第39胃 200415768 六、申請專利範圍 4 f ·根據申請專利範圍第4 0項的方、去 $通孔及形成複數個支撐含’二、中形成複數個支 根據申請專利範圍第4〇項#: 3雙镇嵌方法。 含形成在沿至少該接觸墊片連其二形成複數個支 4 4根據Λ平/運行的複數個傳導線卩份的長度的第 合該傳導線路的至少其中一個：方乂’其更進-步包括· 號線路。 Μ工件的積體電路的訊 4 5.根據申請專利範圍第4 3項的 ，訊號-傳導線路於兩個相鄰傳緣』進-步包括形 化層内，#中該訊號 ：:良路間的至少-個金屬 電路的訊號線路。專V 4路係輕合至在該工件的積體 該接觸墊片連結ί::;=辑-傳導線路於沿至少 數介電體層形成：m ί度的；一方向而在奇數交替低模 第二傳導線路於^:健且猎由放置彼此平行的複數個 方向而在偶數六:δ亥接觸墊片連結部份的寬度的第二 二方向係其ί 21楔數介電體層形成該支撐結構，該第 包括放置該！一方向，，中形成該支撐通孔 4 7根撼φ 4奎牙i 於该第一及第二傳導線路的交叉點。 置訊號= 項的方法，其更進-步包括放 少一個全屬彳η思 個相鄰第一或第二傳導線路間的至 的積體電路的；以輕合該訊號—傳導線路至在該工件 第40頁 200415768 六、申請專利範圍 48·根據申請專利範圍第40項的方法 構包括形成複數個分離支撐墊片。 4 9 ·根據申請專利範圍第4 8項的方法 合該接觸墊片的至少其中一個至在該 號線路。 50·根據申請專利範圍第48項的方法 置至少一個傳導線路於在該金屬化層 σ片間，其中該傳導線路係耦合至在該 號線路。 5 1.根據申請專利範圍第4 〇項的方法， j高模數介電體膜於每兩個相鄰低模 j.根據申請專利範圍第51項的方法'， 每一個低模數介電體層内定位該複數 上方以形成通孔支撐堆疊。 第41頁 ，其中形成該支撐結 ，其更進—步包括耦 工件的積體電路的訊 &其更進一步包括放 的兩個相鄰支揮墊 工件的積體電路的訊 其更進一步包括敌 數介電體層之間。 其更進一步包括在 個支撐通孔於另一個
TW092124682A 2002-09-20 2003-09-05 Support structures for wirebond regions of contact pads over low modulus material TWI261905B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/251,453 US6908841B2 (en) 2002-09-20 2002-09-20 Support structures for wirebond regions of contact pads over low modulus materials

Publications (2)

Publication Number Publication Date
TW200415768A true TW200415768A (en) 2004-08-16
TWI261905B TWI261905B (en) 2006-09-11

Family

ID=31992740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092124682A TWI261905B (en) 2002-09-20 2003-09-05 Support structures for wirebond regions of contact pads over low modulus material

Country Status (3)

Country Link
US (1) US6908841B2 (zh)
TW (1) TWI261905B (zh)
WO (1) WO2004027865A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458153B1 (en) * 1999-12-31 2002-10-01 Abps Venture One, Ltd. Endoluminal cardiac and venous valve prostheses and methods of manufacture and delivery thereof
US6919639B2 (en) * 2002-10-15 2005-07-19 The Board Of Regents, The University Of Texas System Multiple copper vias for integrated circuit metallization and methods of fabricating same
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
JP2005085939A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp 半導体装置およびその製造方法
JP2006024698A (ja) * 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
US8552559B2 (en) * 2004-07-29 2013-10-08 Megica Corporation Very thick metal interconnection scheme in IC chips
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
JP2007005536A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
JP4761880B2 (ja) * 2005-08-09 2011-08-31 パナソニック株式会社 半導体装置
US7626268B2 (en) 2005-10-12 2009-12-01 Infineon Technologies Ag Support structures for semiconductor devices
JP2007142333A (ja) * 2005-11-22 2007-06-07 Renesas Technology Corp 半導体装置
US7714443B2 (en) * 2006-07-19 2010-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure design with reduced density
US20080029898A1 (en) * 2006-08-01 2008-02-07 Farooq Mukta G Via stack structures
DE102006046182B4 (de) * 2006-09-29 2010-11-11 Infineon Technologies Ag Halbleiterelement mit einer Stützstruktur sowie Herstellungsverfahren
US20080132053A1 (en) * 2006-12-01 2008-06-05 Promos Technologies Inc. Method for Preparing an Intergrated Circuits Device Having a Reinforcement Structure
KR100816762B1 (ko) * 2007-01-02 2008-03-25 삼성전자주식회사 반도체 패키지 및 이를 탑재하기 위한 모듈 인쇄회로기판
KR100995558B1 (ko) 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
DE102007046556A1 (de) * 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterbauelement mit Kupfermetallisierungen
KR20090046993A (ko) * 2007-11-07 2009-05-12 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US7786584B2 (en) * 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
JP5205066B2 (ja) * 2008-01-18 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
US8581423B2 (en) * 2008-11-17 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double solid metal pad with reduced area
US8299615B2 (en) 2009-08-26 2012-10-30 International Business Machines Corporation Methods and structures for controlling wafer curvature
JP5893266B2 (ja) * 2011-05-13 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9620460B2 (en) 2014-07-02 2017-04-11 Samsung Electronics Co., Ltd. Semiconductor chip, semiconductor package and fabricating method thereof
CN109950220B (zh) * 2017-12-21 2021-01-01 合肥杰发科技有限公司 接合垫结构及接合垫结构的制作方法
US11621248B2 (en) * 2021-03-31 2023-04-04 Taiwan Semiconductor Manufacturing Company Limited Bonded wafer device structure and methods for making the same
US11935852B2 (en) 2021-04-08 2024-03-19 Mediatek Inc. Semiconductor package and manufacturing method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066999A (en) * 1989-10-23 1991-11-19 Micron Technology, Inc. Resistor under wirebond pad
US5249450A (en) * 1992-06-15 1993-10-05 Micron Technology, Inc. Probehead for ultrasonic forging
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
US5965903A (en) * 1995-10-30 1999-10-12 Lucent Technologies Inc. Device and method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
JP3457123B2 (ja) * 1995-12-07 2003-10-14 株式会社リコー 半導体装置
US5709336A (en) * 1996-05-31 1998-01-20 International Business Machines Corporation Method of forming a solderless electrical connection with a wirebond chip
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US6143396A (en) 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
US6124198A (en) * 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
TW416575U (en) * 1998-06-03 2000-12-21 United Integrated Circuits Corp Bonding pad structure
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
US6245658B1 (en) * 1999-02-18 2001-06-12 Advanced Micro Devices, Inc. Method of forming low dielectric semiconductor device with rigid, metal silicide lined interconnection system
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
US6521975B1 (en) * 1999-05-20 2003-02-18 Texas Instruments Incorporated Scribe street seals in semiconductor devices and method of fabrication
US6291331B1 (en) * 1999-10-04 2001-09-18 Taiwan Semiconductor Manufacturing Company Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6495917B1 (en) * 2000-03-17 2002-12-17 International Business Machines Corporation Method and structure of column interconnect
JP2001267323A (ja) 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100370238B1 (ko) * 2000-10-20 2003-01-30 삼성전자 주식회사 반도체 소자의 본드패드 및 그 형성방법
US6599823B1 (en) * 2000-10-24 2003-07-29 United Microelectronics Corp. Method for improving package bonding between multi-level interconnection lines and low K inter-metal dielectric
US6455943B1 (en) * 2001-04-24 2002-09-24 United Microelectronics Corp. Bonding pad structure of semiconductor device having improved bondability

Also Published As

Publication number Publication date
US6908841B2 (en) 2005-06-21
US20040058520A1 (en) 2004-03-25
WO2004027865A2 (en) 2004-04-01
WO2004027865A3 (en) 2004-07-15
TWI261905B (en) 2006-09-11

Similar Documents

Publication Publication Date Title
TW200415768A (en) Support structures for wirebond regions of contact pads over low modulus materials
TWI313492B (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
TW398063B (en) Lead frame and its manufacturing method thereof
US6281448B1 (en) Printed circuit board and electronic components
JP3245006B2 (ja) モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース
JP2988075B2 (ja) 半導体装置
US8587112B2 (en) Underbump metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
TW465057B (en) Method of producing semiconductor device comprising insulation layer having improved resistance and semiconductor device produced thereby
JP2002217196A (ja) 半導体装置およびその製造方法
TWI324819B (en) Package substrate stripe, metal surface treatment method thereof and chip package structure
JP2005322858A (ja) 半導体装置の製造方法
JP2007502530A (ja) 歪み解放バンプ設計による半導体装置
JP2010171386A (ja) 半導体装置及びその製造方法
TW200934340A (en) Wiring board and electronic component device
TW200828554A (en) Stack package having reduced electrical connection length suitable for high speed operations and method of manufacturing the same
TW200806133A (en) Printed wiring board with a pin for mounting a component and an electronic device using the same
TW490839B (en) Conducting wire layer structure
JP2001053075A (ja) 配線構造及び配線形成方法
JPH031538A (ja) 半導体装置
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
TWI260753B (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
TW200427011A (en) Semiconductor package device and method for fabricating the same
JPH08330469A (ja) 半導体装置用配線基板およびその製造方法
TW201239987A (en) Protection of reactive metal surfaces of semiconductor devices during shipping by providing an additional protection layer

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent