TW200401450A - A voltage limiting semiconductor pass gate circuit - Google Patents

Description

0)200401450 玖、發明說明 j發明係關於一種電壓限制之半導體通過閘電路，其包 括在域通過閘電路的—輸入節點與一輸出節點之間作業 =第-電晶體’該具有一控制電極的第一電晶體施加 一偏壓於一供應電壓。 先前技術 在，繁雜的半導體技術環境中，制不同類型的積體電路 ▲ ★ X等Ic中的右千Ic有比其餘ic低的内部供應電壓’ 。亥等1C中的金屬氧化半導體（刪）電晶體的控制電極或 極不能抵擔用於其他IC的較高電壓。因此，特別在乎使 =等具有較低内部供應電壓㈣的輸入/輸出（1/0)單凡 :二的需求。尤其，該等輸入1/0單元應具有-電壓限制 逋過閘，以保護於後續電路階段的閉極氧化。 於圖1顯示一數位IC的典型輸入1/0單元，而且通常以 考數字1標示。 該I/O單元i包括一輸入端2與一輸出端3。在該等輸入 雨出端2與3之間麵合-位準谓測器電路4，於所顯示的實 例中’該位準憤測器電路4係組成作為—磁滞現象轉㈣ :。在該磁滞現象轉換器4與該1/〇單元1的輪出⑴之間 &另外的一轉換器電路5。 由一以短線6所表示的供應電壓v d d提供動力給唁另外 =換器電路5。該磁滯現象轉換器4經由—供應電晶體7耗 到该供應電壓Vdd。 因 用 元 參 與 施 電 的 合 200401450

於所顯不的實施例中，該供應電晶體7是一 PMOS場效應 電晶體，其中該汲極電極連接到該磁滯現象轉換器4，而該 源極連接到該供應電壓6。該供應電晶體7的閘極或控制電 極直接連接到該1/〇單元1的輸入端2。 在*玄輸入端2與該磁滯現象轉換器4之間耦合的電壓限 制之半導體通過閘電路8 ’通常包括一在該電晶體通過閘電 路8的一輸入節點1〇與一輸出節點丨丨之間作業連接的 NM0N電晶體9。 那就是该通過電晶體9的汲極連接到該輸入節點1 〇，而該 通過電晶體9的源極連接到該輸出節點π。該通過電晶體9 的控制電極或閘極經由一偏壓電阻器12施加一偏壓於該供 應電壓Vdd。 於I亥I/O單元1中’該通過電晶體9限制該電路的高邏輯位 準不超過Vdd。即要求避免容納於該磁滯現象轉換器4的場 效應電晶體的該閘極與源極之間有高電壓應力。 於DC運轉狀態中，在該1/〇單元1的輸入端2具有一高的輸 入信號’該輸入信號可以比該供應電壓Vdd高，而該通過電 晶體9提升該輸出節點丨丨到vdd_Vt，其中％是該通過電晶體 9的主體所產生的臨界電壓，在該輸出節點丨丨上的電壓可由 該磁滯現象轉換器4檢測作為一邏輯高位準。 然而，該先剞技藝的電路有一些限制。於瞬變運轉中’ 該輸出節點11相當慢地上升到該電壓vt。即如果在該 輸出節點1 1的電壓變得更接近Vdd，Vt，則該通過電晶體9 接近其作業的切斷區’由此其電流獲得的能力會顯著地下 200401450 u I㈣逝 降:因此，該輸出節點H會花相當長的時間，才能達到該 磁滯現象轉換器4所偵測的一邏輯高位準的電壓位準V丨Η。 5玄1/0單元的上升延遲比其下降延遲更長。 該狀態使高雜tfl免疫力的需求變得更惡化，為此該磁滯 現象轉換器4於其回應中，需要有一相當高的磁滯現象。由 於該需求，該磁滯現象轉換器4的VIH最好高於偵測的邏輯 低電壓加上該磁滯現象轉換器4的磁滯現象電壓的該電壓 位準VIL ’所以是相當的高。請瞭解由於一高雜訊免疫力的 需求’進一步增加該1/〇單元1的上升延遲。 雖然未明確地說明於上，但該電晶體7作業以限制該磁滯 現象轉換4的供應電壓，並停止一漏電流’如同在具有一 高輸入位準的DC狀態期間，其閘極電壓高於Vdd。 發明内容 本發明的一目的係提供一種改善過的電壓限制通過閘電 路’其能夠被使用於高速度與高雜訊免疫力的輸入1/〇單元 ’具有的改善’即’上升延遲時間比上面所揭露的先前技 藝之電晶體通過閘電路短。 為此目的’根據本發明該控制電極係由兩背靠背連接的 二極體元件施加偏壓於該供應電壓。而上述導致一通過閘 電路與先前技藝之電路相比具有改善過的瞬變現象屬性。 於一實施例中，該半導體通過閘電路進一步包括一在該 輪入節點與該輸出節點之間作業連接的第二電晶體，該具 有另外的一控制電極之第二電晶體經由該兩背靠背連接的 200401450

(4) 二極體元件耦合到該第一電晶體的控制電極。 那就是在根據本發明的通過閘電路中，該通過電晶體被 分成兩部分，即一第一電晶體與一第二電晶體，該兩電晶 體的控制電極係經由兩背靠背連接的半導體二極體元件相 連接。 隨著根據本發明改善過的電晶體通過閘電路，該電晶體 的内在電容器的預充電，特別是該第一電晶體’已經實現 該通過閘電路的改善過的瞬變現象屬性。 於根據本發明的通過閘電路的最佳實施例中，該等二極 體元件係由一些二極體連接的電晶體所組成，其可以是相 同或不同的傳導類型，路的所有電晶體可以是相同的 傳導類S ’最好*M0S,類型的場效應電晶體。 應注意’當以該單-電晶體取代該第―與第二電晶體時 ，為了不增加該電路的下降延遲，應對照該第_電晶體7 適當地增加該單一電晶體的尺寸或大小。 上面所 本發明進一步關於一種使用於積體半導體電路之认 Μ單元，該輸人辦^有—輸人端，—輸“，以= 該輸入端與該輸出端之間連接的至少—位準❹丨器電路 其中在該輸人端與該位準㈣^電路之間連接一如 揭露之半導體通過閘電路。 於根據本發明之給λ 了 / ^ σα „ … Η之輸人ί/0早疋之最佳實施例中，該 測窃電路包括—磁滯現象電路。 貞 如果S亥磁；帶規象滞* g 水毛路疋一磁滯現象轉換器電路，在垓- (5) 200401450 滯現象轉換器電路與該I/O單元的輪 一轉換器電路。 出端 之1a1連接另外的 根據本發明之輸入I/O單 本發明也關於一種包括至少— 元的積體電路。 實施方式 於該等圖示中， 相同的參考數字。 具有類似功能或用途的零件與元件印有 的電壓限制之半 圖2顯示根據本發明的一具 導體通過間電路丨5的輸入1/〇單元14。 與圖1所顯示並在上面描述的該先前技藝通過閘電路8相 比較’該通過電晶體9已經分成一第—通過電晶體Μ與—第 二通過電晶體π’兩者在該通過閘電路15的輸入節點軸 輸出郎點11之間作業連接。 於該實施例t顯示，該第—㈣二通過電晶體16,17是 MNOS類型’其中該電晶體…口的及極連接到該通過閘電 路15的輸入節點10，且該電晶體16 ’ 17的源極連接到該通 過閘電路15的輸出節點u。熟習此項技藝者顯然可選擇其 他類型的電晶體，但不違背本發明的範圍。 經由兩背靠背或對立平行的二極體連接的一些電晶體^ 8 ，19，泫第一通過電晶體16的控制電極或閘極連接到該第 二通過電晶體1 7的控制電極或閘極。 關於在該I/O單元14之輸入端2上的零電壓或接近零電壓 相當於一低邏輯位準，可經由該二極體連接的電晶體19 將以虛線表示的該第一通過電晶體16的閘極·至-源極電晶 200401450

體20充電至Vdd-Vt伏特。 如果現在將該I/O單元14之輸入端2上的電壓上升到一高 邏輯位準’在該輸入端2的上升邊緣，即，該通過閘電路i 5 的輸入節點1 0通過該電容器2〇到該第一通過電晶體丨6的閘 極且位於其切斷區’迫使該二極體連接的電晶體丨9。該二 極體連接的電晶體1 8以Vdd+Vt鉗位該第一通過電晶體丨6的 間極電壓。上述幫助該第一通過電晶體16提升該通過閘電 路15的輸出節點11到達vdd。 鲁 重要的是請注意，雖然該二極體連接的電晶體18最後以

Vdd+Vt鉗位該第一通過電晶體丨6的閘極電壓，於該瞬變閘 極電壓允許一確實的連波。藉由適型化該二極體連接的電 曰曰to 1 8可控制該漣波的強度。該確實的漣波支援該輸出節 點11的電壓強烈地跟隨該輸入節點丨〇的上升邊緣，直到達 到 Vdd。 在另一方面，類似於圖丨所顯示的該先前技藝通過閘電 路8的單一通過電晶體9，該第二通過電晶體口清楚地將 低位準從該通過閘電路丨5的輸入節點1 〇傳輸到該輸出 節點11。 由於在―㈤單元14中使用根據本發明改善過的通過. 電路1 ；>’ S遠磁滯現象轉換器4的輸入的電壓強烈地跟隨該 ί/o單元14的輸人端2的輪人„，甚至為了該磁料象轉 換為4中相當大的磁滯現象。因此，Μ單元Μ的上升與下 降延遲變得相當小且幾乎是對稱的。 、'下囬的表1與2中，比較根據本發明的I/O單元14的模擬 -10· 200401450

性能與先前技藝的:[/0單元1的模擬性能= 表1.磁滯現象 0.3 V的模擬性能比較 性能 具有現行之通過閘之I/O單元 具有新的通過閘之I/O單元 上升延遲(兆分之一秒） 1197 467 下降延遲(兆分之一秒） 502 516 上升時間（兆分之一秒） 389 351 下降時間（兆分之一秒） 357 356 最大頻率(MHz) 350 650 表2.磁滯現象>0.4V的模擬性能比較 性能 具有現行之通過閘之I/O單元 具有新的通過閘之I/O單元 上升延遲(兆分之一秒） 未定義 589 下降延遲（兆分之一秒） 501 511 上升時間（兆分之一秒） 未定義 368 下降時間（兆分之一秒） 361 359 最大頻率(MHz) 未定義 625 由該模擬產生直接跟隨，以減少雜音免疫力的要求，即 ，表1的磁滯現象0 3 V，有關根據本發明之輸入I/O單元之 上升延遲與先前技藝的輸入I/O單元比較至少快1.8倍。 由於高雜音免疫力的要求，即，表2的磁滯現象>0 4 V， 可看出具有先前技藝的通過閘電路的該輸入[/0單元沒有 功能，而具有根據本發明改善過的半導體通過閘電路的輸 入I/O單元仍然有好的性能。 於根據本發明的通過閘電路丨5的進一步實施例中，以一 單一電晶體2 1取代該第一與第二電晶體1 6，17，以虛線顯 200401450 ⑻ 不於圖2 ’而且具有一控制 % u'閘極，由該等背靠呰 的二極體元件18, 19加偏壓於 罪月連接 '彳，、應電壓ό。然而’移降+女兹 二電晶體17可能會增加下降 移除忒第 _ a 4延遲，可以對照該第一電Β體 16的大小或尺寸，增加續置 曰曰 曰加4早一電晶體21的大小或尺寸，以 彌補該下降延遲。 Ύ 以 热¥此項技藝者會瞭解以非常 F吊 > 的添加發，即，恰好」 例如二極體電晶體〗8與 ° λ 、夂早電晶體21等三個添加電』

體的祕，能實現輸人1/0單元㈣變運轉的傑出改善。 以虛。線圖表式地表不—具有—或複數個根據本發明的奏 入I/O單元的1C，且印有參考數字U。 熟習此項技藝者會瞭解該等MC)sf晶體絕對是雙向的， 即二它們的汲極與源極是可交換的，並根據它們相關的電 壓疋義。因此’於本發明上面的揭露中，肖等術語汲極與 源極並不被解釋為限制該等M 〇 s電晶體的特定電路連接，' 而且本發明並不受限於使用所顯示的該等MOS電晶體，也

月&以PMOS電晶體或NMOS與PMOS電晶體的混合來實現 本發明。 μ ’主思’上面所提及的該等實施例是用以說明，而不是 限制本發明，而且熟習此項技藝者能夠設計許多替代的實 施例’但不違背該附加申請專利範圍的領域。該字“包括，， 不排除存在除了申請專利範圍中所列舉的該等元件或步驟 。一元件前面的字“一，，不排除此類元件令之複數個存在。 不過事實上可靠的測量詳述於互不相同的所屬申請專利範 圍，並不代表不能使用該等測量的結合而處於優勢。 -12- 200401450

(9) 圖示簡單說明 已經以更詳細的描述及相關的附加圖示揭露本發明，其 中： 圖1疋一先前技藝的輸入I/O單元的概要代表圖；及 圖2是於本發明的一實施例中的一輸入單元的概要代 表圖。 圖式代表符號說明 1 8 9 14 15 16 17 10 11 18,19 20 2 3 4 21 6 先前技藝的I/O單元 先前技藝的通過閘電路 NMOS電晶體 輸入I/O單元 電壓限制之半導體通過閘電路 第一通過電晶體 第二通過電晶體 輸入節點 輸出節點 t 曰城 曰曰體 電容器 輪入端 輪出端 位準偵測電路 單一電晶體 供應電壓 積體電路 13 200401450

觀-寧紙 5 轉換電路 6 供應電壓 7 供應電晶體 12 偏壓電阻器

-14-

Claims (1)

1. 200401450 拾、申請專利範圍 1· -種電壓限制之半導體通過閘電路（15)，其包括—在該 通過电路（1))的—輪入節點⑽與—輸出節點⑼之間 接的第-電晶體（16,21)，該具有_控制電極的第 -電晶體（16, 21)係施加_偏|於—供應f愿⑹，其特徵 為該控制電極係由兩背靠背連接的二極體元件(18, 19) 施加偏壓至該供應電壓（6)。 2‘如申請專利範圍第1JM之半導體通過問電路（15),盆" 等二極體元件(18，曝由一些二極體連接的電晶體所 3·如申請專利範圍第1項之半導體通過閉電路⑽，1令該 半導體通過閉電路⑽進-步包括-在該輸入節點⑽ 〃該輸出BP點⑴）之間作業連接的第二電晶體（⑺，該具 有另外的-控制電極的第二電極（17)經由該等兩背靠背 連接的二極體元件（18, 19)叙合該第-電晶體⑽的控制 電極。 •—種使用於積體半導體電路之輸人1/〇單元（14)，該輸入 I/O早MH)具有一輸入端⑺’ 一輸出端⑺，及在該輸入 M2)與該輸出端（3)之間耗合的至少—位準㈣器電路⑷ ’其特徵為在該輸入端(2)與該位準偵測器電路⑷之間耦 „合―如中請專利範圍第1項之半導體通過閘電路⑴）。 如申口請專利範圍第4項之輸入晴元（14)，其中該位準镇 測裔電路包括一磁滯現象電路（4)。 200401450

   6.如申請專利範圍第4項之輸入ι/ο單元（丨4)，其中該磁滞現 象電路（4)是磁滯現象轉換器電路。 7·々申叫專利範圍第6項之輸入I/O單元（14)，其中另外的— 轉換器電路（5)耗合該磁^見象轉4奐器電路（4)與該輪屮 端（3) 。 Ώ 中請專利範圍第4項之