TW200301904A - Evaluation circuit for an anti-fuse - Google Patents

Evaluation circuit for an anti-fuse Download PDF

Info

Publication number
TW200301904A
TW200301904A TW091138059A TW91138059A TW200301904A TW 200301904 A TW200301904 A TW 200301904A TW 091138059 A TW091138059 A TW 091138059A TW 91138059 A TW91138059 A TW 91138059A TW 200301904 A TW200301904 A TW 200301904A
Authority
TW
Taiwan
Prior art keywords
fuse
current
metal
resistance
transistor
Prior art date
Application number
TW091138059A
Other languages
English (en)
Other versions
TWI259470B (en
Inventor
Ulrich Frey
Gunther Lehmann
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200301904A publication Critical patent/TW200301904A/zh
Application granted granted Critical
Publication of TWI259470B publication Critical patent/TWI259470B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/74Testing of fuses
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

(i) (i)200301904 玫、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 發明背景 發明之技術領域 本發明通常與積體電路領域有關;並且特別是,與評 估反溶絲之狀態條件有關。 有關技藝之描述 積體電路時常會要求兩個電路節點之間的可程式規劃 電連接。能夠藉由使用反溶絲鏈接(anti-fuse link)來建構 這種連接。利用一種與電容器之結構類似的結構來製造 反溶絲,在該結構中,兩個導電端子(terminals)是由一種 像氧化矽之類的絕緣層加以隔開。在π斷開"(off)狀態中, 反熔絲在它的兩個端子之間具有高電阻。藉由擊穿 (breaking down)中間層以便在反溶絲端子之間形成導電鏈 接,就能夠將反熔絲加以程式規劃到’’導通π (ο η)狀態(即: 低電阻)。 電反熔絲已經被引入半導體產品中,並且在許多應用 中,它們正在取代常用的雷射熔絲(laser fuse)。諸多目前 應用的反熔絲類型其中之一是一種基於傳統MOS(金屬氧化 物半導體)電晶體的結構。藉由施加熔絲電壓(通常大約7 伏特)跨接於MOS電晶體的閘極氧化層(gate-oxide)來熔斷這 樣一種反溶絲。溶斷過程會導致受損閘極氧化層,因而降 低了橫跨氧化層的電阻。附接於反熔絲的評估電路必須能 夠區別:高未受損氧化層電阻(U和低受損氧化層電阻 200301904 _ π、 I發明說明續頁 尺。^的典型值都是在ίο12歐姆的範圍内。的範圍大多 取決於熔斷過程期間的諸多參數。高熔斷電壓和高熔斷電 流通常會導致較低尺。„電阻。然而,會要求:將這兩個參數 減到最小,以便減縮有關聯電路(例如:熔斷電壓產生器, 熔斷電晶體,接線等)之尺寸。根據該觀點,Ι^η的實用值 都是在105歐姆到108歐姆的範圍内。常用於雷射熔絲和電 熔絲(electical fuse)的諸多熔絲評估電路都不能準確地區 別:未熔斷反熔絲和展現相對高實用R。。值的已熔斷反熔 絲。 因此,一種用來評估MOS電晶體反熔絲之狀態的方法 及電路是有其必1要的,該反熔絲包括展現相對高閘極 氧化層電阻的已溶斷反溶絲。 發明概要 本發明獲得當作一種用來評估可程式規劃反熔絲元 件之裝置,系統及方法的諸多技術優點。針對可程式 規劃電晶體反熔絲而言,利用預定電壓及/或電流來預 充電反熔絲之閘極,並且隨後評估該反熔絲。在一實 施例中,將足以提供作臨限電壓(threshold voltage)之預充 電電壓提供到閘極。此處,未受損(未熔斷)電晶體會繼 續保持導通長達一段時間,而受損(己熔斷)電晶體則會 消耗導通電壓’並且會關斷。電晶體之狀態隨後藉由 評估汲極與源極之間的電阻來確定。高電阻指示已熔 斷條件,而低電阻則指示未熔斷條件。在另一實施例 中,將小電流提供到閘極,其中:該小電流大於未受 200301904 損 受 電 充 與 附 取 絲 並 評 且 評 熔 發 本 (3) 電晶體之漏電流’卻小於受損電晶體之漏電 損電晶體會充電到導通狀態長達一段時間, 晶體卻因其漏電流大於提供到閘極之小電流 電。再者,電晶體反熔絲之狀態隨後藉由評 源極之間的電阻來確定。 圖概述 為了更加完全瞭解本發明,參考連同諸多附 的下列詳細描述,其中: 圖1圖解說明一種反熔絲讀取電路的電路圖; 圖2圖解說明根據本發明之一模範實施例的一 評估電路之電路圖; 圖3 A圖解說明反熔絲評估電路之一替換性實 且特別是針對圖示於圖2中的控制裝置2 10 ; 圖3 B圖解說明用來顯示對應於圖示於圖3 A中的 估電路之時序關係的時序圖(timing diagram); 圖4 A圖解說明反熔絲評估電路之一替換性實施 特別是針對圖示於圖2中的控制裝置2 10 ; 圖4B圖解說明用來顯示對應於圖示於圖4A中的 估電路之時序關係的時序圖; 圖5圖解說明根據本發明之一替換性實施例的 絲評估電路之電路圖。 明之詳細描述 將會特別參考諸多目前較佳模範實施例而加 申請案的許多創新教旨。然而,應該瞭解的 發明說明續頁 流。未 而受損 而不會 估沒極 圖所採 種反熔 施例, 反熔絲 例,並 反熔絲 一種反 以描述 曰 ·二士 疋 · ^
200301904 ⑷ I發明說明續頁 類實施例只是提供本文中許多有利用途和創新教旨中 的少數實例。通常,在本申請案的詳細說明書中所做 的陳述未必限定(d e 1 i m i t)任何各種宣稱發明。而且,一 些陳述雖可能適用於某些創意特點,但不適用於其它 特點。
本發明之一觀點有利地利用MOS電晶體的放大特性來 協助檢測MOS電晶體之閘極氧化層(該閘極氧化層執行 如反熔絲般的功能)的狀態,特別是繼應用熔斷過程之 後。由於越過未受損閘極氧化層的漏電流是在1 p A (微 微安培)之數級,故而只須要非常小的電流來控制反熔 絲電晶體的閘極-源極電壓。然而、在閘極-源極電壓中 的變化(例如:從0伏到2伏)會顯著地改變汲極-源極電 阻。利用在本文中所描述的評估電路就能夠檢測出這 種電阻變化。結果是,根據本發明之一觀點,在108歐 姆之數級的相對高閘極氧化層電阻能夠被準確地解釋 為已熔斷反熔絲。於是,能夠將與熔斷反熔絲200有關 聯的資產(assets)加以有利地縮減及/或減到最小。 將一些常用的反熔絲評估電路顯示和描述於美國專 利第5,706,23 8,5,801,574以及5,831,923號中。三個專利都 是藉由連接感測電路(sensing ciruit)到反溶絲之一端子而 將反熔絲之另一端子連接到電源電壓線來評估反熔絲 之狀態。因此,將絕緣材料的電阻當作反熔絲之狀態 的立即指示器(immediate indicator)。將這些專利應用到 M〇S電晶體閘極氧化層反熔絲會要求:電晶體的汲極和 -10- 200301904 發明說明續頁 (5) 源極節點要連接在一起以形成一個端子,而電晶體反 熔絲的閘極則會形成第二端子。反熔絲之狀態然後是 由這兩個端子之間的電阻所確定,該電阻酷似絕緣材 料之電阻。圖1繪示:與充當感測電路(熔絲閂鎖器(fuse latch))之一對交叉鶴合反相器相結合的這種組態之要 素。如此圖中所顯示的,當讀出開關(readout switch)閉合 (導通)時,反熔絲之狀態(已熔斷對未熔斷)係由熔絲閂 鎖器所評估。熔絲閂鎖器會變換成(flip into)高電位或低 電位狀態,端視M0S電晶體反熔絲之閘極氧化層的電阻 而足0 在Ή 1的组態中,由於絕緣材料之電阻是直接由已連 接感測電路所測量的,故而並未使用反熔絲之M0S電晶 體的放大功能。然而,如以上概述的,絕緣材料之R^n 可能挺高的,因而本方法不能一致性地準確指示熔絲 狀態。 現在參考圖2,該圖圖解說明:根據本發明之一模範 實施例的一種反熔絲評估電路之電路圖。將諸如M0S電 晶體的讀出開關202耦合到反熔絲200之汲極以及在節點 203處的熔絲閂鎖器204。熔絲閂鎖器204適合用來穩定反 熔絲200之一輸出值或狀態(己熔斷對未熔斷),並且在至 少一個實施例中,它包括一對交叉耦合反相器。將反熔絲 200之閘極220耦合到控制裝置210,該裝置適於經由閘極220 來控制反熔絲。將反熔絲200之源極240連接到電源電壓(例 如:接地端208)。當讀出開關202閉合(導通)時,反熔絲200 200301904 (6) 發明說明續頁: 之狀態是由熔絲閂鎖器204所確定。熔絲閂鎖器2〇4會變換 成高電位或低電位狀態,端視MOS電晶體反熔絲200之汲 極-源極連接的電導率(conductivity)而定。而且,將適合 利用電源電壓V c c來預充電熔絲閂鎖器2〇4以回應輸入訊 號(PRECHARGE(預充電))的開關206耦合到在節點2 0 5處 的熔絲閂鎖器204。預充電訊號會將vcc耦合到熔絲問鎖 器204,它被預充電到一已知(高電位)狀態。 溶絲閘極控制咨2 10被轉合到反溶絲2 〇 〇之閘極2 2 〇,並且 適合用來施加預充電電壓及/或電流到閘極22〇。該預充電 電壓會預置(preset)閘極而使閘極氧化層之狀態(受損對未 受指)卩过後犯夠由反’溶絲電晶體之沒極L源極電阻所確定。 在沒極230與源極240之間的低電阻會指示反这絲2⑻是未受 損(未熔斷)’而高電阻則會指示反熔絲2〇〇已經被溶斷。 現在參考圖3 A,該圖圖解說明:反熔絲評估電路之一替 換性貝施例,並且特別疋針對圖示於圖2中的溶絲閘極控 制器210。此處,熔絲閘極控制器21〇包括:諸如M〇s電晶 體之開關305,它會在初始預充電階段期間,將反熔絲2〇〇 之閘極2 2 0連接到電源電壓節點(v c c ),以便提供操作臨 限電壓。隨著閘極節點220被預充電,反熔絲電晶體2〇〇 會展現低沒極-源極電阻;然而,若在溶絲纟容斷操作期 間閘極氧化層受損,則在閘極22〇上的電荷將會遞減長 達一段時間,因而電晶體將會關斷,隨後展現高汲極_ 源極電阻。 現在參考圖3 B ’該圖圖解說明:用來顯示對應於圖 200301904 (7) 發明說明續頁
示於圖3 A中的反熔絲評估電路之時序關係的時序圖。 STATE(狀態)訊號指示反熔絲200之狀態,其中:低電位 訊號(即:低汲極-源極電阻)表示未熔斷熔絲,而高電 位訊號(即:高汲極-源極電阻)則表示已熔斷熔絲。接 在預充電階段之後,在閘極節點220上的訊號(GATE(閘 極訊號))會增加到近似等於V c c之位準,因而電晶體會 接通。若反熔絲200之閘極氧化層未受損,則閘極訊號 會停留在Vcc附近的電壓處,所以反熔絲電晶體200會繼 續保持導通,因而導致指示在讀出處呈現低汲極-源極 電阻或未熔斷熔絲(即:狀態訊號變成低電位)。若閘極 氧化層因熔絲熔斷操作而受損,則閘極訊號會遞減, 因此反熔絲電晶體200會關斷,終於導致指示在讀出處 呈現高汲極-源極電阻或已熔斷熔絲(即:狀態訊號繼續 保持高電位)。
現在參考圖4A,該圖圖解說明:反熔絲評估電路之 一替換性實施例,並且特別是針對圖示於圖2中的熔絲 閘極控制器2 1 0。此處,熔絲閘極控制器2 1 0是一種旁漏電 路(bleeder circuit) 405,它被耦合到反熔絲200之閘極,並且 配置用來提供非常小電流到閘極220。說得更明確些,旁 漏電路405適合用來提供一種小於流經已熔斷閘極氧化層 之典型漏電流卻高於流經未受損閘極氧化層之典型漏電流 (例如:在100 pA(微微安培)之數級)的電流。若閘極220未 受損(即:未熔斷熔絲),則閘極220會充電達到反熔絲電晶 體200之操作臨限竜壓,並且接通長達一段時間,對應於 -13 - 200301904 _ I發明說明續頁 旁漏電路施加電流,進而當電晶體200處在接通中時其汲 極-源極電阻會降低。在另一方面,若反熔絲200已經被熔 斷,則由於施加電流小於漏電流,故而不能藉由施加電流 來充電閘極220 ;於是,電晶體反熔絲200不會接通,終於 導致高汲極-源極電阻。
MOS電晶體410圖解說明旁漏電路405之一特定建構 例。關於MOS電晶體410,電流係由MOS電晶體410之次 臨限沒極-源極電流所致。這種次臨限電流(subthreshold current)挺適合的,是因為:它既明顯地高於流經未授損 閘極氧化層之典型漏電流又明顯地低於流經已熔斷閘 極氧化層之典型漏電流。而且,如圖4 A中所顯示的, 可能將M0S電晶體410之閘極連接到一輸入訊號 (CURRENT C〇NTR0L(電流控制訊號)),而不是將它連接 到一恒定電源電壓。然後能夠使用該輸入訊號來控制 次臨限漏電流。此方法能夠將施加到閘極220之電流調 整得比較高或低些,以便有效地移動針對一項已熔斷 對未溶斷旨示的跳脫點(trip point)。較低調整過施加閘 極電流會造成針對較高閘極氧化層電阻之已熔斷狀態 指示。因此,輸入訊號提供一種用來設定會將已熔斷 反熔絲和未熔斷反熔絲分開之電阻值的方法。若一個 以上的反熔絲電路存在於一個半導體晶片上,則輸入 訊號有益地容許同時調整所有反熔絲電路的跳脫點而 沒有改變該電路本身之建構例。 圖4 B圖解說明:用來顯示對應於圖示於圖4 A中的反 -14- 200301904 _ (Q\ I發明說明續頁
熔絲評估電路之時序關係的時序圖。狀態訊號指示反 熔絲200之狀態,其中:低電位訊號(即:低汲極-源極 電阻)表7Γ未溶斷溶絲’而南電位訊號(即·南沒極-源 極電阻)則表示已熔斷熔絲。就未熔斷熔絲而言,具備 小的旁漏電路電流,閘極訊號會逐漸增加達到操作臨 限電壓,並且當電晶體接通時,電晶體反熔絲200的汲 極-源極電阻會降低,因而導致在讀出處呈現低狀態訊 號。若反熔絲200已經被熔斷,則在節點220上的閘極訊 號會因旁漏電路電流低於漏電流而繼續保持低電位; 於是,電晶體反熔絲200不會接通,終於導致在讀出期 間呈現高狀態訊號。 1
此外,也能夠藉由READ(讀取)訊號之時序(如圖3 B中 所顯示的)來調整:界定已熔斷熔絲與未熔斷熔絲之間 的分開之跳脫點。當稍後再施加讀取脈波(READ pulse) 時,已熔斷熔絲具有更多時間來放電閘極節點220。因 此,由於閘極220已經被放電以及反熔絲電晶體200是斷開 的,故而即使橫跨反熔絲200之閘極氧化層的相對高電阻 也會被指示為已溶斷反溶絲。然而,若提早施加讀取脈波, 則已熔斷熔絲具有較少時間來放電閘極220,因而轉換成 相對低跳脫點電阻。因此,能夠藉由修改讀取脈波之時序 來調整反熔絲電路之跳脫點。與稍早描述的輸入訊號 CURRENT CONTROL(電流控制訊號)相類似,這種行為 (behavior)是有益的,因為它容許調整反熔絲電路的跳脫點 而沒有改變其建構倒。 -15- 200301904 發明說明績頁 (ίο) 現在參考圖5,該圖圖解說明:根據本發明之一模範實 施例的一種替換性反熔絲評估電路之電路圖。照慣例,應 用反熔絲意謂著已熔斷熔絲是由低熔絲電阻所檢測。然 而,這種行為使它很難將反熔絲和正規熔絲(例如:雷射 熔絲,熔絲鏈接,或者使用在此技藝中的類似熔絲)相結 合,因為這些熔絲展現相反行為(即:己熔斷熔絲是由它的 高電阻所檢測)。根據本發明之一實施例,反熔絲之邏輯 是顛倒的。如本文中描述的,己熔斷熔絲是由高汲極-源 極電阻所表示,它意謂著:目前的反熔絲邏輯之行為表現 與正規熔絲完全相同(已熔斷=高電阻)。具備這種完全相 同的檢測邏輯,就能夠達成有利共享針對不同熔絲類型的 評估電路資產。如圖5中所顯示的,除了反熔絲200之外, 還將一正規熔絲(regular*-fuse)505以串聯方式連接到閘極氧 化層反熔絲200之源極240。此處,當反熔絲200和正規熔絲 5 05其中至少一個展現高電阻時,評估電路就會指示已熔 斷熔絲。
雖然已經將本發明的裝置,系統以及方法之一較佳實施 例圖解說明於諸多附圖中,並且加以描述於前面的詳細描 述中,但是要瞭解的是:本發明並不是受限於諸多已披露 實施例,而是在不背離由下列申請專利範圍所宣示和界定 的本發明之精神的前提下,能夠做出許多重新配置 (rearrangements)修改,以及替換。 圖式代表符號說明 200 (閘極氧化層)反熔絲 -16- 200301904 (ii) 202 讀出開關 203/205 節點 206/305 開關 204 熔絲閂鎖器 208 接地端 210 熔絲閘極控制器 220 閘極 230 汲極 240 源極 405 旁漏電路 410 MOS電晶體 505 正規熔絲 發明說明續頁
-17 -

Claims (1)

  1. 200301904 拾、申請專利範圍 1. 一種用來評估由金氧半電晶體所提供之閘極氧化層反 絲的裝置,包括: 一輸出端,用來提供控制訊號到該金氧半電晶體之 極; 一輸入端,用來接收來自該金氧半電晶體的進一步 號(further signal)以回應該控制訊號,該進一步訊號會 TF存在於該金氧半電晶體的源極與沒極之間的電阻, 及 耦合到該輸入端之電路,該電路對指示著針對確定 反熔絲已熔斷之第一電阻的該進一步訊號作出回應, 且對指示著針對確定該反熔絲未熔斷之第二電阻的該 一步訊號作出回應,其中該第一電阻大於該第二電阻 2 .根據申請專利範圍第1項之裝置,進一步包括電流源 其被耦合到該輸出端,並且可運作用來提供足以充 該金氧半電晶體達到操作臨限電壓之電流。 3 .根據申請專利範圍第2項之裝置,其中該進一步訊 對在一時段之後所施加的讀取訊號作出回應,該時 是接在施加該充電電流之後。 4.根據申請專利範圍第2項之裝置,其中該電流大於 受損金氧半電晶體之漏電流卻小於受損金氧半電晶 之漏電流。 5 .根據_請專利範圍第2項之裝置,其中該電流近似 氧半電晶體之次臨限汲極-源極電流。 熔 閘 訊 指 以 該 並 進 〇 j 電 號 段 未 體 金 200301904 _ 申請專利範圍續育 6. 根據申請專利範圍第1項之裝置,進一步包括一開關, 其耦合該輸出端和電源電壓,並且可運作用來提供該 控制訊號作為金氧半電晶體之操作臨限電壓。 7. 根據申請專利範圍第1項之裝置,進一步包括一開關, 其耦合該輸出端和電源電壓,並且可運作用來將充當 可變電流的控制訊號提供到該金氧半電晶體閘極。 8. —種反溶絲裝置,包括: 具有閘極,源極以及汲極的金氧半電晶體,其中該 金氧半電晶體提供一種閘極氧化層反熔絲; 耦合到該閘極的輸入端,用來接收來自反熔絲評估器 (evaluator)之針對該閘極的控制訊號;以及 1 耦合到該源極和該汲極其中之一的輸出端,用來提供 進一步訊號到該反熔絲評估器以回應該控制訊號,該進 一步訊號會指示存在於該源極與該汲極之間的電阻,其 中該進一步訊號會指示:若該反溶絲己溶斷則為第一電 阻,且若該反熔絲未熔斷則為第二電阻,且其中該第一 電阻大於該第二電阻。 9. 根據申請專利範圍第8項之裝置,其中該控制訊號是 足以充電該金氧半電晶體達到操作臨限電壓長達一段 時間的電流。 10. 根據申請專利範圍第9項之裝置,其中該電流大於未 受損金氧半電晶體之漏電流卻小於受損金氧半電晶體 之漏電流。 11. 根據申請專利範圍第9項之裝置,其中該電流近似金 200301904 申請專利範圍讀頁 氧半電晶體之次臨限汲極/源極電流。 12. 根據申請專利範圍第8項之裝置,其中該控制訊號是 金氧半電晶體之操作臨限電壓。 13. 根據申請專利範圍第8項之裝置,進一步包括與該汲 極和該源極串聯耦合的一種可程式規劃熔絲元件。 14. 根據申請專利範圍第8項之裝置,進一步包括讀取電 路,其被耦合到該輸出端,並且可運作在一時段之 後施加讀取訊號,該時段是接在接收該控制訊號之 後。 15. —種用來操作反熔絲的方法,包括: 使'用金氧半電晶體以提供一種閘極氧化層反熔絲; 施加控制訊號到該金氧半電晶體之閘極;以及 確定存在於該金氧半電晶體的源極與汲極之間的電阻 以回應施加該控制訊號,其中第一電阻指示該反溶絲已 熔斷,而第二電阻則指示該反熔絲未熔斷,且其中該第 一電阻大於該第二電阻。 16. 根據申請專利範圍第1 5項之方法,其中該控制訊號 是足以充電該金氧半電晶體達到操作臨限電壓的電流 〇 17. 根據申請專利範圍第1 6項之方法,其中該電流大於 未受損金氧半電晶體之漏電流卻小於受損金氧半電晶 體之漏電流。 18. 根據申請專利範圍第1 6項之方法,其中該電流近似 金氧半電晶體之次臨限汲極-源極電流。 200301904 申請專利範圍續:頁 19. 根據申請專利範圍第1 5項之方法,其中該控制訊號 是MOS電晶體之操作臨限電壓。 20. 根據申請專利範圍第1 5項之方法,其中該確定步驟 包括惟若與該汲極和該源極串聯耦合的可程式規劃 熔絲元件未熔斷,才會確定該電阻。
TW091138059A 2002-01-11 2002-12-31 Evaluation circuit for an anti-fuse TWI259470B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/044,470 US6549063B1 (en) 2002-01-11 2002-01-11 Evaluation circuit for an anti-fuse

Publications (2)

Publication Number Publication Date
TW200301904A true TW200301904A (en) 2003-07-16
TWI259470B TWI259470B (en) 2006-08-01

Family

ID=21932558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091138059A TWI259470B (en) 2002-01-11 2002-12-31 Evaluation circuit for an anti-fuse

Country Status (3)

Country Link
US (1) US6549063B1 (zh)
TW (1) TWI259470B (zh)
WO (1) WO2003058705A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060566B2 (en) * 2004-06-22 2006-06-13 Infineon Technologies Ag Standby current reduction over a process window with a trimmable well bias
JP3923982B2 (ja) * 2005-01-12 2007-06-06 株式会社東芝 半導体集積回路
KR100673002B1 (ko) * 2005-04-26 2007-01-24 삼성전자주식회사 트랜지스터의 누설전류 패스를 이용한 이-퓨즈 회로
GB2437107A (en) * 2006-04-13 2007-10-17 Sharp Kk Programmable read-only memory
DE102006019075B4 (de) * 2006-04-25 2008-01-31 Infineon Technologies Ag Integrierte Schaltung zur Speicherung eines Datums
US7742357B2 (en) * 2006-05-05 2010-06-22 International Business Machines Corporation Securing an integrated circuit
KR100825068B1 (ko) 2006-07-28 2008-04-24 (주)토마토엘에스아이 램 테스트 및 고장처리 시스템
DE102008048830B4 (de) * 2008-09-25 2010-11-04 Austriamicrosystems Ag Schaltungsanordnung mit Schmelzsicherung und Verfahren zum Ermitteln eines Zustands einer Schmelzsicherung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2655762B1 (fr) * 1989-12-07 1992-01-17 Sgs Thomson Microelectronics Fusible mos a claquage d'oxyde tunnel programmable.
US5200652A (en) * 1991-11-13 1993-04-06 Micron Technology, Inc. Programmable/reprogrammable structure combining both antifuse and fuse elements
US5672994A (en) * 1995-12-21 1997-09-30 International Business Machines Corporation Antifuse circuit using standard MOSFET devices
US5631862A (en) 1996-03-05 1997-05-20 Micron Technology, Inc. Self current limiting antifuse circuit
US5831923A (en) 1996-08-01 1998-11-03 Micron Technology, Inc. Antifuse detect circuit
US5812477A (en) * 1996-10-03 1998-09-22 Micron Technology, Inc. Antifuse detection circuit
US5801574A (en) 1996-10-07 1998-09-01 Micron Technology, Inc. Charge sharing detection circuit for anti-fuses
KR100321168B1 (ko) 1998-06-30 2002-05-13 박종섭 앤티퓨즈를갖는리던던시회로의리페어회로
US6229733B1 (en) * 1999-03-24 2001-05-08 Texas Instruments Incorporated Non-volatile memory cell for linear mos integrated circuits utilizing fused mosfet gate oxide
US6307423B1 (en) * 2000-05-01 2001-10-23 Xerox Corporation Programmable circuit with preview function
US6426668B1 (en) * 2001-03-22 2002-07-30 International Business Machines Corporation Imbalanced sense amplifier fuse detection circuit
US6384666B1 (en) * 2001-03-23 2002-05-07 International Business Machines Corporation Antifuse latch device with controlled current programming and variable trip point

Also Published As

Publication number Publication date
WO2003058705A1 (en) 2003-07-17
TWI259470B (en) 2006-08-01
US6549063B1 (en) 2003-04-15

Similar Documents

Publication Publication Date Title
US7629802B2 (en) Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination
US8964444B2 (en) One-time programmable memory, integrated circuit including same, and method therefor
TWI451426B (zh) 電熔絲巨集
JP5722435B2 (ja) ワン・タイム・プログラマブル・メモリの書き込みイネーブルを検証するための回路
TWI283410B (en) Programmable semi-fusible link read only memory and method of margin testing same
US6150868A (en) Anti-fuse programming circuit
US7528646B2 (en) Electrically programmable fuse sense circuit
TWI460731B (zh) 熔絲電路、電子系統及其操作方法
US7986024B2 (en) Fuse sensing scheme
US7501879B1 (en) eFuse resistance sensing scheme with improved accuracy
TWI420529B (zh) 電可編程熔絲裝置
KR970004302A (ko) 반도체 집적회로의 회로소자값 조정회로
JP2000031283A (ja) シリアル・インタフェ―ス溶融を備えたヒステリシス的ヒュ―ズ制御回路
TWI329321B (en) Fuse circuit with leakage path elimination and method for sensing the state therefore
TW200301904A (en) Evaluation circuit for an anti-fuse
US6597234B2 (en) Anti-fuse circuit and method of operation
TWI397150B (zh) 一種可將修剪導體墊置於一晶圓之切割道之修剪保險絲電路
US8213256B2 (en) Anti-fuse circuit and semiconductor integrated circuit including the same
US20230138308A1 (en) Efuse programming feedback circuits and methods
US6642602B2 (en) Self-terminating blow process of electrical anti-fuses
TW200807474A (en) Trimmer and related trimming method
JPH10256486A (ja) 半導体入力回路
US20030075775A1 (en) Circuit having make-link type fuse and semiconductor device having the same
CN115373462A (zh) 芯片修调检测电路及其芯片、电子设备
JPS61148835A (ja) 半導体集積回路の入力切換回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees