TH5125B - ระบบไมโครคอมพิวเตอร์บัสคู่ พร้อมด้วยการควบคุมที่โปรแกรมได้ของฟังก์ชันล็อก - Google Patents
ระบบไมโครคอมพิวเตอร์บัสคู่ พร้อมด้วยการควบคุมที่โปรแกรมได้ของฟังก์ชันล็อกInfo
- Publication number
- TH5125B TH5125B TH9001000513A TH9001000513A TH5125B TH 5125 B TH5125 B TH 5125B TH 9001000513 A TH9001000513 A TH 9001000513A TH 9001000513 A TH9001000513 A TH 9001000513A TH 5125 B TH5125 B TH 5125B
- Authority
- TH
- Thailand
- Prior art keywords
- lock
- aforementioned
- secret memory
- factor
- transponder
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 abstract 1
Abstract
ระบบไมโครคอมพิวเตอร์บัสคู่พร้อมด้วยระบบย่อยแคชช่วยปรับปรุงสมรรถนะภายในสภาวะบางประการ โดยการยอมให้มีการควบคุมแบบโปรแกรมได้ต่อฟังก์ชัน LOCK โดยเฉพาะอย่างยิ่งมีอุปกรณ์ตรรกถูกเชื่อมโยงระหว่างทางขาออก LOCK ของซีพียูกับทางขาเข้า LOCK ของตัวควบคุมแคช บิตควบคุมจากพอร์ต I/O เป็นทางขาเข้าที่สองสู่อุปกรณ์ตรรก เมื่อบิตควบคุมอยู่ที่สถานะที่หนึ่งอุปกรณ์ตรรกจะยอมให้ทางขาเข้า LOCK ติดตามทางขาออก LOCK เมื่อบิตควบคุมอยู่ที่อีกสถานะหนึ่ง ทางขาเข้า LOCK จะถูกปิดทางโดยไม่คำนึงถึงสถานะของทางขาออก LOCK
Claims (4)
1. ระบบไมโครคอมพิวเตอร์ชนิดสายสัญญาณหลายสาย ซึ่งประกอบด้วย หน่วยประมวลผลกลางและระบบย่อยของหน่วยความจำลับ ซึ่งต่อวงจรกับผ่านสายสัญญาณส่วนท้องถิ่นของหน่วยประมวลผลกลาง ระบบย่อยของหน่วยความจำลับดังกล่าว ประกอบด้วยหน่วยควบคุมหน่วยความจำลับ 82385 และหน่วยความจำลับ ปัจจัยของสายสัญญาณของระบบปัจจัยหนึ่งต่อวงจรของหน่วยควบคุมหน่วยความจำลับ 82385 ดังกล่าวเข้ากับหน่วยความจำที่สามารถเรียกใช้ได้แบบสุ่ม และหน่วยปฏิบัติงานที่สามารถระบุตำแหน่งได้อีกจำนวนหนึ่ง หน่วยประมวลผลกลางดังกล่าวมีช่องสัญญาณ LOCK และหน่วยควบคุมหน่วยความจำลับ 82385 ดังกล่าวมีช่องรับสัญญาณ LOCK และ ปัจจัยทางตรรกซึ่งมีช่องรับสัญญาณควบคุม ปัจจัยทางตรรกดังกล่าวต่อวงจรอยู่ระหว่างช่องสัญญาณ LOCK ดังกล่าวของหน่วยประมวลผลกลางดังกล่าว และช่องรับสัญญาณ LOCK ดังกล่าวของหน่วยควบคุมหน่วยความจำลับ 82385 ดังกล่าว ปัจจัยทางตรรกดังกล่าวจะตอบสนองต่อสัญญาณที่ได้กำหนดไว้ล่วงหน้าบนช่องรับสัญญาณควบคุมดังกล่าว ด้วยการส่งสัญญาณที่ไม่ทำงานไปยังช่องรับสัญญาณ LOCK ดังกล่าวของหน่วยควบคุมหน่วยความจำลับ 82385 ดังกล่าวเพื่อปิดช่องรับสัญญาณ LOCK ดังกล่าวของหน่วยควบคุมหน่วยความจำลับ 82385 ดังกล่าว และจะยินยอมให้ช่องรับสัญญาณ LOCK ดังกล่าวของหน่วยประมวลผลกลางดังกล่าวเมื่อไม่มีสัญญาณที่ได้กำหนดไว้ล่วงหน้าดังกล่าว
2. ระบบไมโครคอมพิวเตอร์ชนิดสายสัญญาณหลายสายตามที่ได้ระบุไว้ในข้อถือสิทธิข้อที่ 1 ในกรณีที่ปัจจัยทางตรรกดังกล่าวประกอบด้วยอุปกรณ์ตรรก หรือ
3. ระบบไมโครคอมพิวเตอร์ชนิดสายสัญญาณหลายสาย ซึ่งประกอบด้วย หน่วยประมวลผลกลางและระบบย่อยของหน่วยความจำลับ ซึ่งต่อวงจรกันผ่านสายสัญญาณส่วนท้องถิ่นของหน่วยประมวลผลกลาง ระบบย่อยของหน่วยความจำลับดังกล่าวประกอบด้วยหน่วยควบคุมหน่วยความจำลับและหน่วยความจำลับ ปัจจัยของสายสัญญาณของระบบปัจจัยหนึ่งต่อวงจรของหน่วยควบคุมหน่วยความจำลับดังกล่าวเข้ากับหน่วยความจำที่สามารถเรียกใช้ได้แบบสุ่ม และหน่วยปฏิบัติงานที่สามารถระบุตำแหน่งได้อีกจำนวนหนึ่ง หน่วยประมวลผลกลางดังกล่าวมีช่องส่งสัญญาณ LOCK และหน่วยควบคุมหน่วยความจำลับดังกล่าวมีช่องรับสัญญาณ LOCK หน่วยควบคุมหน่วยความจำลับดังกล่าว ยังมีปัจจัยซึ่งจะปฏิบัติต่อรอบการทำงานใดๆ ที่เกี่ยวข้องกับช่องรับสัญญาณ LOCK ที่เปิดอยู่ในฐานะของรอบที่ไม่สามารถจะใช้หน่วยความจำลับได้ และ ปัจจัยทางตรรกซึ่งต่อวงจรอยู่ระหว่างช่องส่งสัญญาณ LOCK ดังกล่าวของหน่วยประมวลผลทางดังกล่าว และช่องรับสัญญาณ LOCK ดังกล่าวของหน่วยควบคุมหน่วยความจำลับดังกล่าว ปัจจัยทางตรรกดังกล่าวมีช่องรับสัญญาณควบคุม และจะตอบสนองต่อสัญญาณหนึ่งบนช่องรับสัญญาณควบคุมดังกล่าวด้วยการสร้างสัญญาณ LOCK เข้า ซึ่งจะเป็นสัญญาณที่เท่าเทียมกับสัญญาณ LOCK ออกดังกล่าว หรือไม่ก็จะเป็นสัญญาณ LOCK เข้าที่ไม่ทำงานสำหรับปิดช่องรับสัญญาณ LOCK ดังกล่าว ปัจจัยทางตรรกดังกล่าวจะตอบสนองต่อช่องรับสัญญาณควบคุมดังกล่าวที่มีสถานะสูงด้วยการปิดช่องรับสัญญาณดังกล่าวที่มีสถานะสูงด้วยการปิดช่องรับสัญญาณ LOCK ดังกล่าว เพื่อควบคุมให้ช่องรับสัญญาณ LOCK ดังกล่าวอยู่ในสถานะที่ไม่ทำงานไม่ว่าช่องส่งสัญญาณ LOCK ดังกล่าว จะเป็นอย่างไรก็ตาม และจะตอบสนองต่อช่องรับสัญญาณควบคุมดังกล่าวที่มีสถานะต่ำด้วยการบังคับให้ช่องรับสัญญาณ LOCK ดังกล่าวเป็นไปตามช่องสัญญาณ LOCK ดังกล่าว
4. ระบบไมโครคอมพิวเตอร์ชนิดสายสัญญาณหลายสายตามที่ระบุไว้ในข้อถือสิทธิข้อที่ 3 ในกรณีที่ปัจจัยทางตรรกดังกล่าวประกอบด้วยอุปกรณ์ตรรก หรือ
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH16109A TH16109A (th) | 1995-06-23 |
| TH5125B true TH5125B (th) | 1996-02-05 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1444111A (en) | Data transmission apparatus | |
| ATE278218T1 (de) | Gesicherte rechnerarchitektur | |
| GB1411882A (en) | Methods and apparatus for control of data processing systems | |
| NO942407L (no) | Fremgangsmåte og krets for undertrykkelse av uönskede styresignalvariasjoner | |
| FR2357981A1 (fr) | Dispositif de chargement et/ou de dechargement de cles d'adressage ou cles de protection-memoire dans un systeme de traitement de donnees | |
| BR9002554A (pt) | Sistema de microcomputador de condutores multiplos | |
| TH5125B (th) | ระบบไมโครคอมพิวเตอร์บัสคู่ พร้อมด้วยการควบคุมที่โปรแกรมได้ของฟังก์ชันล็อก | |
| TH16109A (th) | ระบบไมโครคอมพิวเตอร์บัสคู่ พร้อมด้วยการควบคุมที่โปรแกรมได้ของฟังก์ชันล็อก | |
| RU2134442C1 (ru) | Устройство для программного логического управления электроприводами, электронными ключами и сигнализацией | |
| CA1221769A (en) | Circuit for selecting and locking in operation function circuitry | |
| DE69901003D1 (de) | Steuerung von speicherzugriffsoperationen | |
| GB1373014A (en) | Processor security arrangements | |
| GB1279955A (en) | Improvements in or relating to computer systems | |
| GB1331786A (en) | Selecting circuits | |
| JPS57187758A (en) | Microcomputer | |
| JPS5672754A (en) | Electronic computer system equipped with memory protecting device | |
| US4031333A (en) | Circuit to indicate the simultaneous off-hook condition of at least two of a plurality of telephone subsets on the same telephone line | |
| KR100274054B1 (ko) | 컴퓨터의 키록장치 | |
| JPH04372539A (ja) | 端末機の電源断制御装置 | |
| KR930020926A (ko) | 디지탈 교환기의 동기소스 감시 및 선택방식과 그 회로 | |
| CA2074628A1 (en) | Multiprocessor system for conducting initial processing for shared circuit | |
| JPS56103727A (en) | Input-output bus system of common use | |
| SU604178A1 (ru) | Приемное устройство стартстопного телеграфного аппарата | |
| JPS62175042A (ja) | デ−タ通信の端末システム | |
| JPS5518725A (en) | Information control system |