KR100274054B1

KR100274054B1 - 컴퓨터의 키록장치

Info

Publication number: KR100274054B1
Application number: KR1019980029968A
Authority: KR
Inventors: 김윤기
Original assignee: 이홍순; 주식회사삼보컴퓨터
Priority date: 1998-07-24
Filing date: 1998-07-24
Publication date: 2000-12-15
Also published as: KR19980072133A

Abstract

범용입출력단자로 신호가 입력되는 경우에 메인 칩세트로 하이상태의 인터럽트 요청신호를 출력함과 동시에 키입력을 허용하는 I/O 칩세트와, 상기한 범용입출력단자가 평상시 하이상태를 유지할 수 있도록 하는 풀업저항과, 상기한 범용입출력단자가 케이블을 통하여 연결될 수 있도록 하는 헤더와, 상기한 I/O 칩세트의 인터럽트 요청신호선과 풀업저항과 4핀헤더에 연결되어 있는 논리곱 수단과, 사용자키에 의해서 상기한 4핀 헤더가 접지전원과 개방 또는 단락되도록 함과 동시에 키잠김상태에 있는 경우에는 상기한 논리곱 수단을 강제로 디스에이블시키는 잠금장치를 포함하여 이루어지며, 잠금장치가 키잠김장치에 있는 경우에 잠금장치와 연결되는 헤더가 물리적으로 제거되더라도 키입력이 방지되도록 함으로써 보안기능을 계속적으로 유지할 수 있도록 하는 컴퓨터의 키록장치를 제공한다.

Description

컴퓨터의 키록장치

이 발명은 컴퓨터의 키록장치에 관한 것으로서, 더욱 상세하게 말하자면 잠금장치가 키잠김장치에 있는 경우에 잠금장치와 연결되는 헤더가 물리적으로 제거되더라도 키입력이 방지되도록 함으로써 보안기능을 계속적으로 유지할 수 있도록 하는 컴퓨터의 키록장치에 관한 것이다.

일반적으로 컴퓨터 칩세트의 내부에는 범용입출력(General Purpose Input Output, GPIO)을 위한 기능을 가지고 있으며, 이를 지원하기 위하여 칩세트의 외부에는 범용입출력을 위한 몇개의 핀이 할당되어 있다. 상기한 범용입출력 기능을 이용하여 칩세트 내부의 특정 레지스터에 '0'(로우상태) 또는 '1'(하이상태)의 값을 쓰게 되면, 이 값에 따라 키록과 같은 특정기능의 제어가 가능해진다.

이하, 첨부된 도면을 참조로 하여 종래의 컴퓨터의 키록장치에 대하여 설명하기로 한다.

도 1은 종래의 컴퓨터의 키록장치의 회로 구성도이다. 도 1에 도시되어 있듯이 종래의 컴퓨터의 키록장치의 구성은, 범용입출력핀(GPIO)으로 하이상태의 신호가 입력되는 경우에 메인 칩세트(40)로 하이상태의 인터럽트 요청(IRQ1)를 출력함과 동시에 키입력을 허용하는 I/O 칩세트(30)와, 상기한 범용입출력핀(GPIO)이 평상시 하이상태를 유지할 수 있도록 하는 풀업저항(R)과, 상기한 범용입출력핀(GPIO)이 케이블을 통하여 연결될 수 있도록 하는 2핀 헤더(20)와, 사용자키에 의해서 상기한 2핀 헤더(20)가 접지전원과 개방 또는 단락되도록 하는 잠금장치(10)로 이루어진다.

상기한 구성에 의한 종래의 컴퓨터의 키록장치의 동작은 다음과 같이 이루어진다.

평상시에는 잠금장치(10)가 키풀림상태로 되어 있어서 2핀 헤더(20)의 1번핀과 2번핀이 개방상태(open)가 되므로 접지전원이 I/O 칩세트(30)의 범용입출력핀(GPIO)과 전기적으로 연결되지 않은 상태를 유지하게 되며, 이 상태에서 전원(VCC)이 풀업저항(R)을 거쳐서 범용입출력핀(GPIO)으로 인가된다. 이와 같이 전원(VCC)에 의해 하이상태의 신호가 I/O 칩세트(30)의 범용 입출력핀(GPIO)으로 인가되면, I/O 칩세트(30)는 키보드로부터 입력되는 데이터를 하이상태의 인터럽트 신호(IRQ1)와 함께 메인 칩세트(40)로 전송함으로써 키입력을 허용하게 된다.

한편, 컴퓨터 사용자가 타인이 자신의 컴퓨터를 사용하는 것을 막기 위하여 키를 이용하여 잠금장치(10)를 키잠김상태로 위치시키면, 2핀 헤더(20)의 1번핀과 2번핀이 단락상태(short)가 됨으로써 접지전원이 I/O 칩세트(30)의 범용입출력핀(GPIO)으로 인가된다. 이와 같이 접지전원에 의해 로우상태의 신호가 I/O 칩세트(30)의 범용 입출력핀(GPIO)으로 인가되어 레지스터가 클리어되면, I/O 칩세트(30)는 인터럽트 신호(IRQ1)를 로우상태로 유지함과 동시에 키보드로부터 입력되는 데이터를 메인 칩세트(40)로 전송하지 않음으로써 키입력을 차단하게 된다.

그러나 상기한 종래의 컴퓨터의 키록장치는, 제3자가 컴퓨터 케이스를 열고서 물리적인 방법으로 2핀 헤더(20)를 제거하게 되면, 비록 잠금장치(10)가 키잠김상태에 놓여져 있다고 하더라도 I/O 칩세트(30)의 범용입출력핀(GPIO)으로 하이상태의 신호가 입력되므로, 키보드로부터 입력되는 데이터가 I/O 칩세트(30)를 거쳐서 메인 칩세트(40)로 전송되기 때문에 실질적으로 키잠김상태가 해제됨으로써 보안기능이 상실되는 문제점이 있다.

이 발명의 목적은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 잠금장치가 키잠김장치에 있는 경우에 잠금장치와 연결되는 헤더가 물리적으로 제거되더라도 키입력이 방지되도록 함으로써 보안기능을 계속적으로 유지할 수 있도록 하는 컴퓨터의 키록장치를 제공하는데 있다.

도 1은 종래의 컴퓨터의 키록장치의 회로 구성도이다.

도 2는 이 발명의 실시예에 따른 컴퓨터의 키록장치의 회로 구성도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 잠금장치 20 : 2핀 헤더

30 : I/O 칩세트 40 : 메인 칩세트

50 : 4핀 헤더 60, 70 : 앤드 게이트

R : 저항 VCC : 전원

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 범용입출력단자로 신호가 입력되는 경우에 메인 칩세트로 하이상태의 인터럽트 요청신호를 출력함과 동시에 키입력을 허용하는 I/O 칩세트와, 상기한 범용입출력단자가 평상시 하이상태를 유지할 수 있도록 하는 풀업저항과, 상기한 범용입출력단자가 케이블을 통하여 연결될 수 있도록 하는 헤더와, 상기한 I/O 칩세트의 인터럽트 요청신호선과 풀업저항과 4핀헤더에 연결되어 있는 논리곱 수단과, 사용자키에 의해서 상기한 4핀 헤더가 접지전원과 개방 또는 단락되도록 함과 동시에 키잠김상태에 있는 경우에는 상기한 논리곱 수단을 강제로 디스에이블시키는 잠금장치로 이루어진다.

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.

도 2는 이 발명의 실시예에 따른 컴퓨터의 키록장치의 회로 구성도이다. 도 2에 도시되어 있듯이 이 발명의 실시예에 따른 컴퓨터의 키록장치의 구성은, 범용입출력핀(GPIO)으로 하이상태의 신호가 입력되는 경우에 메인 칩세트(40)로 하이상태의 인터럽트 요청신호(IRQ1)를 출력함과 동시에 키입력을 허용하는 I/O 칩세트(30)와, 상기한 범용입출력핀(GPIO)이 평상시 하이상태를 유지할 수 있도록 하는 풀업저항(R)과, 상기한 범용입출력핀(GPIO)이 케이블을 통하여 연결될 수 있도록 하는 4핀 헤더(50)와, 상기한 I/O 칩세트(30)의 인터럽트 요청신호선(IRQ1)과 풀업저항(R)과 4핀헤더(50)에 연결되어 있는 제1 및 제2 앤드 게이트(60, 70)와, 사용자키에 의해서 상기한 4핀 헤더(50)가 접지전원과 개방 또는 단락되도록 함과 동시에 키잠김상태에 있는 경우에는 상기한 제2 앤드 게이트(70)를 강제로 디스에이블시키는 잠금장치(10)로 이루어진다.

상기한 구성에 의한, 이 발명의 실시예에 따른 컴퓨터의 키록장치의 작용은 다음과 같다.

잠금장치(10)가 키풀림상태로 되어 있는 경우에 잠금장치(10) 내부에서는 2번핀과 3번핀 연결선이 개방되면서 2번핀과 4번핀이 단락상태로 된다. 따라서, 3번핀에 연결되어 있는 접지전원이 다른 노드와 연결되는 것이 차단되면서, 전원(VCC)이 풀업저항(R)을 거쳐서 범용입출력핀(GPIO)으로 인가됨과 동시에, 제1 앤드 게이트(60)의 한쪽단자로 인가됨으로써 제1 앤드 게이트(60)를 인에이블시킨다. 또한, 전원(VCC)이 1번핀과 4번핀을 거치거나 2번핀과 4번핀을 거쳐서 제2 앤드 게이트(70)의 한쪽단자로 인가됨으로써 제2 앤드 게이트(70)를 인에이블시킨다.

이와 같이 전원(VCC)에 의해 하이상태의 신호가 I/O 칩세트(30)의 범용 입출력핀(GPIO)으로 인가되면, I/O 칩세트(30)는 인에이블 되어 있는 제1 및 제2 앤드 게이트(60, 70)를 거쳐서 하이상태의 인터럽트 신호(IRQ1)를 메인 칩세트(40)로 출력함과 동시에 키보드로부터 입력되는 데이터를 메인 칩세트(40)로 전송함으로써 키입력을 허용하게 된다.

한편, 컴퓨터 사용자가 타인이 자신의 컴퓨터를 사용하는 것을 막기 위하여 키를 이용하여 잠금장치(10)를 키잠김상태로 위치시키면, 잠금장치(10)의 내부에서는 2번핀과 3번핀이 단락(short)되면서, 3번핀가 4번핀도 단락된다. 따라서 3번핀의 접지전원이 잠금장치(10)와 2번핀을 거쳐서 I/O 칩세트(30)의 범용입출력핀(GPIO)으로 인가되고, 이와 동시에 제1 앤드 게이트(60)의 한쪽단자로 인가됨으로써 제1 앤드 게이트(60)를 디스에이블시킨다. 그리고, 접지전원(VCC)이 잠금장치(10)에서 단락되어 있는 4번핀을 거쳐 제2 앤드 게이트(70)의 한쪽단자로 인가됨으로써 제2 앤드 게이트(70)도 디스에이블된다.

이와 같이 제1 및 제2 앤드 게이트(60, 70)가 모두 디스에이블되어 있는 상태에서, 접지전원에 의해 로우상태의 신호가 I/O 칩세트(30)의 범용 입출력핀(GPIO)으로 인가되어 레지스터가 클리어되면, I/O 칩세트(30)는 인터럽트 신호(IRQ1)를 로우상태로 유지함과 동시에 키보드로부터 입력되는 데이터를 메인 칩세트(40)로 전송하지 않음으로써 키입력을 차단하게 된다.

이와 같은 상태에서, 제3자가 4핀 헤더(50)를 제거함으로써 3번핀의 접지전원이이 2번핀을 거쳐서 I/O 칩세트(30)의 범용입출력핀(GPIO)으로 인가되는 것이 차단되고, 이에따라 전원(VCC)이 풀업저항(R)을 거쳐서 I/O 칩세트(30)의 범용입출력핀(GPIO)으로 인가됨과 동시에 제1 앤드 게이트(60)의 한쪽단자로 인가되어 제1 앤드 게이트(60)를 인에이블시키게 되더라도, 잠금장치(10)를 거쳐 4번핀을 통해서 인가되고 있는 접지전원에 의해서 제2 앤드 게이트(70)는 계속 디스에이블 상태를 유지하므로 I/O 칩세트(30)로부터 출력되는 하이상태의 인터럽트 신호(IRQ1)가 메인 칩세트(40)로 전송되지 않음으로써 키입력이 이루어지지 않게 되어 보안상태를 유지할 수가 있게 된다.

이상에서와 같이 이 발명의 실시예에서, 잠금장치가 키잠김장치에 있는 경우에 잠금장치와 연결되는 헤더가 물리적으로 제거되더라도 키입력이 방지되도록 함으로써 보안기능을 계속적으로 유지할 수 있는 효과를 가진 컴퓨터의 키록장치를 제공할 수가 있다. 이 발명의 이러한 효과는 컴퓨터 키록 장치 분야에서 이 발명의 요지를 벗어나지 않는 범위내에서 당업자에 의해 변형되어 이용될 수가 있다.

Claims

범용입출력단자로 신호가 입력되는 경우에 메인 칩세트로 하이상태의 인터럽트 요청신호를 출력함과 동시에 키입력을 허용하는 I/O 칩세트와, 상기한 범용입출력단자가 평상시 하이상태를 유지할 수 있도록 하는 풀업저항과, 상기한 범용입출력단자가 케이블을 통하여 연결될 수 있도록 하는 헤더와, 상기한 I/O 칩세트의 인터럽트 요청신호선과 풀업저항과 4핀헤더에 연결되어 있는 논리곱 수단과, 사용자키에 의해서 상기한 4핀 헤더가 접지전원과 개방 또는 단락되도록 함과 동시에 키잠김상태에 있는 경우에는 상기한 논리곱 수단을 강제로 디스에이블시키는 잠금장치를 포함하여 이루어지는 것을 특징으로 하는 컴퓨터의 키록장치.
제1항에 있어서, 상기한 논리곱 수단은 I/O 칩세트의 인터럽트 요청신호선과 범용입출력단자를 논리곱하여 출력하는 제1 앤드 게이트와, 상기한 제1 앤드 게이트의 출력단자와 상기 잠금장치의 연결단을 논리곱하여 출력하는 제2 앤드 게이트를 포함하여 이루어지는 것을 특징으로 하는 컴퓨터의 키록장치.