JPH06139422A - Ｉｃメモリカードのメモリプロテクタ - Google Patents
ＩｃメモリカードのメモリプロテクタInfo
- Publication number
- JPH06139422A JPH06139422A JP4288889A JP28888992A JPH06139422A JP H06139422 A JPH06139422 A JP H06139422A JP 4288889 A JP4288889 A JP 4288889A JP 28888992 A JP28888992 A JP 28888992A JP H06139422 A JPH06139422 A JP H06139422A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- memory
- host device
- contacts
- protector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】ICメモリカードの半導体メモリ部に格納された
データの機密保持を図ることのできるICメモリカードの
メモリプロテクタの提供。 【構成】メモリプロテクタ10は、ホスト装置側から送ら
れてくる暗証番号を順次シフトレジスタ20に取り込む。
暗証番号は、ICメモリカード固有の番号を設定してある
番号設定回路30のデータと比較回路40で照合される。番
号設定回路30のデータと異なる暗証番号の場合、比較回
路40はゲート回路50に接続されている制御信号線160 に
照合不一致の状態信号をセットする。このとき、ゲート
回路50は、入出力部300 とICメモリカードの内部回路と
を結ぶ制御線等を論理的に開放状態にする。このため、
ホスト装置側は、ICメモリカードの格納データにアクセ
スできない。照合一致の場合は、正常にアクセスでき
る。
データの機密保持を図ることのできるICメモリカードの
メモリプロテクタの提供。 【構成】メモリプロテクタ10は、ホスト装置側から送ら
れてくる暗証番号を順次シフトレジスタ20に取り込む。
暗証番号は、ICメモリカード固有の番号を設定してある
番号設定回路30のデータと比較回路40で照合される。番
号設定回路30のデータと異なる暗証番号の場合、比較回
路40はゲート回路50に接続されている制御信号線160 に
照合不一致の状態信号をセットする。このとき、ゲート
回路50は、入出力部300 とICメモリカードの内部回路と
を結ぶ制御線等を論理的に開放状態にする。このため、
ホスト装置側は、ICメモリカードの格納データにアクセ
スできない。照合一致の場合は、正常にアクセスでき
る。
Description
【０００１】
【産業上の利用分野】本発明は、ICメモリカードの半導
体メモリに格納された情報の盗用・改変を防止するため
の、ICメモリカードのメモリプロテクタに関するもので
ある。
体メモリに格納された情報の盗用・改変を防止するため
の、ICメモリカードのメモリプロテクタに関するもので
ある。
【０００２】
【従来の技術】従来、ICメモリカードは、ホスト装置側
と着脱自在に接続され、ホスト装置側で操作することに
より、ICメモリカード内のメモリ内容を自由に読み出
し、あるいは書き換えることが可能であった。また、暗
証番号による照合においても、ホスト装置側で照合機能
を持つ場合が殆どであり、ICメモリカード自体が暗証番
号による照合等によるメモリプロテクト機能を持つこと
はなかった。
と着脱自在に接続され、ホスト装置側で操作することに
より、ICメモリカード内のメモリ内容を自由に読み出
し、あるいは書き換えることが可能であった。また、暗
証番号による照合においても、ホスト装置側で照合機能
を持つ場合が殆どであり、ICメモリカード自体が暗証番
号による照合等によるメモリプロテクト機能を持つこと
はなかった。
【０００３】
【発明が解決しようとする課題】したがって、ホスト装
置側で暗証番号による照合機能を持たないシステムの場
合には、オペレータは、ホスト装置側から操作を行うこ
とにより自由にICメモリカード内のメモリ内容をリード
・ライトできた。そのため第三者も容易にICメモリカー
ド内のメモリ内に貯えられたデータのリード・ライトが
行えるため機密保持が図れないという未解決の課題があ
る。
置側で暗証番号による照合機能を持たないシステムの場
合には、オペレータは、ホスト装置側から操作を行うこ
とにより自由にICメモリカード内のメモリ内容をリード
・ライトできた。そのため第三者も容易にICメモリカー
ド内のメモリ内に貯えられたデータのリード・ライトが
行えるため機密保持が図れないという未解決の課題があ
る。
【０００４】また、ホスト装置側で暗証番号の照合を行
う場合においては、ホスト装置側は、個々のICメモリカ
ード固有の暗証番号のデータベースを持つことになり、
ホスト装置側の装置の規模が膨大になるという未解決の
課題がある。
う場合においては、ホスト装置側は、個々のICメモリカ
ード固有の暗証番号のデータベースを持つことになり、
ホスト装置側の装置の規模が膨大になるという未解決の
課題がある。
【０００５】本発明はこのような従来技術の欠点を解消
し、ICメモリカードの半導体メモリ部に格納されたデー
タの機密保持を図ることのできるICメモリカードのメモ
リプロテクタを提供することを目的とする。
し、ICメモリカードの半導体メモリ部に格納されたデー
タの機密保持を図ることのできるICメモリカードのメモ
リプロテクタを提供することを目的とする。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明によるICメモリカードのメモリプロテクタ
は、ホスト装置に着脱自在な入出力部を持つICメモリカ
ードの半導体メモリ部に蓄積されたデータの盗用および
改変を防止するICメモリカードのメモリプロテクタにお
いて、このメモリプロテクタは、ホスト装置側で設定操
作した１桁以上、且つ０以上の数値で構成される暗証番
号を順次ICメモリカードに読み込む読込み手段と、この
読込み手段で読み込まれた暗証番号とあらかじめICメモ
リカード内に設定してある固有の暗証番号との照合を取
る比較手段と、照合不一致のときは比較手段から出力さ
れる不一致信号に基づき、本来入出力部を介してホスト
装置と接続されデータの授受を司る信号を論理的に開放
するゲート手段とを備えたことを特徴としている。
めに、本発明によるICメモリカードのメモリプロテクタ
は、ホスト装置に着脱自在な入出力部を持つICメモリカ
ードの半導体メモリ部に蓄積されたデータの盗用および
改変を防止するICメモリカードのメモリプロテクタにお
いて、このメモリプロテクタは、ホスト装置側で設定操
作した１桁以上、且つ０以上の数値で構成される暗証番
号を順次ICメモリカードに読み込む読込み手段と、この
読込み手段で読み込まれた暗証番号とあらかじめICメモ
リカード内に設定してある固有の暗証番号との照合を取
る比較手段と、照合不一致のときは比較手段から出力さ
れる不一致信号に基づき、本来入出力部を介してホスト
装置と接続されデータの授受を司る信号を論理的に開放
するゲート手段とを備えたことを特徴としている。
【０００７】また、本発明によるICメモリカードのメモ
リプロテクタは、ホスト装置に着脱自在な入出力部を持
つICメモリカードの半導体メモリ部に蓄積されたデータ
の盗用および改変を防止するICメモリカードのメモリプ
ロテクタにおいて、このメモリプロテクタは、ICメモリ
カードに設けられた鍵挿入用の穿孔部と、この穿孔部内
に複数配置された接触子と、この複数接触子のなかの特
定の２箇所の接触子に接続された制御信号線と、この特
定の２箇所の接触子以外の接触子に接続された禁止信号
線と、特定の２箇所に設けられた接触子が他の接触子と
も導通のときは、本来前記入出力部を介してホスト装置
と接続されデータの授受を司る信号を論理的に開放する
ゲート回路とを備えたことを特徴としている。
リプロテクタは、ホスト装置に着脱自在な入出力部を持
つICメモリカードの半導体メモリ部に蓄積されたデータ
の盗用および改変を防止するICメモリカードのメモリプ
ロテクタにおいて、このメモリプロテクタは、ICメモリ
カードに設けられた鍵挿入用の穿孔部と、この穿孔部内
に複数配置された接触子と、この複数接触子のなかの特
定の２箇所の接触子に接続された制御信号線と、この特
定の２箇所の接触子以外の接触子に接続された禁止信号
線と、特定の２箇所に設けられた接触子が他の接触子と
も導通のときは、本来前記入出力部を介してホスト装置
と接続されデータの授受を司る信号を論理的に開放する
ゲート回路とを備えたことを特徴としている。
【０００８】さらに、本発明によるICメモリカードのメ
モリプロテクタは、ICメモリカードの上記穿孔部に挿入
可能な鍵であって、この鍵は、絶縁体で形成され、この
絶縁体の表面の２箇所に配設され互いに電気的に導通な
接触面を有し、穿孔部に鍵を挿入状態において、上記２
箇所の接触子は上記２箇所の接触面と接触したときにの
み導通状態となることを特徴としている。
モリプロテクタは、ICメモリカードの上記穿孔部に挿入
可能な鍵であって、この鍵は、絶縁体で形成され、この
絶縁体の表面の２箇所に配設され互いに電気的に導通な
接触面を有し、穿孔部に鍵を挿入状態において、上記２
箇所の接触子は上記２箇所の接触面と接触したときにの
み導通状態となることを特徴としている。
【０００９】
【作用】本発明によれば、暗証番号読込み手段は、ホス
ト装置側で設定操作した１桁以上、且つ０以上の数値で
構成される暗証番号を順次ICメモリカードに読み込む。
比較手段は、この読込み手段で読み込まれた暗証番号と
あらかじめICメモリカード内に設定してある固有の暗証
番号との照合を取る。ゲート手段は、照合不一致のとき
は比較手段から出力される不一致信号に基づき、本来入
出力部を介してホスト装置と接続されデータの授受を司
る信号を論理的に開放する。したがって、設定操作した
暗証番号とICメモリカード固有の暗証番号との照合が一
致すれば、ICメモリカードの半導体メモリ部とホスト装
置とは、論理的に接続され、データ授受が可能となる。
ト装置側で設定操作した１桁以上、且つ０以上の数値で
構成される暗証番号を順次ICメモリカードに読み込む。
比較手段は、この読込み手段で読み込まれた暗証番号と
あらかじめICメモリカード内に設定してある固有の暗証
番号との照合を取る。ゲート手段は、照合不一致のとき
は比較手段から出力される不一致信号に基づき、本来入
出力部を介してホスト装置と接続されデータの授受を司
る信号を論理的に開放する。したがって、設定操作した
暗証番号とICメモリカード固有の暗証番号との照合が一
致すれば、ICメモリカードの半導体メモリ部とホスト装
置とは、論理的に接続され、データ授受が可能となる。
【００１０】また、本発明によれば、ICメモリカードに
は、鍵挿入用の穿孔部が設けられ、この穿孔部内に複数
配置された接触子のなかの特定の２箇所の接触子には制
御信号線が接続され、他の接触子には禁止信号線が接続
されている。ゲート回路は、特定の２箇所に設けられた
接触子が他の接触子とも導通のときは、本来前記入出力
部を介してホスト装置と接続されデータの授受を司る信
号を論理的に開放する。さらに、ICメモリカードの上記
穿孔部に挿入可能な鍵が、絶縁体で形成され、この絶縁
体の表面の２箇所に配設され互いに電気的に導通な接触
面を有し、穿孔部に鍵を挿入状態において、上記２箇所
の接触子は上記２箇所の接触面と接触したときにのみ導
通状態となる。したがって、ICメモリカードの穿孔部に
上記鍵と別異の鍵を挿入した場合、特定の２箇所の接触
子は非導通状態となり、上記ゲート回路は論理的に開放
されることになる。そのため、ICメモリカードの半導体
メモリ部とホスト装置とは、データ授受ができなくな
る。
は、鍵挿入用の穿孔部が設けられ、この穿孔部内に複数
配置された接触子のなかの特定の２箇所の接触子には制
御信号線が接続され、他の接触子には禁止信号線が接続
されている。ゲート回路は、特定の２箇所に設けられた
接触子が他の接触子とも導通のときは、本来前記入出力
部を介してホスト装置と接続されデータの授受を司る信
号を論理的に開放する。さらに、ICメモリカードの上記
穿孔部に挿入可能な鍵が、絶縁体で形成され、この絶縁
体の表面の２箇所に配設され互いに電気的に導通な接触
面を有し、穿孔部に鍵を挿入状態において、上記２箇所
の接触子は上記２箇所の接触面と接触したときにのみ導
通状態となる。したがって、ICメモリカードの穿孔部に
上記鍵と別異の鍵を挿入した場合、特定の２箇所の接触
子は非導通状態となり、上記ゲート回路は論理的に開放
されることになる。そのため、ICメモリカードの半導体
メモリ部とホスト装置とは、データ授受ができなくな
る。
【００１１】
【実施例】次に添付図面を参照して本発明によるICメモ
リカードのメモリプロテクタの実施例を詳細に説明す
る。なお、図中、同一符号は同一あるいは相当部分を表
す。図１は、本発明の第一実施例を表す概略構成ブロッ
ク図である。図２は、同実施例におけるタイミングチャ
ートである。
リカードのメモリプロテクタの実施例を詳細に説明す
る。なお、図中、同一符号は同一あるいは相当部分を表
す。図１は、本発明の第一実施例を表す概略構成ブロッ
ク図である。図２は、同実施例におけるタイミングチャ
ートである。
【００１２】図１を参照すると、メモリプロテクタ10
は、たとえば入出力部300 からのデータ信号100(D0〜
D3) を入力信号として接続する10進４桁のシフトレジス
タ20と、ICメモリカード独自の暗証番号を設定する番号
設定回路30と、シフトレジスタ20の個々のレジスタ(20a
〜20d)の出力（110,120,130,140 ）を一方の入力とし、
番号設定回路30からの10進４桁の設定出力（150,151,15
2,153 ）を他方の入力とする比較回路40と、比較回路40
の照合結果を示す制御信号160 をゲート信号としICメモ
リカードの内部回路とホスト装置のインタフェースであ
る入出力部300 を論理的に接断するゲート回路50と、シ
フトレジスタ20に対するクロック信号108 を発生する A
NDゲート15とによって構成されている。
は、たとえば入出力部300 からのデータ信号100(D0〜
D3) を入力信号として接続する10進４桁のシフトレジス
タ20と、ICメモリカード独自の暗証番号を設定する番号
設定回路30と、シフトレジスタ20の個々のレジスタ(20a
〜20d)の出力（110,120,130,140 ）を一方の入力とし、
番号設定回路30からの10進４桁の設定出力（150,151,15
2,153 ）を他方の入力とする比較回路40と、比較回路40
の照合結果を示す制御信号160 をゲート信号としICメモ
リカードの内部回路とホスト装置のインタフェースであ
る入出力部300 を論理的に接断するゲート回路50と、シ
フトレジスタ20に対するクロック信号108 を発生する A
NDゲート15とによって構成されている。
【００１３】ANDゲート15は、ホスト装置側から入出力
部300 を介して入力される BCE信号（バスクロックイネ
ーブル信号）107 と BCK信号（バスクロック信号）106
との論理積をとり、ともに“Ｈ”レベルのときに、
“Ｈ”レベルのCK信号（クロック信号）108 を出力する
回路である。図２は、この関係を示すタイムチャートで
ある。
部300 を介して入力される BCE信号（バスクロックイネ
ーブル信号）107 と BCK信号（バスクロック信号）106
との論理積をとり、ともに“Ｈ”レベルのときに、
“Ｈ”レベルのCK信号（クロック信号）108 を出力する
回路である。図２は、この関係を示すタイムチャートで
ある。
【００１４】10進４桁のシフトレジスタ20は、本実施例
の場合、D0〜D7で表されるデータバス102 の下位４ビッ
トのデータ(D0 〜D3)100を入力データとする４個並列の
フリップフロップが４段縦続接続され、クロック信号10
8 によって順次データがシフトする回路である。このシ
フトレジスタ20を構成するフリップフロップ（以下、FF
と称する）20a の出力110 、FF 20bの出力120 、FF 20c
の出力130 およびFF 20dの出力140 は、比較回路40の入
力に接続される。
の場合、D0〜D7で表されるデータバス102 の下位４ビッ
トのデータ(D0 〜D3)100を入力データとする４個並列の
フリップフロップが４段縦続接続され、クロック信号10
8 によって順次データがシフトする回路である。このシ
フトレジスタ20を構成するフリップフロップ（以下、FF
と称する）20a の出力110 、FF 20bの出力120 、FF 20c
の出力130 およびFF 20dの出力140 は、比較回路40の入
力に接続される。
【００１５】番号設定回路30は、たとえば、ROM 、不揮
発性のRAM 、スイッチ、ジャンパ線などを用いて10進４
桁の数値を構成する回路である。本実施例の構成図では
説明を理解しやすくするためスイッチあるいはジャンパ
線で設定するようにしてある。したがって、データバス
およびコントロール信号は、記載されていない。番号設
定回路30の10進４桁の数値は、比較回路40の入力に接続
される。
発性のRAM 、スイッチ、ジャンパ線などを用いて10進４
桁の数値を構成する回路である。本実施例の構成図では
説明を理解しやすくするためスイッチあるいはジャンパ
線で設定するようにしてある。したがって、データバス
およびコントロール信号は、記載されていない。番号設
定回路30の10進４桁の数値は、比較回路40の入力に接続
される。
【００１６】比較回路40は、シフトレジスタ20の出力(1
10,120,130,140) と番号設定回路30の出力(153,152,15
1,150) の照合をとる回路である。照合が、一致してい
る間、比較回路40は、照合一致信号160 をゲート回路50
のコントロール入力に接続する。
10,120,130,140) と番号設定回路30の出力(153,152,15
1,150) の照合をとる回路である。照合が、一致してい
る間、比較回路40は、照合一致信号160 をゲート回路50
のコントロール入力に接続する。
【００１７】ゲート回路50は、入出力部300 とICメモリ
カードの内部回路との間に配置され、情報の授受を行う
信号線を論理的に接続または開放する回路である。ゲー
ト回路50は、３ステイトバッファゲートで構成されてお
り、比較回路40からの照合一致信号160 をコントロール
信号として用いている。照合一致信号160 がセットされ
ていれば、３ステイトバッファゲートは入出力信号(10
2,103,104,105,106) を論理的に接続状態にする。照合
一致信号160 がセットされていなければ、３ステイトバ
ッファゲートは入出力信号(102,103,104,105,106) を論
理的に開放状態にする。
カードの内部回路との間に配置され、情報の授受を行う
信号線を論理的に接続または開放する回路である。ゲー
ト回路50は、３ステイトバッファゲートで構成されてお
り、比較回路40からの照合一致信号160 をコントロール
信号として用いている。照合一致信号160 がセットされ
ていれば、３ステイトバッファゲートは入出力信号(10
2,103,104,105,106) を論理的に接続状態にする。照合
一致信号160 がセットされていなければ、３ステイトバ
ッファゲートは入出力信号(102,103,104,105,106) を論
理的に開放状態にする。
【００１８】次に、上記構成に基づいて動作を説明す
る。図２を参照すると、ホスト装置側からデータバス10
2 の下位４ビット(D0 〜D3) を使用して、10進４桁の数
値データが、図２に示されるように、A からD の順番に
送られてくる。ここで、本実施例では、A は千位の数
値、B は百位の数値、C は十位の数値、D は一位の数値
を表している。また、ホスト装置側からは常時 BCK信号
106 が送られてくる。そこで、ホスト装置側で暗証番号
がセットされたときに送出される暗証番号データ100 と
共に BCE信号107 が送られてくるようになっている。 B
CK信号106 と BCE信号107 は、共に ANDゲート15に入力
される。 BCE信号107 が“Ｈ”レベルのとき、 BCK信号
106 が ANDゲート15を通過する。この ANDゲート15の出
力信号は、クロック信号108 としてシフトレジスタ20を
構成する各FFに供給される。シフトレジスタ20は、送ら
れてくる暗証番号データ100 をクロック信号108 に同期
して順次読み込む。シフトレジスタ20に読込まれた暗証
番号データは、各FFの出力から比較回路40の一方の入力
に供給される。比較回路40の他方の入力にはICメモリカ
ード毎に設定されている暗証番号(153,152,151,150) が
入力されており、比較回路40において照合がとられる。
ホスト装置側からICメモリカードの暗証番号(153,152,1
51,150) と異なるデータが送られてきたときは、照合不
一致となり照合一致信号160 は出力されない。したがっ
て、ゲート回路50は、入出力信号(102,103,104,105,10
6) を論理的に開放状態にするため、ホスト装置側から
のアクセスによってICメモリカード内の半導体メモリが
アクセスされることはない。したがって、ICメモリカー
ド内の半導体メモリに格納されているデータは、盗用・
改変から保護される。ホスト装置側から暗証番号(153,1
52,151,150) と同じデータが送られてきたときは、照合
一致によりゲート回路50は論理的に接続状態となり、IC
メモリカードとホスト装置側とは正常に情報の授受が可
能である。
る。図２を参照すると、ホスト装置側からデータバス10
2 の下位４ビット(D0 〜D3) を使用して、10進４桁の数
値データが、図２に示されるように、A からD の順番に
送られてくる。ここで、本実施例では、A は千位の数
値、B は百位の数値、C は十位の数値、D は一位の数値
を表している。また、ホスト装置側からは常時 BCK信号
106 が送られてくる。そこで、ホスト装置側で暗証番号
がセットされたときに送出される暗証番号データ100 と
共に BCE信号107 が送られてくるようになっている。 B
CK信号106 と BCE信号107 は、共に ANDゲート15に入力
される。 BCE信号107 が“Ｈ”レベルのとき、 BCK信号
106 が ANDゲート15を通過する。この ANDゲート15の出
力信号は、クロック信号108 としてシフトレジスタ20を
構成する各FFに供給される。シフトレジスタ20は、送ら
れてくる暗証番号データ100 をクロック信号108 に同期
して順次読み込む。シフトレジスタ20に読込まれた暗証
番号データは、各FFの出力から比較回路40の一方の入力
に供給される。比較回路40の他方の入力にはICメモリカ
ード毎に設定されている暗証番号(153,152,151,150) が
入力されており、比較回路40において照合がとられる。
ホスト装置側からICメモリカードの暗証番号(153,152,1
51,150) と異なるデータが送られてきたときは、照合不
一致となり照合一致信号160 は出力されない。したがっ
て、ゲート回路50は、入出力信号(102,103,104,105,10
6) を論理的に開放状態にするため、ホスト装置側から
のアクセスによってICメモリカード内の半導体メモリが
アクセスされることはない。したがって、ICメモリカー
ド内の半導体メモリに格納されているデータは、盗用・
改変から保護される。ホスト装置側から暗証番号(153,1
52,151,150) と同じデータが送られてきたときは、照合
一致によりゲート回路50は論理的に接続状態となり、IC
メモリカードとホスト装置側とは正常に情報の授受が可
能である。
【００１９】次に、本発明の第二実施例を、図を参照し
て説明する。図３は、ICメモリカードの平面図を(A) で
表し、C 矢印方向から見た側面図を(B) で表した図であ
る。図４は鍵の平面図を(A) で表し、側面図を(B) で表
した図である。図５は、ICメモリカードに所定の鍵を挿
入した状態での概略構成を示すブロック図である。
て説明する。図３は、ICメモリカードの平面図を(A) で
表し、C 矢印方向から見た側面図を(B) で表した図であ
る。図４は鍵の平面図を(A) で表し、側面図を(B) で表
した図である。図５は、ICメモリカードに所定の鍵を挿
入した状態での概略構成を示すブロック図である。
【００２０】図３を参照すると、図３(A) のICメモリカ
ード400 のホスト装置への挿入方向には、入出力部のコ
ネクタ401 が配設されている。また、凹部402 は、後述
の鍵500 を挿入する穿孔部位置を示す。図３(B) を参照
すると、ICメモリカード400の上述の C矢印方向には、
凹部402 に穿孔部403 が設けられており、穿孔部403の
両側面には、それぞれバネ状の弾力性を持つ複数の接触
子404 が配設されている。
ード400 のホスト装置への挿入方向には、入出力部のコ
ネクタ401 が配設されている。また、凹部402 は、後述
の鍵500 を挿入する穿孔部位置を示す。図３(B) を参照
すると、ICメモリカード400の上述の C矢印方向には、
凹部402 に穿孔部403 が設けられており、穿孔部403の
両側面には、それぞれバネ状の弾力性を持つ複数の接触
子404 が配設されている。
【００２１】図４を参照すると、図４(A) の鍵500 に
は、本実施例では、両側面に電気的に導体の接触面501
a,501b が配設されている。接触面501a,501b は互いに
導通を有するように導体で接続されている。この接触面
501a,501b の導通を図るためには互いを結ぶ導体は、鍵
の絶縁体中にモールドされていてもよく、あるいはプリ
ント印刷配線されていてもよい。凹部502 は、鍵の脱落
防止のために設けてあり、ICメモリカード400 側に設け
られた不図示の凸部に掛止させるためである。凹部503
は、鍵の逆挿入防止のために設けられている。鍵の手前
部504 は、鍵の着脱用の把手であり、把手504 の凹部50
5 は、着脱時の引っ掛かけ用に設けられている。図４
(B) は鍵の側面を表した図であり、各部の詳細は上記の
通りである。
は、本実施例では、両側面に電気的に導体の接触面501
a,501b が配設されている。接触面501a,501b は互いに
導通を有するように導体で接続されている。この接触面
501a,501b の導通を図るためには互いを結ぶ導体は、鍵
の絶縁体中にモールドされていてもよく、あるいはプリ
ント印刷配線されていてもよい。凹部502 は、鍵の脱落
防止のために設けてあり、ICメモリカード400 側に設け
られた不図示の凸部に掛止させるためである。凹部503
は、鍵の逆挿入防止のために設けられている。鍵の手前
部504 は、鍵の着脱用の把手であり、把手504 の凹部50
5 は、着脱時の引っ掛かけ用に設けられている。図４
(B) は鍵の側面を表した図であり、各部の詳細は上記の
通りである。
【００２２】図５を参照すると、メモリプロテクタ11
は、接触面501a,501b 有する鍵500 と、鍵500 用の穿孔
部403 に設けられた接触子404 と、ICメモリカード毎に
異なる特定の接触子404 からは、制御信号160 がゲート
回路50に接続される構成になっている。接触子404 のう
ち、許可信号161 はICメモリカード毎に異なる特定の接
触子404 （許可信号161 が接続された接触子以外の接触
子）に接続されている。接触子404 のうち、上記信号16
0,161 の接続された接触子以外の接触子はすべて禁止信
号X を接続している。すなわち、許可信号を“Ｈ”レベ
ルとすれば、禁止信号X は“Ｌ”レベルとなる。このと
き、異なった鍵が挿入された場合および鍵が挿入されな
い状態において、制御信号160 が開放状態となるのを防
止するため、制御信号線は抵抗器506 を介して接地
（“Ｌ”レベル）されている。ゲート回路50の構成およ
び入出力信号は、第一実施例の場合と同じでよい。
は、接触面501a,501b 有する鍵500 と、鍵500 用の穿孔
部403 に設けられた接触子404 と、ICメモリカード毎に
異なる特定の接触子404 からは、制御信号160 がゲート
回路50に接続される構成になっている。接触子404 のう
ち、許可信号161 はICメモリカード毎に異なる特定の接
触子404 （許可信号161 が接続された接触子以外の接触
子）に接続されている。接触子404 のうち、上記信号16
0,161 の接続された接触子以外の接触子はすべて禁止信
号X を接続している。すなわち、許可信号を“Ｈ”レベ
ルとすれば、禁止信号X は“Ｌ”レベルとなる。このと
き、異なった鍵が挿入された場合および鍵が挿入されな
い状態において、制御信号160 が開放状態となるのを防
止するため、制御信号線は抵抗器506 を介して接地
（“Ｌ”レベル）されている。ゲート回路50の構成およ
び入出力信号は、第一実施例の場合と同じでよい。
【００２３】以上の構成に基づいて本実施例の動作を説
明する。操作者は、ICメモリカード400 をホスト装置に
挿入した後、鍵500 をICメモリカード400 の穿孔部403
に挿入する。図５に示すように、信号線161,160 の接続
された接触子と鍵500 の接触面501a,501b とが接触すれ
ば、制御信号160 は“Ｈ”レベルとなり、ゲート回路50
は論理的に接続状態となる。このときは、ホスト装置側
とICメモリカードとは情報の授受が可能となる。今、鍵
500 とは異なる接触面配置の鍵をICメモリカード400 の
穿孔部403 に挿入したとすると、制御信号160 は禁止状
態（“Ｌ”レベル）となる。このとき、ゲート回路50は
論理的に開放状態となり、ホスト装置側からのアクセス
によってICメモリカード内の半導体メモリがアクセスさ
れることはない。したがって、ICメモリカード内の半導
体メモリに格納されているデータは、盗用・改変から保
護される。
明する。操作者は、ICメモリカード400 をホスト装置に
挿入した後、鍵500 をICメモリカード400 の穿孔部403
に挿入する。図５に示すように、信号線161,160 の接続
された接触子と鍵500 の接触面501a,501b とが接触すれ
ば、制御信号160 は“Ｈ”レベルとなり、ゲート回路50
は論理的に接続状態となる。このときは、ホスト装置側
とICメモリカードとは情報の授受が可能となる。今、鍵
500 とは異なる接触面配置の鍵をICメモリカード400 の
穿孔部403 に挿入したとすると、制御信号160 は禁止状
態（“Ｌ”レベル）となる。このとき、ゲート回路50は
論理的に開放状態となり、ホスト装置側からのアクセス
によってICメモリカード内の半導体メモリがアクセスさ
れることはない。したがって、ICメモリカード内の半導
体メモリに格納されているデータは、盗用・改変から保
護される。
【００２４】なお、上記第二実施例において、ICメモリ
カード400 の穿孔部403 の接触子の配置は側面に限るも
のではなく上面や下面にも配置してよい。また、接触子
の数をｎ個とすると、鍵の種類は、2・(n−1)! 種類とな
る。
カード400 の穿孔部403 の接触子の配置は側面に限るも
のではなく上面や下面にも配置してよい。また、接触子
の数をｎ個とすると、鍵の種類は、2・(n−1)! 種類とな
る。
【００２５】また、上記実施例において、ゲート回路50
で論理的に接続・開放する入出力信号はデータ授受に必
要な信号に限ってもよい。この方がゲート回路50の規模
が小さくて済む。
で論理的に接続・開放する入出力信号はデータ授受に必
要な信号に限ってもよい。この方がゲート回路50の規模
が小さくて済む。
【００２６】
【発明の効果】このように本発明によれば、ICメモリカ
ード毎に固有の暗証番号あるいは固有の鍵を有するの
で、第三者によるICメモリカード内の半導体メモリに格
納されたデータの盗用・改変を防止でき、データの保護
及び機密防止が図れるという効果がある。
ード毎に固有の暗証番号あるいは固有の鍵を有するの
で、第三者によるICメモリカード内の半導体メモリに格
納されたデータの盗用・改変を防止でき、データの保護
及び機密防止が図れるという効果がある。
【図１】本発明のICメモリカードのメモリプロテクタを
実現する第一実施例の概略構成を示すブロック図であ
る。
実現する第一実施例の概略構成を示すブロック図であ
る。
【図２】同実施例において、ホスト装置側から入力され
る暗証番号を読み込むタイミングチャートである。
る暗証番号を読み込むタイミングチャートである。
【図３】本発明のICメモリカードのメモリプロテクタを
実現する第二実施例のICメモリカード本体の平面図(A)
および側面図(B) の例を表す図である。
実現する第二実施例のICメモリカード本体の平面図(A)
および側面図(B) の例を表す図である。
【図４】同実施例における鍵の平面図(A) および側面図
(B) の例を表す図である。
(B) の例を表す図である。
【図５】同実施例におけるメモリプロテクタを実現する
概略構成を示すブロック図である。
概略構成を示すブロック図である。
10、11 メモリプロテクタ 15 ANDゲート 20 シフトレジスタ 30 番号設定回路 40 比較回路 50 ゲート回路 300 入出力部 400 ICメモリカード 403 穿孔部 404 接触子 500 鍵 501a、501b 接触面 506 抵抗器
Claims (3)
- 【請求項１】 ホスト装置に着脱自在な入出力部を持つ
ICメモリカードの半導体メモリ部に蓄積されたデータの
盗用および改変を防止するICメモリカードのメモリプロ
テクタにおいて、該メモリプロテクタは、 ホスト装置側で設定操作した１桁以上、且つ０以上の数
値で構成される暗証番号を順次ICメモリカードに読み込
む読込み手段と、 該読込み手段で読み込まれた前記暗証番号とあらかじめ
ICメモリカード内に設定してある固有の暗証番号との照
合を取る比較手段と、 照合不一致のときは前記比較手段から出力される不一致
信号に基づき、本来前記入出力部を介してホスト装置と
接続されデータの授受を司る信号を論理的に開放するゲ
ート手段とを備えたことを特徴とするICメモリカードの
メモリプロテクタ。 - 【請求項２】 ホスト装置に着脱自在な入出力部を持つ
ICメモリカードの半導体メモリ部に蓄積されたデータの
盗用および改変を防止するICメモリカードのメモリプロ
テクタにおいて、該メモリプロテクタは、 ICメモリカードに設けられた鍵挿入用の穿孔部と、 該穿孔部内に複数配置された接触子と、 該複数接触子のなかの特定の２箇所の接触子に接続され
た制御信号線と、 該特定の２箇所の接触子以外の接触子に接続された禁止
信号線と、 前記特定の２箇所に設けられた接触子が他の接触子とも
導通のときは、本来前記入出力部を介してホスト装置と
接続されデータの授受を司る信号を論理的に開放するゲ
ート回路とを備えたことを特徴とするICメモリカードの
メモリプロテクタ。 - 【請求項３】 請求項２に記載されたICメモリカードの
穿孔部に挿入可能な鍵は、絶縁体で形成され、該絶縁体
の表面の２箇所に配設され互いに電気的に導通な接触面
を有し、前記穿孔部に前記絶縁体を挿入状態において、
前記２箇所の接触子は前記２箇所の接触面と接触したと
きにのみ導通状態となることを特徴とするICメモリカー
ド用の鍵。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28888992A JP3221935B2 (ja) | 1992-10-27 | 1992-10-27 | Ｉｃメモリカードのメモリプロテクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28888992A JP3221935B2 (ja) | 1992-10-27 | 1992-10-27 | Ｉｃメモリカードのメモリプロテクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06139422A true JPH06139422A (ja) | 1994-05-20 |
| JP3221935B2 JP3221935B2 (ja) | 2001-10-22 |
Family
ID=17736092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28888992A Expired - Fee Related JP3221935B2 (ja) | 1992-10-27 | 1992-10-27 | Ｉｃメモリカードのメモリプロテクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221935B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004021956A (ja) * | 2002-06-12 | 2004-01-22 | Jenoa:Kk | アクセス制限回路付き携帯型記憶媒体 |
| US7171533B2 (en) | 2002-11-29 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Storage device |
-
1992
- 1992-10-27 JP JP28888992A patent/JP3221935B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004021956A (ja) * | 2002-06-12 | 2004-01-22 | Jenoa:Kk | アクセス制限回路付き携帯型記憶媒体 |
| US7171533B2 (en) | 2002-11-29 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3221935B2 (ja) | 2001-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093862A (en) | Data carrier-controlled terminal in a data exchange system | |
| US4736419A (en) | Electronic lock system | |
| EP0193920B1 (en) | Ic card system | |
| KR100490114B1 (ko) | 엔코딩 기능을 가진 마이크로 프로세서 장치 | |
| EP1181424B1 (en) | Key and lock device | |
| US6279825B1 (en) | Electronic transaction terminal for preventing theft of sensitive information | |
| US6629245B1 (en) | Apparatus for stimulating keypad entry of an access code into a keypad type security system | |
| US4985921A (en) | Portable data carrying device | |
| CN100428275C (zh) | 具有密码输入键的卡及其激活方法 | |
| ES2068026T3 (es) | Cerradura electronica y mecanica, y llave para dicha cerradura. | |
| KR20030005266A (ko) | 휴대 가능한 정보 기억 매체 및 그 인증 방법 | |
| US6962294B2 (en) | Integrated circuit having an active shield | |
| WO2015037822A1 (ko) | 핀패드 및 그 보안방법 | |
| EP0743603A1 (en) | Integrated circuit device for use in the protection of multiple resources in an electronic assembly | |
| KR910002131B1 (ko) | 휴대할 수 있는 전자장치 | |
| JPH06139422A (ja) | Ｉｃメモリカードのメモリプロテクタ | |
| US4891636A (en) | Electronic keylock system | |
| US20030097580A1 (en) | Data encipher/decipher system for a portable rack of a computer | |
| US20060050876A1 (en) | Integrated circuit with coded security signal, security process, corresponding security device and signal coded using a dynamic key | |
| US4555591A (en) | Integrated circuit devices for secure data encryption | |
| EP1318444A2 (en) | Data encipher/decipher system for a portable rack of a computer | |
| US4209850A (en) | Electronic apparatus | |
| JP3965920B2 (ja) | Ｉｃカード | |
| EP0194782B1 (en) | Telecommunications security device | |
| US20030233560A1 (en) | Method for protecting program in microcomputer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010731 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |