TH11635A - ระบบประมวลผลข้อมูลโครมิแนนซ์ - Google Patents

ระบบประมวลผลข้อมูลโครมิแนนซ์

Info

Publication number
TH11635A
TH11635A TH9101000737A TH9101000737A TH11635A TH 11635 A TH11635 A TH 11635A TH 9101000737 A TH9101000737 A TH 9101000737A TH 9101000737 A TH9101000737 A TH 9101000737A TH 11635 A TH11635 A TH 11635A
Authority
TH
Thailand
Prior art keywords
line memory
memory
image signal
data
delay
Prior art date
Application number
TH9101000737A
Other languages
English (en)
Inventor
ฮาลุก เออซอส นายนาธาเนียล
Original Assignee
ทอมสัน คอนซูเมอร์ อีเลคโทรนิคส์
Filing date
Publication date
Application filed by ทอมสัน คอนซูเมอร์ อีเลคโทรนิคส์ filed Critical ทอมสัน คอนซูเมอร์ อีเลคโทรนิคส์
Publication of TH11635A publication Critical patent/TH11635A/th

Links

Abstract

ข้อมูลลูมิแนนซ์ของสัญญาณภาพจากสัญญาณภาพจะถูกอัดและขยายแบบเลือกได้ในเส้นทางสัญญาณอันที่หนึ่งที่รวมถึงหน่วยความจำเส้นอันที่หนึ่ง หน่วยความจำเส้นอันที่สองในเส้นทางสัญญาณแบบขนาน จะประมวลผลข้อมูลโครมิแนนซ์ของสัญญาณภาพจากสัญญาณภาพวงจรควบคุมจะสร้างสัญญาณเวลาแต่ละอันสำหรับเขียนข้อมูลไปยังหน่วยความจำเส้นและสำหรับอ่านข้อมูลจากหน่วยความจำเส้น วงจรประวิงเวลาสำหรับส่วนควบคุมมีโมดการอัดและการขยายสัญญาณภาพ ในระหว่าโมดการอัด การอ่านของหน่วยความจำเส้นจะถูกประวิงสัมพันธ์กับการเขียนของหน่วยความจำเชิงเส้นอันที่สอง ในระหว่างการขยายดังกล่าวการเขียนของหน่วยความจำเส้นอันที่หนึ่งจะถูกประวิงสัมพันธ์กับการเขียนของหน่วยความจำเส้นอันที่สองหรือการอ่านของหน่วยความจำเส้นอันที่สองจะถูกประวิงสัมพันธ์กับการเขียนของหน่วยความจำเส้นอันที่สอง ช่วงของการประวิงเวลาสามารถจะถูกเลือกจากพิสัยของค่าต่าง ๆ หน่วยความจำเส้นจะเป็นอุปกรณ์แบบเข้าก่อนออกก่อน (FIFO) ที่มีทางเข้าออกสำหรับเขียนและอ่านแบบเป็นอิสระ

Claims (10)

1. ระบบประมวลผลสัญญาณภาพ ที่ประกอบด้วย ส่วนสำหรับอัดและขยายข้อมูลลูมิแนนซ์ของสัญญาณภาพที่รวมถึงหน่วยความจำเส้นอันที่หนึ่ง หน่วยความจำเส้นอันที่สองสำหรับประมวลผลข้อมูลโครมิแนนซ์ของสัญญาณภาพส่วนควบคุมสำหรับสัญญาณเวลาแต่ละอันสำหรับเขียนข้อมูลไปยังหน่วยความจำเส้นอันที่หนึ่งและหน่วยความจำเส้นอันที่สองดังกล่าว และสำหรับอ่านข้อมูลจากหน่วยความจำเส้นอันที่หนึ่งและหน่วยความจำเส้นอันที่สองดังกล่าว และ วงจรประวิงเวลาสำหรับส่วนควบคุมดังกล่าวที่มีการทำงานในโมดการอัดและการขยายสัญญาณภาพ ที่ซึ่งในระหว่างโมดการอัดดังกล่าวการอ่านของหน่วยความจำเส้นอันที่สองดังกล่าว จะถูกประวิงโดยสัมพันธ์กับการอ่านของหน่วยความจำเส้นอันที่หนึ่งดังกล่าว และในระหว่างโมดการขยายดังกล่าว การเขียนของหน่วยความจำเส้นอันที่หนึ่งดังกล่าวจะถูกประวิงโดยสัมพันธ์กับหน่วยความจำเส้นอันที่สองดังกล่าว
2. ระบบของข้อถือสิทธิที่ 1 ยังประกอบด้วยส่วนสำหรับควบคุมช่วงการประวิงเวลาดังกล่าวตลอดพิสัยของค่าที่สามารถเลือกได้
3. ระบบของข้อถือสิทธิที่ 1 ที่ซึ่งหน่วยความจำเส้นอันที่หนึ่งและหน่วยความจำเส้นอันที่สองดังกล่าวจะเป็นอุปกรณ์แบบเข้าก่อนออกก่อน (FIFO) ที่มีทางเข้าออกสำหรับเขียนและอ่านแบบเป็นอิสระ
4. ระบบของข้อถือสิทธิที่ 1 ที่ซึ่ง ส่วนสำหรับอัดและขยายข้อมูลลูมิแนนซ์ของสัญญาณภาพดังกล่าว ยังประกอบด้วยส่วนของการสอดแทรก
5. ระบบประมวลผลสัญญาณภาพ ที่ประกอบด้วย ส่วนสำหรับอัดและขยายข้อมูลลูมิแนนซ์ของสัญญาณภาพ ที่รวมถึงหน่วยความจำเส้นอันที่หนึ่งและส่วนของการสอดแทรก ซึ่งส่วนของการสอดแทรกดังกล่าวจะทำให้เกิดการประวิงการทรอพาเกต หน่วยความจำเส้นอันที่สองสำหรับประมวลผลข้อมูลโครมิแนนซ์ของสัญญาณภาพซึ่งข้อมูลลูมิแนนซ์ และโครมิแนนซ์ดังกล่าวจะมีตัวไม่เข้าคู่แบบประวิง เป็นสัญญาณอินพุทหรือเอาท์พุทของวงจรดังกล่าว ส่วนควบคุมสำหรับสร้างสัญญาณเวลาแต่ละอันสำหรับเขียนข้อมูลไปยังหน่วยความจำเส้นอันที่หนึ่งและหน่วยความจำเส้นอันที่สองดังกล่าวและสำหรับอ่านข้อมูลจากหน่วยความจำเส้นอันที่หนึ่ง และหน่วยความจำเส้นอันที่สองดังกล่าว และ วงจรประวิงเวลาสำหรับส่วนควบคุมดังกล่าว ที่ซึ่งในระหว่างการทำงานทั้งในโมดการอัดและการขยายสัญญาณภาพนั้น การอ่านของหน่วยความจำเส้นที่สองดังกล่าวจะถูกประวิงโดยสัมพันธ์กับการอ่านของหน่วยความจำเส้นอันที่หนึ่งดังกล่าว หากตัวไม่เข้าคู่แบบประวิงมีค่าน้อยกว่าการประวิงการพรอพาเกตที่ใช้โดยส่วนของการสอดแทรกดังกล่าว
6. ระบบของข้อถือสิทธิที่ 5 ยังประกอบด้วยส่วนสำหรับควบคุมช่วงการประวิงเวลาดังกล่าว ตลอดพิสัยของค่าที่สามารถเลือกได้
7. ระบบของข้อถือสิทธิที่ 5 ที่ซึ่งหน่วยความจำเส้นอันที่หนึ่งและหน่วยความจำเส้นอันที่สองดังกล่าวจะเป็นอุปกรณ์แบบเข้าก่อนออกก่อน ที่มีทางเข้าออกสำหรับเขียนและอ่านแบบเป็นอิสระ
8. ระบบประมวลผลสัญญาณภาพ ที่ประกอบด้วย ส่วนสำหรับอัดและขยายข้อมูลลูมิแนนซ์ของสัญญาณภาพที่รวมถึงหน่วยความจำเส้นอันที่หนึ่งและหน่วยความจำเส้นอันที่สองสำหรับประมวลผล ข้อมูลโคมิแนนซ์ของสัญญาณภาพ ส่วนควบคุมสำหรับสร้างสัญญาณเวลาแต่ละอัน สำหรับเขียนข้อมูลไปยังหน่วยความจำเส้นอันที่หนึ่งและหน่วยความจำเส้นอันที่สองดังกล่าว และสำหรับอ่านข้อมูลจากหน่วยความจำเส้นอันที่หนึ่งและหน่วยความจำเส้นอันที่สองดังกล่าว และ วงจรประวงเวลาสำหรับส่วนควบคุมดังกล่าวที่มีโมดของการทำงานสำหรับอัดสัญญาณภาพและอย่างน้อยโมดหนึ่งจากสองโมดการทำงานสำหรับขยายสัญญาณภาพ ที่ซึ่ง ในระหว่างโมดการอัดดังกล่าว การอ่านของหน่วยความจำเส้นอันที่สองดังกล่าวจะถูกประวิงโดยสัมพันธ์กับการอ่านของหน่วยความจำเส้นอันที่หนึ่งดังกล่าว ในระหว่างหนึ่งในโมดการขยายดังกล่าว การเขียนของหน่วยความเส้นอันที่หนึ่งดังกล่าว จะถูกประวิงโดยสัมพันธ์กับการเขียนของหน่วยความจำเส้นที่สองดังกล่าวเมื่อส่วนสำหรับการอัดและขยายข้อมูลลูมิแนนซ์สัญญาณภาพดังกล่าว จะรวมถึงส่วนของการสอดแทรกที่ใช้ในการประวิงการพรอพา เกตมีค่าน้อยกว่าตัวไม่เข้าคู่แบบประวิงของข้อ มูลลูมิแนนซ์และโครมิแนนซ์ดังกล่าวที่เป็นสัญญาณอินพุทหรือเอาท์พุทของระบบดังกล่าว และ ในระหว่างหนึ่งในโมดการขยายดังกล่าว การอ่านของหน่วยความเส้นอันที่สองดังกล่าว จะถูกประวิงโดยสัมพันธ์กับการเขียนของหน่วยความจำเส้นที่สองดังกล่าวเมื่อส่วนสำหรับการอัดและขยายข้อมูลลูมิแนนซ์สัญญาณภาพดังกล่าว จะรวมถึงส่วนของการสอดแทรกที่ใช้ในการประวิงการพรอพา เกตมีค่าน้อยกว่าตัวไม่เข้าคู่แบบประวิงของข้อ มูลลูมิแนนซ์และโครมิแนนซ์ดังกล่าวที่เป็นสัญญาณอินพุทหรือเอาท์พุทของระบบดังกล่าว
9. ระบบของข้อถือสิทธิที่ 8 ยังประกอบด้วย ส่วนสำหรับควบคุมช่วงการประวิงเวลาดังกล่าว ตลอดพิสัยของค่าที่สามารถเลือกได้
10. ระบบของข้อถือสิทธิที่ 8 ที่ซึ่งหน่วยความจำเส้นอันที่หนึ่งและอันที่สองดังกล่าวจะเป็นอุปกรณ์แบบเข้าก่อนออกก่อน (FIFO) ที่มีทางเข้าออกสำหรับเขียนและอ่านแบบเป็นอิสระ
TH9101000737A 1991-05-31 ระบบประมวลผลข้อมูลโครมิแนนซ์ TH11635A (th)

Publications (1)

Publication Number Publication Date
TH11635A true TH11635A (th) 1992-08-01

Family

ID=

Similar Documents

Publication Publication Date Title
MY106816A (en) Chrominance processing system.
KR100337052B1 (ko) 동기화된 독출 포인터 및 기록 포인터를 갖는 2 중 포트 fifo
WO2003001360A3 (en) First-in, first-out memory system and method thereof
US5033066A (en) Event tagging time delay
US5488712A (en) Memory circuit with pipeline processing
EP0453110B1 (en) Synchronisation of digital audio signals
KR950023015A (ko) 영상신호압축장치
TH11637A (th) ระบบประมวลผลลูมิแนนซ์
JP2626476B2 (ja) フレームアライナ
TW355901B (en) Image signal processing apparatus
JP3036089B2 (ja) 映像信号伸長回路
KR0157548B1 (ko) 메모리제어신호 발생장치
TH11636A (th) ระบบการให้จังหวะสัญญาณและประมวลสัญญาณภาพสี
JP3182846B2 (ja) ランレングス符号化回路
KR940006173B1 (ko) 클럭 변환 회로
KR100248037B1 (ko) 실시간구현영상신호 히스토그램 발생회로 및 그의 방법
JPS631269A (ja) 映像記憶装置
KR100284564B1 (ko) 데이터 처리 속도 변환방법
KR0185936B1 (ko) A/v디코더의 데이타 입력제어회로
KR0148182B1 (ko) 쿼드러플뱅크 메모리 제어장치
JPS6144333B2 (th)
JPH04150484A (ja) 同期変換器
JPH04276376A (ja) ポインタen機能付きfifoメモリ
JPH07105688A (ja) 半導体メモリ回路の制御方法及び同期式半導体メモリ回路
KR930001049A (ko) Crt 디스플레이 인터페이스 회로