SU991410A1 - Устройство дл преобразовани числа из системы остаточных классов в позиционный код - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано для сопряжения с вычислительными устройствами, функционирующими в СОК, а также в аппаратуре передачи данных, использующей коды СОК. ⁵

Известно устройство для преобразования чисел из кода СОК в двоичный код, содержащее многовходовую схему И, по числу оснований системы СОК суммирующие счетчики, входы которых подключены к выходам блока управления и .к входу накапливающего счетчика £1Д ' ' Недостатком такого преобразова- _Js теля является то, что до подачи счетных импульсов в счетчики по модулю необходимо вносить значения аддитив- .

. ных инверсий остатков кодового слова СОК по соответствующим основаниям,го что в первую очередь обуславливает необходимость вычисления аддитивных инверсий и, как следствие, приводит к увеличению времени преобразования^

Наиболее близким к предлагаемому, устройству по технической сущности и достигаемому результату являетсяустройство, содержащее суммирующие счетчики по числу оснований системы, выходы которых подключены к Первым группам входов схем сравнения состояний , вторые группы входов которых соединены с соответствующими выходами приемных регистров, двоичный накапливающий счетчик, элемент И, выход которого подключен к первому входу триггера,выход которого подключен к первому входу вентиля, второй вход которого соединен с шиной подачи тактовых импульсов С2 ].

Недостаток устройства - низкое быстродействие.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что устройство для преобразования числа из системы остаточных классов в ‘позиционный код, содержащее суммирую· 991 чГО щие счетчики, входные регистры и схемы сравнения по основаниям системы остаточных классов (СОК), двоичный накапливающий счетчик, выход которого является выходом устройства , первый $ триггер, первый и второй элементы Й, причем входы первого элемента И подключены соответственно к выходам* схем сравнения, кроме схемы сравнения по наибольшему основанию СОК, счетные ίο входы двоичного накапливающего счетчи- . ка и суммирующих счетчиков, кроме суммирующего счетчика по наибольшему основанию СОК, объединены между собой , выходы каждого входного регист- 15 ра подключены к первым группам входов соответствующих схем сравнения, вторые группы входов которых подключены к выходам соответствующих суммирующих счетчиков по основаниям СОК,₂₀ первый вход второго элемента И является входом тактовых импульсов уст-, ройства, первый вход первого триггера является входом Пуск устройства, содержит элемент задержки, второй 25 триггер, третий, четвертый и пятый элементы И, причем выход третьего элемента И подключен к счетному входу двоичного накапливающего счвтчика, а первый вход подключен к пер- ₃₀ вому входу четвертого элемента И, к выходу второго элемента И и к/счетному входу суммирующего счетчика по наибольшему основанию СОК, второй вход третьего элемента И подключен к _J5 единичному выходу второго триггера, нулевой выход которого подключен к второму входу четвертого элемента И, первый вход второго триггера подключен к первому входу первого триггера, ₄₀ второй вход которого подключен выходу пятого элемента И, единичный выход первого триггера подключен к второму входу второго элемента И, второй вход второго триггера и первый _<5 вход пятого элемента И объединены и подключены к выходу первого элемента И, второй вход пятого элемента И подключен к выходу схемы сравнения по наибольшему основанию СОК.

На чертеже представлена структур- ⁵⁰ ная схема устройства.

Устройство содержит двоичный накапливающий счетчик 1, суммирующие счетчики 2 по основаниям СОК, элемент 3 задержки, входные регистры 4 ⁵⁵ по основаниям СОК, схемы 5 сравнения по основаниям СОК,, первый, второй, третий, четвертый и пятый элемен ты И 6-10, первый и второй тригге-’ ры 11 и 12, вход 13 тактовых импульсов устройства, вход 14 Пуск устройства.

Устройство работает следующим образом.

начальный момент времени накапливающий счетчик 1 и суммирующие счетчики 2 по модулям находятся в нулевых состояниях, триггеры 11 и 12 установлены в нулевые состояния. Во входные регистры 4 записываются остатки преобразуемого числа в СОК,

Импульс запуска устройства, поданный по входу 14, переводит триггеры 11 и 12 в единичное состояние.

Потенциал логической 1 с выхода триггера 11 разрешает прохождение тактовых импульсов, подаваемых по входу 13 через элемент И 7, на счетный вход суммирующего счетчика 2, соответствующего наибольшему по величине основанию выбранной СОК и на вход элемента И 8, а потенциал логической 1 с выхода триггера 12 разрешает прохождение тактовых импульсов через элемент И 8 на счетные входы накапливающего счетчика 1 и суммирующих счетчиков 2, соответствующих первым двум остаткам преобразуемого числа в СОК.

Под действием тактовых импульсов накапливающий счетчик 1 и суммирующие счетчики 2 начинают изменять свое состояние на единицу с поступлением каждого тактового импульса, В момент равенства состояний первых суммирующих счетчиков 2 и соответствующих им входных регистров 4 на выходах соответствующих им схем 5 сравнения появляются потенциалы 1, которые вызывают появление на выходе элемента И 6 логической 1, которая устанавливает триггер 12 в нулевое состояние, запрещая тем самым поступление тактовых импульсов на входы накапливающего счетчика 1 и первых суммирующих счетчиков 2. Сигнал 1, поступивший с нулевого выхода триггера 12, открывает элемент И 9, разрешая тем самым поступление тактовых импульсов через элемент 3 задержки на счетные входы триггеров накапливающего счетчика 1, причем поступление одного тактового импульса на вход элемента 3 задержки должно вызывать увеличение состояния накапливающего счетчика 1 на величину, равную произведению первых двух

991410 6 оснований системы, выбранной СОК. Таким образом, поступление одного тактового импульса на вход суммирующего счетчика 2, соответствующего наибольшему основанию, вызывает увеличение 5 его состояния на единицу, а действие этого же тактового импульса вызывает увеличение состояния накапливающего счетчика 1 на величину, равную произведению первых оснований выбранной ¹⁰ СОК.

В момент совпадения состояний суммирующего счетчика 2, соответствующего наибольшему по величине основанию, с содержанием соответствующего >5 ему входного регистра 4 на выходе· соответствующей схемы сравнения появляг ется сигнал 1, который вызывает появление сигнала 1 на выходе элемента И 10, который устанавливает триг- 20 гер 11 в нулевое состояние, тем самым и элемент И 7· На этом преобразование числа из СОК в двоичный код заканчивается и результат преобразования находится на счетчике 1. 25 ’ Максимальное число тактов, требуемых для преобразования числа из СОК с основаниями P₁, Pj,..., Р_п ⁸ двоичный код составляет п-1 30 ^N= Р, ^pi ^{+ р}п - ²что в Р_п раз меньше, чем у известного устройства.

Таким образом, введение в состав устройства элемента задержки, второго₃₅ триггера, трех элементов И и соответствующих связей позволяет существенно повысить быстродействие.

Claims (2)

1. Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  с вычислительными устройствами, фунюдионирушчими в СОК, 3 таю е в аппаратуре передачи данных, использующей коды СОК. Известно устройство дл  преобразовани  чисел из кода СОК в двоичный код, содержащее многовходовую схему И, по числу оснований системы СОК суммирующие счетчики, входы которых подключены к выходам блока управлени  и .к входу накапливающего счетчика tl Недостатгам такого преобразовател   вл етс  то, что до подачи счет ных импульсов в счетчики по модулю необходимо вносить значени  аддитивных инверсий остатков кодового слова СОК по соответствующим основани м что в первую очередь обуславливает необходимость вычислени  аддитивных инверсий и, как следствие, приводит к увеличению времени преобразовани  Наиболее близким к предлагаемому, устройству по технической сущности и достигаемому результату  вл етс устройство , содержащее суммирующие счетчики по числу оснований систем14, выходы которых подключены к Первым группам входов схем сравнени  состо ний , вторые группы входов которых соединены с соответствущими выходами приемных регистров, двоичный накапливающий счетчик, элемент И, выход которого подключен к первому входу триггера,выход которого подключен к первому входу вентил , второй вход которого соединен с шиной подачи тактовых импульсов С2 . Недостаток устройства - низкое быстродействие. Целью изобретени   вл етс  повышение быстродействи . Поставленна  цель достигаетс  тем, что устройство дл  преобразовани  числа из системы остаточных классов в позиционный код, содержащее суммирующие счетчики, входные регистры и схемы сравнени  по основани м системы остаточных классов (СОК), двоичны накапливающий счетчик, выход которог  вл етс  выходом устройства , первый триггер, первый и второй элементы И причем входы первого элемента И подключены соответственно к выходам схе сравнени , кроме схемы сравнени  по наибольшему основанию СОК, счетные входы двоичного накапливающего счетч ка и суммирующих счетчиков, кроме суммирующего счетчика по наибольшему основанию СОК, объединены между С бой , выходы каждого входного регистpa подключены к первым группам входов соответствующих схем сравнени , вторые rpynrw входов которых подключены к выходам соответствующих суммирующих счетчиков по основани м СОК первый вход второго элемента И  вл етс  входом тактовых импульсов уст-, ройства, первый вход первого триггера  вл етс  входом Пуск устройства содержит элемент задержки, второй триггер, третий, четвертый и п тый элементы И, причем выход третьего элемента И подключен к счетному входу двоичного накапливающего счвтчика , а первый вход .подключен к первому входу четвертого элемента И, к выходу второго элемента И и к Учетному входу суммирующего счетчика по наибольшему основанию СОК, второй вход третьего элемента И подключен к единичному выходу второго триггера, нулевой выход которого подключен к второму входу четвертого элемента И, первый вход второго триггера подключен к первому входу первого триггера второй вход которого подключен i выходу п того элемента И, единичный выход первого триггера подключен к второму входу второго элемента И, второй вход второго триггера и первы вход п того элемента И объединены и подключены к выходу первого элемента И, второй вход п того элемента И подключен к выходу схемы сравнени  п наибольшему основанию СОК. На чертеже представлена структурна  схема устройства. Устройство содержит двоичный накапливающий счетчик 1, суммирующие счетчики 2 по основани м СОК, элемент 3 задержки, входные регистры по основани м СОК, схемы 5 сравнени  по основани м СОК,, первый, второй, третий, четвертый и п тый элеменТЫ и 6-10, первый и второй триггеры 11 и 12, вход 13 тактовых импуль- сов устройства, вход 1 Пуск устройства . Устройство работает следующим образом . 8 начальный момент времени накапливающий счетчик 1 и суммирующие счетчики 2 по модул м наход тс  в нулевых состо ни х, триггеры 11 и 12 установлены в нулевые состо ни . Во входные регистры записываютс  остатки преобразуемого числа в СОК. , Импульс запуска устройства, поданный по входу 14, переводит триггеры 11 и 12 в единичное состо ние. Потенциал логической 1 с выхода триггера 11 разрешает прохождение тактовых импульсов, подаваемых по входу 13 через элемент И 7, на счетный вход суммирующего счетчика 2, соответствующего наибольшему по величине основанию выбранной СОК и на вход элемента И 8, а потенциал логической 1 с выхода триггера 12 разрешает прохождение тактовых импульсов через элемент И 8 на счетные входы накапливающего счетчика 1 и суммирующих счетчиков 2, соответствующих первым двум остаткам преобразуемого числа в СОК. Под действием тактовых импульсов накапливающий счетчик 1 и суммирующие счетчики 2 начинают измен ть свое состо ние на единицу с поступлением каждого тактового импульса, В момент равенства состо ний первых суммирующих счетчиков 2 и соответствующих им входных регистров k на выходах соответствующих им схем 5 сравнени  по вл ютс  потенциалы 1, которые вызывают по вление на выходе элемента И б логической 1, котора  устанавливает триггер 12 в нулевое состо ние, запреща  тем самым поступление тактовых импульсов на входы накапливающего счетчика 1 и первых суммирующих счетчиков 2. Сигнал 1, поступивший с нулевого выхода триггера 12, открывает элемент И 9, разреша  тем самым поступление тактовых импульсов через элемент 3 задержки на счетные входы триггеров накапливающего счетчика 1, причем поступление одного тактового импульса на вход элемента 3 задержки должно вызывать увеличение состо ни  накапливающего счетчика 1 на величину , равную произведению первых двух оснований систеьш, выбранной СОК. Та ким образом, поступление одного так- тового импульса на вход суммирующего счетчика 2, соответствующего наиболь шему основанию, вызывает:увеличение его состо ни  на единицу, а действие этого же тактового импульса вызывает увеличение состо ни  накапливающего счетчика 1 на величину, равную произ ведению первых оснований выбранной СОК. В момент совпадени  состо ний сум мирующего счетчика 2, соответствующего наибольшему по величине основанию , с содержанием соответствующего ему входного регистра k на выходе- со ответствующей схемы сравнени  по вл  етс  сигнал 1, который вызывает по  вление сигнала 1 на выходе элемен та И 10, который устанавливает триггер 11 в нулевое состо ние, тем самым и элемент И 7. На этом преобразо вание числа из СОК в двоичный код за канчиваетс  и результат преобразовани  находитс  на счетчике 1. Максимальное число тактов, требуемых дл  преобразовани  числа из СОК с основани ми Р, Pj,..., Р в двоич1 1Й код составл ет пи N П р. + Р„ - 2, что в Pjl,pa3 меньше, чем у известного устройства. Таким образом, введение в состав устройства элемента задержки, второго триггера, трех элементов И и соответствующих св зей позвол ет существенно повысить быстродействие. Формула изобретени  Устройство дл  преобразовани  числа из системы остаточных классов в позиционный код, содержащее суммирующие счетчики, входные регистры и схемы сравнени  по основани м системы остаточных классов, двоичный накапливающий счетчик, выход которого  вл етс  выходом устройства, первый триггер, первый и второй элементы И, причем входы первого элемента И подклсчены соответственно к выходам схем сравнени , кроме схеьм сравнени  по наибольшему основанию системы остаточных классов, счетные входы двоичного накапливающего счетчика и суммирующих счетчиков, кроме суммирующего счетчика по наибольшему основанию системы остаточных классов, 6бт единены между собой, выходы каждого входного регистра подключены к первым группам входов соответствующих схем сравнени , вторые группы входов которых подключены к выходам соответствующих суммирующих.счетчиков по основани м системы остаточных . .классов, первый вход вTopofo элемента И  вл етс  входом тактовых импульсов устройства, первый вход первого триггера  вл етс  входом Пуск устройства, отличающеес  тем, что, с целью повышени  быстродействи  , оно содерймт элемент задержки второй триггер, третий, четвертый и п тый элементы И, причем выход третьего элемента И подключен ксчетному входу двоичного накапливающего счетчика , а первый вход подключен к первому входу четвертого элемента И, к выходу второго элемента И и к счетному входу суммирующего счетчика до на1йбольшему основанию системы ос-таточных классов, второй вход третьего элемента И подключен к единичному выходу BTOpqi o триггера, нулевой выход которого подключен к второму входу четвертого элемента И, первый вход второго триггера подкличенк первому входу первого триггера , второй вход которого подключен к выходу п того элемента И, единичный выход первого триггера подключен к второму входу второго элемента И, второй вход второго триггера и первый вход п того элемента И объединены н подключены к выходу первого элемента И, второй вход п того элемента И подключен к выходу схемы сравнени - по на1 ольшему основанию системы остаточных классов. Источники информации, прин тые во внимание при экспертизе 1.Обнаружение и исправление ошибок в дискретных устройствах. Под ред. B.C. Толст кова. М,, Советское радио, 1972, с. 55.
2. 2.Авторское свидетельство СССР 6б50б, кл. G 06 F 5/02, 1975 ( прототип).

   t T...t