SU982205A1 - Устройство синхронизации - Google Patents

Description

(54) УСТЮЙСТВО СИНХРОНИЗАЦИИ

1

Изобретение относитс  к св зи и может быть использовано в системах передачи дискретных сообщений дл  обеспечени  тактовой и цикловой синхронизации.

Известен приемник синхросигнала, который содержит опознаватель синхросигнала, накопители по входу и выходу из синхронизма, кодовый разделитель, генераторное оборудование , выделитель тактовой частоты, два элемента И и злемент НЕТ 1.

Недостатками данного устройства  вл ютс  низкие помехоустойчивость и быстродействие .

Наиболее близким к предлагаемому по технической сущности и достигаемому зффекту  вл етс  устройство синхронизации приемной станции, содержащее последовательно соединенные формирователь тактовых импульсов, регистрирующий блок, выделитель синхросигнала, блок защиты, блок установки распределител  и распределитель, первый вход которого подключен к другому входу выделител  синхросигнала , второй выход - к другому входу блока установки распределител , а к другому,

входу распределител  подключен выход формировател  тактовых импульсов, причем сигнальный вход регистрирующего блока  вл етс  входом устройства 2.

Недостатками данного устройства  вл ютс  низкие помехоустойчивость и быстродействие.

Цель изобретени  - повьпление помехоустойчивости .

Claims (2)

1. Дл  зтого в устройство синхронизации, содержащее последовательно соединенные форми10 рователь тактовых импульсов, регистрирующий блок, выделитель синхросигнала, блок защиты, блок установки распределител  и распредели- . тель, первый выход которого подключен к другому входу выделител  синхросигнала, вто15 рой выход - к другому входу блока установки распределител , а к другому входу распределител  подключен выход формировател  тактовых импульсов, причем сигнальный вход регистрирующего блока  вл етс  вхо20 дом устройства, введены последовательно соединенные триггер, элемент И и элемент ИЛИ, к другому входу которого подключен элемент запрета, при этом соответствующие вы398 ходы распределител  подключены к входам триггера, к первому входу элемента запрета подключен дополнительный выход блока защиты, а к второму входу элемента залрета и к другому входу элемента И подключей сигнальный вход регистрирующего блока, причем выход элемента ИЛИ подсоединен к входу формировател  тактовых импульсов. На чертеже представлена структурно-электрическа  схема устройства синхронизации. Устройство синхронизации содержит регистрирующий блок 1, выделитель синхросигнала 2, блок защиты 3, блок установки распредели тел  4, распределитель 5, формирователь тактовых импульсов 6, элемент И 7, триггер 8, элемент запрета 9 и элемент ИЛИ 10. Устройство работает следующим образом. При включении аппаратуры триггер 8 переходит в единичное состо ние, открыва  элемент И 7. На; вход устройства поступает последова1ельность принимаемых элементов сооб щени . На выходе формировател  тактовых импульсов 6 формируютс  тактовые импульсы синхронные и синфазные с поступающими элементами сообщени . Подстройка частоть и фазы формирователем 6 производитс  покаждому из переходов принимаемых элементов сообщени  из нулевого состо ни  в едишгшое и из единичного в нулевое. Реги- стрирующий блок 1 определ ет состо ние принимаемого элемента сообщени  (единичное шш нулевое) и вьщает их на информационный вход выделител  синхросигнала 2. Вследствие того, что на управл ющем входе распре делител  5 отсутствует сигнал разрешени , pac пределитель 5 остановлен (находитс  в исходном состо нии) и на выходе его последнего такта присутствует сигнал единичного уровн . Поэтому вьщелитель синхросигнала 2 осуществл ет ; анализ принимаемых элементов сообщени  на наличие в них комбинагщи, аналогич ной фазирующей, и при ее обнаружении формирует сигнал, который через блок защиты 3 поступает на установочный блока уста новки распределител  4, вследствие чего на ;его выходной шине формируетс  единичный уровень напр жени , разрешающий работу распределител  5. Происходит пробный запуск распределител  5, при этом на его первом выходе формируетс  напр жение логического нул , а на тактовых информационных выходах распределител  5 формируетс  по одному тактовому импульсу, сдвинутому друг относительно друга на период следовани  тактовых импульсов. С момента поступлени  сигнала разрешени  распределитель 5 ведет счет импульсов, поступаютцих на его тактовый вход. При поступлении п-го импульса с момен та запуска распределител  5 (где п - число элементов в одном цикле сообщени ) на его сбросовом выходе формируетс  импульс, вследствие чего единичный уровень напр жени  смен етс  нулевым уровнем, и происходит остановка распределител  5. При этом на его первом выходе формируетс  единичный уровень, а значит выделитель синхросигнала 2 осуществл ет анализ записанной в него комбинации принимаемых в данный момент времени элементов сообщени . Если эта комбинаци  отличаетс  от фазирующей, то на его выходе формируетс  сигнал, который переводит блок защиты 3 в исходное состо ние . При этом сигнал на его выходе отсутствует , и распределитель 5 остаетс  в исходном состо нии. Поэтому на его выходе присутствует единичный уровень напр жени  и выделитель 2 продолжает вести поиск синхросигнала . Если фазирующа  комбинаци  обнаруживаетс  вьщелителем синхросигнала 2 в mi циклах подр д, где Ш - коэффициент пересчета, то блок защиты 3 принимает рещение о вхождении аппаратуры в цикловую синхронизацию и переключаетс  в режим готовности поддерживать это состо ние. Если теперь в одном из циклов по какой-либо причине, например из-за воздействи  помех, вьщелитель синхросигнала 2 не обнаруживает комбинацию на прежних временных позици х, то остановки распределител  5 не происходит, так как сигнал об отсутствии фазирующей комбинации проходит с выхода вьщелител  синхросигнала 2 через блок защиты 3 (сигнал автозапуска) и распределитель 5 запускаетс  в тот же момент времени, что и при наличии фазирующей комбинации. Если фазирующа  комбинаци  не обнаружена выделителем 2 в т2 циклах подр д, где т - коэффициент пересчета, то блок защиты 3 принимает рещение о потере цикловой синхронизации и переключаетс  в режим поиска синхросигнала. В этом случае сигналы с выхода выделител  синхросигнала 2 не проход т на выход блока защиты 3, распределитель 5 останавливаетс  и выделитель синхросигнала 2 начинает поиск синхросигнала на новых временных позици х. Далее процесс циклового фазировани  повтор етс . Одновременно с процессом циклового фазировани  аппаратуры происходит процесс поэлементного фазировани  (установлени  тактовой синхронизации). В момент включени  аппаратуры триггер 8 устанавливаетс  в единичное состо ние, вследствие чего элемент И 7 открываетс  и на вход формировател  6 поступают принимаемые элементы сообщени , обеспечива  подстройку частоты и фазы тактовых импульсов. В случае запуска распределител  5 импульс на его первом тактовом 59 информаххионном выходе переводит триггер 8 в нулевое состо ние, а его перевод в единичное состо ние осуществл етс  сигналом с тактового выхода начала фазирующей комбинации распределител  5. Вследствие этого формирователь 6 обеспечивает подстройку частоты и фазы тактовых импульсов в режиме поиска фазирующей комбинации по всем принимаемым элементам сообщени , а в режимах пробных запусков распределител  5, в режиме циклового фазировани  и в режиме поддержани  синхронизма (режиме автозапуска ) - только по принимаемым элементам фазирующей комбинации. В режиме авто запуска на вход формировател  6 поступают либо все элементы принимаемого сообщени через элементы ИЛИ 10 и запрета 9 (при отсутствии сигнала на дополнительном, выходе блока защиты 3), либо только элементы фазирующей комбинации через элементы ИЛИ 10 и И 7 (при наличии сигнала на этом выходе). Длительность сигналов на выходе блока защиты 3 и моменты их по влени  определ ютс  режимом работы блока защиты Предлагаемое устройство синхронизации по сравнению с известными повыщает помехоустойчивость при малой длине фазирующей комбинации, значительной величине скачков фазы входных сигналов и обеспечивает малое врем  вхождени  в цикловую Синхронизацию . Формула изобретени  Устройство синхронизации, содержащее последовательно соединенные формирователь так товых импульсов, регистрирующий блок, выделитель синхросигнала, блок защиты, блок установки распределител  и распределитель, первый выход которого подключен к другому входу выделител  синхросигнала, второй выход - к другому входу блока установки распределител , а к другому входу распределител  подключен выход формировател  тактовых импульсов, причем сигнальный вход регистрирующего блока  вл етс  входом устройства , отличающеес  тем, что, с целью повышени  помехоустойчивости, вне: дены последовательно соединенные триггер, элемент И и элемент ИЛИ, к другому входу которого подключен элемент запрета, при этом соответствующие выходы распределител  подключены к входам триггера, к первому входу элемента запрета подключен дополнительный выход блока защиты, а к второму входу элемента запрета и к другому входу элемента И подключен сигнальный вход регистрирующего блока /причем выход элемента ИЛИ подсоединен к входу формировател  тактовых импульсов. Источники информации, прин тые во внимание при экспертизе 1.Левин Л., Плоткин М. Основы построени  цифровых систем передачи. М., Св зь, 1975, с, 116-118.
2. 2.Мартынов Е. М. Синхронизаци  в системах передачи дискретных сообщений, М., Св зь, 1972, с. 144-151, рис. 8.1 (прототип).