SU703920A1 - Устройство дл приема адресного вызова - Google Patents

Description

I

Изобретение относитс  к радиотехнике и может использоватьс  в устройствах посылки и приема избирательного вызова.

Известно устройство дл  приема адресного вызова, содержащее последовательно соединенные переключатель, преобразователь сигнала, генератор синхроимпульсов и дешифратор, выход которого соединен с другим выходом преобразовател  сигнала, при этом выход блока сравнени  через интегратор подключен к входу блока индикации, а второй выход генератора синхроимпульсов через последовательно соединенные делитель частоты и элемент ИЛИ подключен к входу управл ющего регистра, выход которого подключен к входу переключател  и к другому входу дешифратора 1.

Однако известное устройство имеет достаточно высокую веро тность ложных срабатываний , что снижает надежность его работы .

Цель изобретени  - уменьшение ложных срабатываний.

Дл  этого в устройство дл  приема адресного вызова, содержащее последовательно соединенные переключатель, преобразователь сигнала, генератор синхроимпульсов и дешифратор, выход которого соединен с другим выходом преобразовател  сигнала, при этом выход блока сравнени  через интегратор подключен к входу блока индикации , а второй выход rejiepaTopa синхроимпульсов через последовательно соединенные делитель частоты и элемент ИЛИ подключен к входу управл ющего регистра, выход которого подключен к входу переключател  и к другому входу дешифратора, введены

бистабильный элемент, элемент И и элемент сброса, при этом другой выход интегратора через бистабильный элемент подключен к первому входу элемента И, второй вход которого соединен с другим выходом

делител  частрты, выход элемента И подключен к другому входу элемента ИЛИ, выход которого через элемент сброса подключен к другим входам интегратора и делител  частоты, а выход интегратора подключен к дополнительному входу элемента ИЛИ.

Claims (2)

1. Па чертеже представлена структурна  электрическа  схема предложенного устройства . Устройство дл  приема адресного вызова содержит переключатель 1, управл ющий регистр 2, преобразователь 3 сигнала, генератор 4 синхроимпульсов, дешифратор 5, блок 6 сравнени , интегратор 7, бистабильный элемент 8, блок 9 индикации, делитель частоты 10, элемент И 11, элемент ИЛИ 12 и элемент сброса 13. Устройство работает следующим образом . Выходы анализируемых каналов много .канальной системы св зи, сигналы в которой представлены в виде кодовой последовательности двух тональных частот, при помощи переключател  1 поочередно подключаютс  к входу преобразовател  3, формирующего -..в соответствии с поступающей информацией определенные импульсные последовательности , которые, поступают на один из двух входов блока В, кроме того, используютс  дл  синхронизации фазы генератора 4,  вл ющегос  одновременно тактовым генератором дл  дешифратора 5, подключенного к второму входу блока 6. Управление работой переключател  1 и смена кодовых последовательностей, поступающих из выхода дешифратора 5, обеспечиваетс  управл ющим регистром
2. 2. Тактовые и.мпульсы дл  управл ющего регистра 2 формируютс  посредством делител  частоты 10, первый вы.ход которого соединен с входом элемента ИЛИ 12, а второй выход - с входом, элемента И 11, второй вход которого соединен с бистабильным элементом 8. Частоты тактовых импульсов, поступающих с первого и второго выходов делител  частоты 10, существенно различны, т. е. первый выход делител  частоты 10 по отношению к второму  вл етс  промежуточным, в св зи с чем на управл ющий регистр 2 могут поступать две последовательности тактовых импульсов: перва  с частотой f и втора  с частотой Nf. Блок 6 сравнивает принимаемую кодовую последовательность с кодовой последовательностью , поступающей с выхода дешиф ..ратора 5. Сравнение кодовых последовательностей производитс  поимпульсно. Совпадение каждой пары импульсов фиксируетс  в интеграторе 7. Результатыинтегрировани -подаютс  на вход бистабильного элемента 8. Если в результате интегрировани  адресного признака , присущего данному каналу, в-приход щих сигналах не обнаружено (т. е. с выхода блока 6 сигналы в интегратор 7 не поступают), то со второго интегратора 7 на бистабильный элемент 8 подаетс  управл ющее напр жение: перевод щее бистабильный элемент 8 в аднб 1здёух устойчивых состо ний, характеризуемое выдачейразрещающего сигнала на первый вход элемента И 11, на второй вход которого в это врем  поступают импульсы со второго выхода делител  частоты 10. В результате воздействи  сигналов на оба входа элемента И 1 1 он срабатывает и выдает через элемент ИЛИ 12 в управл ющий регистр 2 сигнал, означающий прекращение анализа данного канала и переход к анализу следующего . ....: ..V Кроме того, сигнал с выхода элемента ИЛИ 12 поступает на .элемент сброса 13, который формирует сбросовый импульс, обеспечивающий перевод интегратора 7 и делител  частоты 10 в нулевое (исходное) состо ние , что позвол ет предотвратить ложное срабатывание устройства при анализе очередного канала за счет наличи  в интеграторе 7 остаточной информации о результатах анализа предществующего канала и обеспечивает надежную работу устроиства . Если результаты предварительного интегрировани  положительны, т. е. адрес, записанный в дешифраторе, начинает совпадать с приход щей кодовой последовательностью , то со второго выхода интегратора 7 на бистабильный элемент 8 управл ющее напр жение не подаетс  и он остаетс  в том . устойчивом состо нии, которое характеризуетс  подачей сигнала запрета на первый вход элемента И 11. Вследствие этого элемент И П не срабатывает, сигнал на управл ющий регистр 2 с его выхода не поступает и анализ данного канала продолжаетс . По прошествии интервала времени,необходимого дл  полного интегрировани , сигнал с первого выхода интегратора 7 подаетс  в блок 9 и через элемент ИЛИ 12 - на управл ющий регистр 2, что обеспечивает переход устройства к анализу следующего канала. Функции элемента сброса 13 при этом аналогичны рассмотре.нным выше. Если результаты предварительного интегрировани  положительны, а полное интегрирование вследствие каких-либо причин не происходит, то перевод устройства к анализу следующего канала осуществл етс  принудительно . ., Формула изобретени  Устойство дл  приема адресного вызова, содержащее последовательно соединенные переключатель, преобразователь сигнала, генератор синхроимпульсов и дешифратор, вы-, ход которого соединен с другим выходом преобразовател  сигнала, при этом выход, блока сравнени  через интегратор подклйчен к входу блока индикации, а второй выход гёнератора синхроимпульсов через последовательно соединенные делитель частоты и элемент ИЛИ подключен к входу управл ющего регистра, выход которого подключен к входу переключател  и к другому входу дешифратора, отличающеес  тем, что, с целью уменьшени  ложных срабатываний, введены бистабильный элемент, элемент И и элемент сброса, при этом другой выход интегратора через бистабильный элемент подключен к первому входу элемента И, второй вход которого соединен с другим выходом делител  частоты, выход элемента И

   подключен к другому входу элемента ИЛИ, выход которого через элемент сброса подключен к другим входам интегратора и делител  частоты, а выход интегратора подключен к дополнительному входу элемента ИЛИ.

   Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство по за вке № 2409146, кл. Н 04 Q 5/00, 1976 (прототип ).