SU982063A1 - Устройство дл контрол знаний обучаемых - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗНАНИЙ ОБУЧАЕМЫХ

Изобретение относитс  к aвтoмaти ке и вычислительной технике, в частности к техническим средствам обучени  и контрол  знаний, и может быть использовано дл  контрол  знаний обучаемого , оценки сложности и качества пpeдпoлaгae aax тестов.

ИЗвестно устройство, содержащее пульты учащихс , блок оценки, коммутатор , счетчик правильных ответов и счетчик количества учащихс , блок определени  веса вопросов 1.

Недостатком данного устройства  вл етс  низка  точность оценки знаний учащихс .

Известно устройство, содержащее пульты обучаемых, каждый из которых содержит последовательно соединеннь блок .ввода|г логический блок, блок 2 индикации 2.

Недостатком этого устройства  вл етс  невозможность определени  сложности учебных заданий.

Наиболее близким к изобретению  вл етс  устройство, содержащее пульты обучаемых, блок отсчета времени,блок подсчета общего числа ответов, блок подсчета неверных ответов и блок па-1 м ти 3 .

Устройство позвол ет определ ть параметры учебных заданий, однако оО ладает значительной сложностью и ограниченными дидактическими возможност ми , так как не позвол ет присвоить объективный вес т.есту в системе контрольных заданий.

Цель изобретени  - расширение дидактических возможностей устройства

10 за счет вычислени  веса теста в системе контрольных заданий и определени  сравнительного уровн  обученности .

Поставленна  цель достигаетс  тем,

15 что в устройство,содержащее последовательно включенные пульт преподавател , первый блок , пульты обучаемых , коммутатор пультов, первый счетчик и блок предъ влени  учебной ин20 формации, второй вход которого соединен с выходом первого блока пам ти, второй счетчик, первый вход которого соединен с вторым выходом коммутатора пультов, а второй вход - с первым

25 выходом формировател  импульсов, подключенным к второму входу первого счетчика , третьему входу блока предъ влени  учебной информации и второму входу первого блока па1м ти, четвертый вход

30 блока предъ влени  учебной йнформации соединен с вторым выходом; формировател  импульсов, первый вход которого подключен к второму выходу пульта преподавател , третий счетчик вход которого соединен с третьим выходом коммутатора пультов, четвертый выход которого подключен к вторым 1входам пультов обучаег шх, введены последовательно соединенные триггер, регистр, элемент ИЛИ и блок умножени  и делени  кодов, второй и третий входы которого подключены соответственно к выходам первого и третьего счетчиков, первый выход - к третьему входу первого счетчика, а второй выход - к первому входу триггера, второй вход которого соединен с выходом третьего счетчика, а второй выход с третьим входом второго счетчика, выход которого подключен к второму входу элемента ИЛИ, второй вход формировател  импульсов соединен с выхо дом первого счетчика, второй вход регистра подключен к третьему выходу пульта преподавател . Кроме того, коммутатор пультов со держит последовательно соединенные генератор, сдвигающий регистр и первый и второй блоки элементов И, выходы которых  вл ютс  соответственно первым и вторым выходами коммутатора выход генератора  вл етс  третьим вы ходом коммутатора, выход сдвигающего регистра  вл етс  четвертым выходом коммутатора, входы блоков элементов И  вл ютс  соответствующими входами коммутатора. При этом формирователь импульсов содержит четвертый счетчик и последо вательно включенные второй блок пам  ти, блок коммутации, третий блок эле ментов И, п тый счетчик и элемент И, выход которого  вл етс  вторым выходом формировател , а второй вход сое дивен с вторым выходом третьего блока элементов И,  вл ющимс  первым вь1ходом формировател , вход второго блока пам ти  вл етс  первым входом формировател / первый вход четвертого счетчика  вл етс  вторым входом формировател , второй вход соединен с вторым выходом п того счетчика, а выход - с вторым входом третьего бло ка элементов И. На чертеже изображена структура устройства. Устройство содержит пульт 1 препо давател , выход которого подключен к входу накопител  2 (тестов). Выход накопител  2 соединен с входом регистра 3 (информации) и с входами пультов 4 обучаемых, которые состо т из узла 5 пам ти эталонов, триггера 6 (ответа обучаемого), узла 7 ввода ответов и узла 3 совпадени . Первый вход узла 8 подключен к выходу узла 5, а второй вход - к выходу узла 7, Выход узла 8 соединен с входом триггера б, а выходы триггеров б подключены к блоку 9 элементов И. Выход готовности узла 7 всех пультов 4 соединен с первым входом блока 10 элементов И. Выходы блокировки блоков 9 и 10 и узла 7 подключены к выХОДУ сдвигающего регистра 11, вход которого подключен к выходу генератора 12 (пакетов). Выход генератора 12соединен также с входом счетчика 13(времени), выход которого подключен к входу Начало операции блока 1 4 умножени  и делени  кодов и к единичному входу триггера 15. Пр мой выход триггера 15 подключен к управл ющему входу счетчика 16 (правильных ответов), а нулевой выход - к управл ющему входу регистра 17 (максимального балла). Другой вход регист .ра 17 соединен с выходом пульта 1, а выход - с входом элемента ИЛИ 18. Другой вход элемента ИЛИ 18 подключен к выходу счетчика 16, счетный вход которого соединен с выходом блока 9. Выход элемента ИЛИ 18 соединен с входом первого операнда Ьлока 14. Вход второго операнда блока 14 подключен к выходу счетчика 19 (числа обучаемых) . Вьлход Конец операции блока 14 соединен с его управл ющим входом Начало второй операции и с нулевым входом триггера 15. Другой выход блока 14 подключен к управл ющему входу счетчика 19. Другой вход счетчика 19 соединен с блоком 10,а выход подключен также к входу регистра 20 (среднего балла группы по данному тесту) и к входу счетчика 21 (среднего балла). Выход счетчика 21 соединен с входом блока 22 элементов И, второй вход которого подключен к выходу блока 23 коммутации. Информационные входы блока 23 соединены с выходами m регистров 24 (правых границ зон), входы которых подключены к третьему входу пульта 1. Управл ющий вход блока 23 соединен с выходом счетчика 25 (номера зоны). Этот же выход счетчика 25 подключен к элементу И 26, а его последовательный выход соединен с счетным входом счетчика 21. Счетный вход счетчика 2 подключен к выходу По несовпадению блока 22. Выход блока 22 По совпадению подключен к входу сброса счетчиков 16 и 19 регистра 3, к входу счетчика 27 (адреса теста) , выход которого соединен с накопителем 2 и с вторым входом элемента И 26. Выход элемента И 26 подключен к входу посто нного запоминающего узла 28, выход которого подключен к первому входу узла 29 вывода. Второй вход узла 29 соединен с выходом регистра 20, а третий - с выходом регистра 3. Этот же выход регистра 3 подключен к информационному .табло 30. В качества блока 14 может быть использован -микропроцессор, содержащий арифметико-логическое устройство , регистры общего назначени , микропрограммный автомат, устройство управлени , шины ввода операндов и .управл ющие шины. Микропроцессор вы- полн ет арифметические и логические операции согласно программе, реаи1изуемой внешними сигналами управлени . Счетчик 27 и накопитель 2 представл ют собой блок 31 пам ти, регистр 3, регистр 20, информационное табло 30, узел 28 и узел 29 - блок 32 предъ влени  учебной информации, генератор 12, счетчик 13, блоки 9 и 10 - комму татор 33 пультов, счетчик 21, блок 22, блок 23, регистры 24, счетчик 25 иэлемент 26 - формирователь 34 импульсов , регистры 24 объединены в блок 35 пам ти.

Устройство работает следующим образом .

С пульта 1 в блок 31 заноситс  информаци , включающа  тесты и ответы на них. С блока 31 содержание теста, номер которого определ етс  с помощью счетчика 27, поступает на регистр 3, а оттуда поступает на узел 29 и табло 30, где предъ вл етс  обучаемым. Эталон ответа с блока 31 поступает на пульты 4 и в узел 5. Обучаемый вводит ответ с пульта 4 в узел 7. Содержимое узла 5 и узла 7 сравниваетс  на узле 8, и результат сравнени  поступает в триггер 6.

При правильном ответе сигнал из триггера 6 поступает на блок 9, а сигналы готовности с пультов 4 поступают на блок 10. С помощью генератора 12 и регистра 11 блокируетс  ввод информации с пультов 4, и сигналы, поступившие на блоки 9 и 10, раздел ютс  во времени. Через блок 9 в счетчике 16 накапливаетс  число правильных ответов (п), а через блок 10 в счетчике 19 - число обучаемых (N) по данному тесту. С генератора 12 через счетчик 13 в момент конца опроса на блок 14 поступает сигнал Начало операции определенный как операции делени . Этот же сигнал от счетчика 13 проходит через триггер 15 и разрешает прохождение содержимого счетчика 16 через элемент ИЛИ 18 на блок 14. Туда же поступает содержимое счетчика 19. Происходит операци  делени  (n/N), результат которой записываетс  в счетчик 19. Сигнал Конец операции , пройд  через триггер 15, разрешает прохождение содержимого регистра 17, которое туда поступает с пульта 1 и представл ет собой максимальный балл. Это число через элемент ИЛИ 18 поступает на вход блока 14. Сигнал Конец операции в этом случае  вл етс  одновременно и сигналом начала второй операции умножени . в микропроцессоре происходит

перемножение содержимого счетчика 19 и регистра 17t ) , где W - средний балл группы/ полученный по данноjMy тесту,

Результат перемножени  с блока 14 переписываетс  в счетчик 19, а оттуда поступает в регистр 20 и счетчик 21. С пульта 1 в регистры 24 записывгоотс  правые границы зон попадани  W н,а интервале (О; В). Например, если

0 WCP- средний балл группы; Wn,- минимальный личный балл учащегос  в группе; максимальный личный балл учащегос  в группе k - коэффициент сложности вопроса, то границы зон и соот5 ветствующие им весовые коэффициенты тестов k могут находитьс  из соответ- ствующих соотношений:

О W Wp,n- тест следует отбросить

0 как слишком сложный;

W

W

-тест повышенной сложП11П ности ();

W тест сложный (0,);

min -r

wniin „

-тест оптимальный, по ср- сложности (,5);

5

W w ,x- тест пониженной

сложности (,5);

W - тест легкий () ;

W

ma

- тест следует отбросить

0 как слишком легкий.

В блоке 22 сравниваетс  содержи- мое счетчика 21 и выбранного через блок 23 одного из m регистров 24 в пор дке возрастани  номера регистра. Номер i подключаемого регистра 24

5 определ етс  содержимым счетчика 25, При несовпадении добавл етс  1 в счетчик 25, и содержимое следующего регистра сравниваетс  с тем же содержимым счетчика 21. По сигналу пере0 полнени  со счетчика 25 в счетчик 21 прибавл етс  приращение Д, и происходит сравнение нового числа с содержимым всех регистров 24, как описано. По сигналу совпадени  блока 22 со

5 счетчика 25 через элемент И 26 на узел 28 поступает номер зоны, в которую попало W. Из узла 28 по номеру зоны выбираетс  соответствующий коэффициент k, который выводитс  на узел

0 29. Сюда же поступает содержимое регистров 20 и 3.

Таким образом, устройство дл  контрол  знаний обучаемого позвол ет вычисл ть вес теста в системе контроль5 ных заданий, а также определ ть его качество. Устройство позвол ет определ ть средний балл группы по данному тесту в зависимости от выбранной системы оценки. А зто, в свою очередь,

0 позвол ет сравнивать уровень обученности различных групп по данному предмету .

Claims (1)

1.Устройство дл  контрол  знаний ,

5 обучаемых, содержащее последовательно включенные пульт преподавател , первый блок пам ти, пульты обучаемых, коммутатор пультов, первый счетчик и блок предъ влени  учебной информации , второй вход которого соединен с выходом первого блока пам ти, второй первый вход которого сое динен с в-горым выходом коммутатора пультов, а второй вход - с первым выходом формировател  импульсов, подключенным к второму входу первого счетчика, третьему входу блока предъ влени  учебной информации и второму входу первого блока пам ти, четвертый вход блока предъ влени  учебной информации соединен с вторым выходом формировател  импульсов, первый вход которого подключен к второму выходу пульта преподавател , третий счетчий, вход которого соединен с третьим вы- ходом коммутатора пультов, четвертый выход которого подключен к вторым входам пультов обучаемых, отличающеес  тем, что, с целью расширени  дидактических возможностей устройства, в него введены последовательно соединенные триггер, регистр , элемент ИЛИ и блок умножени  : и делени  кодов, второй и третий входы которого подключены соответственно к выходам первого и третьего счетчиков , первый выход - к третьему входу первого счетчика, а второй выход к первому входу триггера, второй вход которого соединен с выходом третьего счетчика, а второй выход - с третьим входом второго счетчика, выход кото- рого подключен к второму входу элемента ИЛИ, второй вход формировател  импульсов соединен с выходом первого счетчика, второй вход регистра подключен к третьему выходу пульта преподавател  . 2,Устройство по п. 1, отличающеес  тем, что в нем коммутатор пультов содержит последовательно соединенные генератор, сдвигающийс  регистр и первый и второй блоки элементов И, выходы которых  вл ютс  соответственно первым и вторым выходами коммутатора, выход генератора  вл етс  третьим выходом коммутатора, выход сдвигающего регистра  вл етс  .четвертым выходом коммутатора, входы блоков элементов И  вл ютс  соответствующими входами коммутатора, : 3, Устройство по П, If ОТЛИч а ю щ е е с   тем, что в нем формирователь импульсов содержит четвертый счетчик и последовательно включенные второй блок пам ти,блок коммутации , третий блок элементов И,п тыЯ счетчик и элемент И,выход которого  вл етс  вторым выходом фррмировател , а второй вход соединен с вторым выходом третьего блока элементов И, вл ющимс  первым выходом формировател , вход второго блока пам ти  вл етс  первым входом формировател , первый вход четвертого счетчика  вл етс  вторым входом формировател ,второй вход соединен с вторым выходом п того счетчика, а выход - с вторым входом третьего блока элементов И. Источники информации, прин тые во внимание при экспертизе 1, Авторское свидетельство СССР № 562848, кл. G 09 В 7/07, 1978, 2 Авторское свидетельство СССР № 579653, кл, G 09 В 7/06, 1977. 3.Авторское свидетельство СССР 75823.3, кл. G 09 В 7/02, 1980 (про