Claims (2)
Изобретение относитс к вычислитель ной технике, конкретнее к устройствам дл обработки информации, в частности к устройствам дл решени уравнений, и может быть использовано, например. Дл обработки информации во влагомерах сыпучих материалов и в системах весового дозировани с коррекцией по влажности. Известно вычислительное устройство, предназначенное дл обработки информации , пропорциональной отношению частот двух импульсных последовательностей, со держащее три счетчика, три триггера, два элемента И, элемент ИЛИ,две группы элементов И. Первые входы первого и второго триггеров соединены с первым входом элемента ИЛИ, с входами .установ ки rf О всех счетчиков и подключены к первому входу устройства. Второй вход первого триггера соединен с входами пер вой и второй групп элементов И и подключен к второму входу устройства. Один выход первого триггера подключен к первому входу первого элемента И, а один ВЫХОД второго триггера - к второму входу первого элемента И, на третий вход которого, вл ющийс третьим входом устройства, подаетс сигнал контролируемой частоты f . Выход первого элемента И подключен к, счетным входам первого и вторюго счетчиков. Выходы первой группы элементов И подключены к группе входов первого счетчика , а выходы второй группы элементов И - к группе входов второго счетчика, группы входов первой и второй групп элементов И вл ютс группами входов устройства . Выход второго счетчика подключен к второму входу триггера и к второму входу элемента ИЛИ, выход которого подключен к первому входу третьего триггера . Выход первого счетчика подключен к второму входу третьего триггера, выход которого подключен к первому входу второго элемента И. На второй вход второго элемента И, вл ющийс четвертым входом устройства, подаетс сигнал эталонной частоты fо-Выход второго элемента Р подкпючен к счетному Bxcwy третьего счетчика Cl. В устройстве вычисл етс уравнение вида ,)2..;,, где Г) - число разр дов счетчика. Однако это устройство не решает более сложную математическую зависимость с большим числом аргументов дл обработ ки информации, например, в приборах дл контрол параметров материалов металпур гического производства, таких, как влажность и масса сыпучего материала с коррекцией по влажности и массе пустой тары , в которых при решении таких задач необходимо использование двух известных устройств.в комплексе с другими устройствами , например сумматорами, что значительно усложн ет общую схему. Наиболее близким к предлагаемому вл етс число-импульсное решающее устройство , содержащее два счетчика три элемента И, три группы элементов И, два триггера, формироватепь импульсов, причем первые входы триггеров и счетчиков соединены с первым входом устройства, нупевой выход первого триггера .подключен к первым входам первого и второго элементов И, единичный выход второго триггера подключен к вторым входам первого и второго элементов И, выход первого элемента И подключен к второму входу первого счетчика, выход второго счетчика через формирователь - к второму входу второго триггера и вл етс вы ходом устройства, третьи входы первого и второго элементов И вл ютс соответственно вторым и третьим входами устройства , причем выходы элементов И пер вой группы подключены к группе входов первого счетчика, группа выходов которого через вторую группу элементов И подключена к первой группе входов второго счетчика, к Второй группе входов поспедне- го подключены выходы третьей группы элементов И, выход второго счетчика подключен к входу второй группы элементов И, входы первой и третьей групп элементов И и второй вход первого триггера подключены к четвертому входу устрой ства, нулевой выход второго триггера подключен к первому входу третьего элемента И, выходы второго и третьего элементов И подключены к входам элемента ИЛИ, выход которого подключен к второму входу второго счетчика, второй вход третьего элемента И вл етс п тым входом устройства, группы входов первой и третьей группы элементов И вл ютс группами входов устройс1-ва 23 В устройстве вычисл етс уравнение вида N--2-it.HC,Bf.tK)--()l ,Однако , хот это устройство решает более сложную задачу, чем предыдущее, при его использовании в системах и приборах дл контрол физических параметров материалов, например в обогатительном , металлургическом и других производствах , ограниченные функциональные возможности не позвол ют решать более сложную математическую зависимость с большим числом аргументов, в результате чего требуетс несколько таких устройств в комплексе с устройствами получени произведени , делени и разности кодов, что значительно усложн ет общую схему. Целью изобретени вл етс увеличение напежности устройства. Эта цель достигаетс тем, что в вычислительное устройство дл решени уравнений, содержащее два счетчика импульсов , триггер разрешени умножени делени , триггер управлени режимом, три элемента И и первый элемент ИЛИ, выход которого подключен к счетному входу первого счетчика импульсов, а первый и второй входы первого элемента ИЛИ соединены с выходами соответственно первого и второго элементов И, единичный выход триггера разрешени умножени -делени подключен к первым входам первого и третьего элемента И, а нулевой выход соединен с первым входом второго элемента И, синхронизирующий вход устройства подкпючен к вторым входам второго и третьего элементов И, а выход триггера управлени режимом соединен с третьим входом третьего элемента И, введены третий счетчик импульсов триггер разрешени сложени -вычитани , четвертый элемент И, второй элемент ИЛИ, входной регистр, выходной регистр, регистр сдвига и блок задани режима, первый , второй, третий и четвертый выходы которого подключены соответственно к нулевому и единичному входам триггера разрещени умножени -делени и к нулевому и единичному входам триггера разрещени сложени -вычитани , выход триг596 гера разрешени спожени -вычитавт соединен С входом управлени .спожением-вычитанием второго счетчика импуцьсов, синхронизирующий вход устройства подключен к синхронизирующему входу регистра сдвига и счетному входу третьего счетчика, выход которого соединен с вторым входом первого элемента И и пер вым входом четвертого элемента И, второй и третий входы четвертого элемента И подключены соответственно к нулевому выходу триггера разрешени умножени делени и выходу триггера управлени режимом , первый и. второй входы второго элемента ИЛИ соединены с выходами соответственно третьего и четвертого элементов И, а выход элемента ИЛИ подключен к счетному входу второго счетчика импульсов, вход первой константы устройства соединен с входом входного регистра , выход которого подключен к информационному входу третьего счетчика импуль -СОВ, вход второй константы устройства соединен с информационным входом перво го счетчика импупьсов, выход которого подключен к информационному входу регистра сдвига, первый, второй и третий выходы регистра сдвига соединены соответственно с нулевым входом триггера управлени режимом, управл ющим входом выходного регистра и счетным входом блока задани режима, четвертый выход регистра сдвига подключен к входам .управлени записью первого и второго счетчиков импульсов и управл юшему входу входного регистра, п тый вы ход. регистра сдвига соединен с единичным входом триггера управлени режимом, вход третьей константы устройства подключен к информационному входу второго счетчика импупьсов, выход которого соединен с входом.выходного регистра, а выход выходного регистра подключен к информационному выходу устройства. Кроме того, блок задани ре 1:има содержит счетчик адреса и модуль пам ти, причем счетный вход блока соединен с входом счетчика адреса, выход которого подключен к входу модул пам ти, а первый , второй, третий и четвертый выходы модул пам ти соединены соответственно с первым, вторым, третьим и четвертым выходами блока. На чертеже показан один из оптимальных вариантов схемного решени предлагаемого изобретени . Вычислительное устройство содержит счетчики 1-3, импульсов, входной 4 выходной 5 регистры, регистр 6 сдвига. 416 триггер 7 разрешени умножени -делени , триггер 8 разрешени слржеии -вычитани , триггер 9 управлени режимом, элементы И 10-13, элементы ИЛИ 14 и 15, блок 16 задани режима, предназначенный дл выдачи команд Умножение, Деление, Сложение, Вычитание в соответствии с заданной программой. Вычислительное устройство работает следующим образом, В исходном состо нии триггеры 7-9 установлены в нулевое состо ние. При этом единичный потенциал с первого триггера 7 поступает на входы элементов И Ю и 12, нулевой потенциал с второго вхрда триггера 7 - на входы элементов И И и 13, нулевой потенииап с выхода триггера 8 - на вход Реверс счетчика 1 импульсов, устанавлива его в режим сложени последовательностей импульсов, Единичный потенциал с выхода триггеР 9 поступает на входы элементов И 10 Hi при этом частотный сигнал с счетчика импульсов через элемент И iO к элемент ИЛИ 14 поступает на счетный вход счетчика 1 импульсов. Частотный сигнал fp через элемент И 12 и элемент ИЛИ 15 поступает на счетный вход счетчика 2 импульсов. Необходимым условием работы устройства вл етс Сз..-(, где С, . - врем заполнени счетчика 1 импульсов; - врем заполнени счетчика 2 импульсов. Частотный сигнал , поступает на вход счетчика 3 импульсов, который осуществ 1 ет операцию умножёни входно й частоты f Q на код N, поступающий с ВХОДНОГО регистра 4. Частота на входе счетчика 3 определ етс по формуле Г- о -1Частотный сигнал fо поступает также на вход счетчика 2 импульсов, который заполн етс за врем Т , определ емое как Г - М. 3-а. Го После заполнени счетчика 2 на его выходе по вл етс импульс переноса, который поступает на вход регистра 6 сдвига и сдвигаетс тактовой частотой fg. При этом регистр 6 сдвига последовательно задает команды. С первого выхода регистра 6 сдвига импульс поступает на первый вход триггера 9 и устанавливает его в нулевое состо ние. Нупевой потенциал с выхода триггера 9 поступает на входы элементов И Ю и 11, запреща прохождение сигналов на вход счетчика 1 импульсов. Таким образом, за врем tr в 1 импульсов на бираетс код, равный Nftbix-f.Ч.а- -. о В случае, когда счетчик 1 импульсов работает в режиме вычитани , в нем образуетс код Со второго выхода регистра 6 сдвига команда поступает на вход Запись выходного регистра 5 и осуществл ет в него запись кода, полученного в счетчик 1 импульсов. Таким образом, на выходе регистра 5 имеетс информаци в коде NftbKVWi% N%С третьего выхода регистра 6. сдвига команда поступает на вход блока задани режима, который в зависимости от требуемой пpoгpaм lы выдает команды умножение , Деление .Сложение или Вычитание на соответствующие триггеры 7 и 8. С четвертого выхода регистра 6 сдвига команда поступает на входы Запись входного регистра 4, счетчиков 1 и 2 импупьсов, осуществл в них запись кодов N , Na - , соответственно. С п того выхода регистра б сдвига команда поступает на вход триггера 9, устанавлива его в единичное состо ние . Единичный потенциал с выхода триггера . 9 поступает на вход элементов И 10 и 11, разреща выполнение очередной операции (Умножение, Деление, Сло жение, Вычитание). При операци х Деление и Вычитание триггеры 7 и 8 установлены в единичное состо ние. При этом единичный потешхиал с выхода триггера 8 пост - пает на вход Реверс счетчика 1 импуль сов и устанавливает его в режим вычи- тани . Единичный потенциал с выхода триггера 7 поступает на вхсйы элементов И 11 и 13. Нулевой потенциал с вы хода триггера 7 поступает на входы элементов И 10 и 12. Таким образом, через элементы И 11 и ИЛИ 14 частотный сигнал fо поступает на вход счетчика 1 импульсов, частотный сигнал с выхода счетчика 3 импульсов с переменным коэффициентом делени поступает на-вход счетчика 2 импульсов. Счетчик 2 импульсов заполн етс за врем , определ емое как T. Ng. УДг это врем в счетчике 1 импульсов набираетс код N равный No. . м, .а °N,fo 1 В случае, когда счетчик 1 импупьсов работает в режиме сложени , в нем образуетс код eblX)N, +N3. Далее устройство работает аналогичным образом. Устройство работает автоматически и последовательно выполн ет операци умножени . Делени , сложени или вычитани в зависимости от требуемой программы в соответствии с алгоритмами ьых,м,±м .tN,, Технико-экономический эффект от использовани предлагаемого изобретени заключаетс в тс«м, что вычисгштепьное устройство, облада достаточной простотой и экономичностью, позвол ет рещать уравнени вида ,| -N,i|N,N,,и может быть использовано дл обработки информации в специализированных вычислительных устройствах, в частности во влагомерах с автоматической калибровкой и в системах автоматического дозировани с коррекцией по влажности. Сравнительный анализ показывает, что дл обработки информации известными устройствами по приведенному выше алгоритму требуетс в 1,5-2 раза большее количество базовых элементов. Изобретение позвол ет уменьшить габариты прибора и потребл емую им мощность. Формула изобретени 1. Вычислительное устройство дл решени уравнений, содержащее два счетчика импульсов, триггер разрешени умножени -Делени , триггер управлени режимом , три элемента И и первый элемент ИЛИ, выход которого подключен к счетному входу первого счетчика импульсов, а первый и второй входы первого элемента ИЛИ соединены с выходами соответственно первого и второго элементов И, единичный выход триггера разрешени умножени -делени подкщочен к .первым входам первого и третьего элементов И, а нулевой выход соединен с первым входом второго элемента И, синхронизирующий вход устройства подключен к вторым входам второго и третьего элементов И, а выход триггера управлени режимом соединен с третьим входом третьего элемента И, отличающеес тем, что, с целью увеличени надежности устройства , оно содержит третий счетчик импульсов , триггер разрешени сложени вычитани , четвертый элемент И, второй элемент ИЛИ, входной регистр, выходной регистр, регистр сдвига и блок задани режима, первый, второй, третий и четвертый выходы которого подключены соответственно к нупевому и единичному входам триггера разрешени умножени -делени и к нулевому и единичному входам триггера разрешени сложени -вычитани , выход триггера разрешени сложени -вычитани соединен с входом управлени еложением-вычитанием второго счетчика импульсов , синхронизирующий вход устройства подкшочен к синхронизируюшему входу регистра сдвига и счетному входу тре- тьего счетчика, выход которого соединен с вторым входом первого элемента И и первым входом четвертого элемента И, второй и третий входы четвертого элемен . та И подключень: соответственно к нулево му выходу триггера разрешени умножени -делени и выходу триггера управлени режимом, первьй и второй входы второго элемента ИЛИ соединены с выходами соответственно третьего и четвертого элементов И, а выход элемента ИЛИ подключен к счетному входу второго счетчика импульсов, вход первой константы устройства соединен с входом входного регистра , выход которого подключен к ни -формационному входу третьего счетчика импульсов, вход второй константы уст ройства соединен, с информационным входом первого счетчика импульсов, выход которого подключен к информационному входу регистра сдвига, первый, второй и третий выходы регистра сдвига Соединены соответственно с. нулевым входом триггера управлени режимом, управл ющим входом выходного регистра и счетным входом блока задани - режима, четвертый выход регистра сдвига подключен к входам управлени записью первого и второго счетчиков импульсов и управл ющему входу входного регистра, п тый выход регистра сдвига соединен с единичным входом триггера управлени режимом, вход третьей константы устройства подключен к информационному входу второго счетчика импульсов, выход которого соединен с входом выходного регистра, а выход выходного регистра подключен к иифор - мационному выходу устройства. 2. Устройство по п. 1,отличаю щ е е с тем, что блок задани ре жима содержит счетчик адреса и модуль пам ти, причем счетный вход блока соединен с входом счетчика адреса, выход которого подключен к входу модул пам ти , а первый, второй, третий и четвертый выходы модул пам ти соединены соответственно с первым вторым, третьим и четвертым выходами блока, : Источникиинформации, прин тые во внимание при экспертизе 1. Патент Японии № 47-30864, кл. G 06 F 15/32, опублик, 1972. The invention relates to computing technology, more specifically to information processing devices, in particular, devices for solving equations, and can be used, for example. For processing information in moisture meters for bulk materials and in weighing systems with moisture correction. A computing device is known for processing information proportional to the frequency ratio of two pulse sequences containing three counters, three triggers, two AND elements, OR element, two groups of I. elements. The first inputs of the first and second triggers are connected to the first input of the OR element, with inputs. install rf about all counters and are connected to the first input of the device. The second input of the first trigger is connected to the inputs of the first and second groups of elements AND, and is connected to the second input of the device. One output of the first trigger is connected to the first input of the first element I, and one OUTPUT of the second trigger to the second input of the first element I, to the third input of which is the third input of the device, is fed a signal of a controlled frequency f. The output of the first element And is connected to, the counting inputs of the first and second counters. The outputs of the first group of elements And are connected to the group of inputs of the first counter, and the outputs of the second group of elements I to the group of inputs of the second counter, the groups of inputs of the first and second groups of elements And are the groups of inputs of the device. The output of the second counter is connected to the second input of the trigger and to the second input of the OR element, the output of which is connected to the first input of the third trigger. The output of the first counter is connected to the second input of the third trigger, the output of which is connected to the first input of the second element I. The second input of the second element I, which is the fourth input of the device, receives the reference frequency signal f-Output of the second element P connected to the counting Bxcwy of the third counter Cl . The device calculates an equation of the form,) 2 .. ;, where G) is the number of bits of the counter. However, this device does not solve a more complex mathematical relationship with a large number of arguments for processing information, for example, in instruments for monitoring parameters of materials of metallurgy production, such as moisture and bulk mass with correction for moisture and empty packaging mass, in which Solving such problems requires the use of two known devices in combination with other devices, such as adders, which significantly complicates the general scheme. The closest to the proposed is a pulse-number solving device containing two counters, three elements And, three groups of elements And two triggers, forming a pulse, the first inputs of the triggers and counters are connected to the first input of the device, the first output trigger of the first trigger. the inputs of the first and second elements And, the unit output of the second trigger is connected to the second inputs of the first and second elements And the output of the first element And connected to the second input of the first counter, the output of the second counter through the driver to the second input of the second trigger and is the device output, the third inputs of the first and second elements I are the second and third inputs of the device, respectively, and the outputs of the elements of the first group are connected to the input group of the first counter, the group of outputs of which through the second group And elements are connected to the first group of inputs of the second counter, to the Second group of inputs of the second module are connected the outputs of the third group of elements And, the output of the second counter is connected to the input of the second group of elements And, the inputs of the first the third and third groups of elements And the second input of the first trigger are connected to the fourth input of the device, the zero output of the second trigger is connected to the first input of the third element AND, the outputs of the second and third elements AND are connected to the inputs of the OR element, the output of which is connected to the second input of the second counter The second input of the third element AND is the fifth input of the device, the group of inputs of the first and third group of elements AND are the input groups of the device 1-VA 23 The device calculates an equation of the form N - 2-it.HC, Bf.tK) - () l, However, although it is The system solves a more complicated problem than the previous one. When used in systems and devices for controlling physical parameters of materials, for example, in concentrating, metallurgical and other industries, limited functionality does not allow solving a more complex mathematical dependence with a large number of arguments, with the result that Several such devices are required in conjunction with devices for producing, dividing, and code difference, which greatly complicates the overall scheme. The aim of the invention is to increase the device availability. This goal is achieved by the fact that a computing device for solving equations containing two pulse counters, a division multiplication trigger, a mode control trigger, three AND elements, and the first OR element, whose output is connected to the counting input of the first pulse counter, and the first and second inputs The first OR element is connected to the outputs of the first and second AND elements, respectively, the single output of the multiplication-division enable trigger is connected to the first inputs of the first and third AND elements, and the zero output is connected to The first input of the second element AND, the synchronizing input of the device is connected to the second inputs of the second and third elements AND, and the output of the mode control trigger is connected to the third input of the third element AND, the third pulse counter is added for the addition and subtraction trigger, the fourth element AND, the second element OR, input register, output register, shift register and mode setting block, the first, second, third and fourth outputs of which are connected respectively to the zero and single inputs of the multiplication-division trigger and to the zero and single inputs of the addition and subtraction resolution trigger, the output of the resolution of the resolution of the algebra-subtract is connected to the input of the second counter, which is connected to the synchronization input of the third counter, the clock input of which is connected to the counter input of the third counter. the second input of the first element And and the first input of the fourth element And, the second and third inputs of the fourth element And are connected respectively to the zero output of the resolution trigger multiply The division and exit of the mode control trigger, the first and. the second inputs of the second element OR are connected to the outputs of the third and fourth elements AND, respectively, and the output of the element OR is connected to the counting input of the second pulse counter, the input of the first constant of the device is connected to the input of the input register, the output of which is connected to the information input of the third counter pulse -COB, input The second constant of the device is connected to the information input of the first counter of impulses, the output of which is connected to the information input of the shift register, the first, second and third outputs of the shift register n are respectively connected to a zero input mode control flip-flop, the control input of the output register and counting input mode setting unit, the fourth shift register output is connected to the inputs of the recording .No open the first and second pulse counters and a control input of input register yushemu, fifth you move. the shift register is connected to a single input of the mode control trigger, the input of the third device constant is connected to the information input of the second impedance counter, the output of which is connected to the input of the output register, and the output of the output register is connected to the information output of the device. In addition, the re 1: ima block contains an address counter and a memory module, the counting input of the block is connected to the input of the address counter, the output of which is connected to the input of the memory module, and the first, second, third and fourth outputs of the memory module are connected with the first, second, third and fourth block outputs. The drawing shows one of the best options for the circuit design of the present invention. The computing device contains counters 1-3, pulses, input 4 output 5 registers, register 6 shift. 416 multiplication-division trigger 7, resolution-subtraction trigger 8, mode control trigger 9, AND 10-13 elements, OR elements 14 and 15, mode setting block 16 for issuing the multiply, divide, add, subtract commands in accordance with with a given program. The computing device operates as follows. In the initial state, the triggers 7-9 are set to the zero state. At the same time, the single potential from the first trigger 7 goes to the inputs of the elements Yi and 12, the zero potential from the second trigger of the trigger 7 to the inputs of the elements And I and 13, zero from the output of the trigger 8 to the input of the counter of 1 pulse, set it to pulse sequence addition mode. The unit potential from the trigger output 9 enters the inputs of the AND 10 Hi elements, while the frequency signal from the pulse counter through the AND iO element to the OR element 14 is fed to the counting input of the pulse counter 1. The frequency signal fp through the element And 12 and the element OR 15 is fed to the counting input of the counter 2 pulses. A prerequisite for the operation of the device is Cs ..- (, where C, is the time it takes to fill the pulse counter 1; - the time it takes to fill the pulse counter 2. The frequency signal arrives at the input of the pulse counter 3, which performs 1 multiplication of the input frequency f Q to the code N, coming from INPUT register 4. The frequency at the input of counter 3 is determined by the formula G - 0 -1 The frequency signal f 0 also arrives at the input of the counter 2 pulses, which is filled during T, defined as G - M. 3 -a. Go After filling the counter 2 at its output it appears transfer pulse, which is fed to the input of the shift register 6 and shifted by the clock frequency fg. In this case, the shift register 6 sequentially sets the commands.From the first output of the shift register 6, the pulse arrives at the first input of the trigger 9 and sets it to the zero state. the trigger 9 is fed to the inputs of the elements Y0 and 11, prohibiting the passage of signals to the input of the pulse counter 1. Thus, during the time tr in 1 pulses, a code equal to Nftbix-f.CH is taken. o In the case when the pulse counter 1 operates in the subtraction mode, a code is generated in it. From the second output of the shift register 6, the command arrives at the input Record of the output register 5 and records the code received in the pulse counter 1. Thus, at the output of register 5 there is information in the code NftbKVWi% N% From the third output of register 6. shift command arrives at the input of the mode setting block, which, depending on the desired program, gives commands multiplication, division. Addition or Subtraction to the corresponding triggers 7 and 8. From the fourth output of the 6-shift register, the command enters the inputs. Recording input register 4, counters 1 and 2 impulses, recorded in them the codes N, Na -, respectively. From the fifth output of the shift register, the command arrives at the input of the trigger 9, setting it to one. Unit potential with trigger output. 9 enters the input elements And 10 and 11, allowing the execution of the next operation (Multiplication, Division, Addition, Subtraction). With the Division and Subtraction operations, the triggers 7 and 8 are set to one. In this case, the unit output from the output of the trigger 8 is applied to the input of the Reverse of the counter 1 pulses and sets it to the subtraction mode. A single potential from the output of trigger 7 enters the inputs of elements 11 and 13. The zero potential from the output of trigger 7 enters the inputs of elements 10 and 12. Thus, through elements 11 and OR 14, the frequency signal fo enters the input of the counter 1 pulses The frequency signal from the output of the counter of 3 pulses with a variable division factor arrives at the input of the counter of 2 pulses. The pulse counter 2 is filled in a time determined by T. Ng. This time in the pulse counter 1 is dialed a code N equal to No. . m, .a ° N, fo 1 In the case where the counter 1 of impuls is in addition mode, the code eblX) N, + N3 is formed in it. Next, the device works in a similar way. The device operates automatically and sequentially performs the multiply operation. Dividing, adding or subtracting, depending on the required program in accordance with the algorithms, m, ± m. TN ,, The technical and economic effect from the use of the proposed invention lies in the fact that the computational device, having sufficient simplicity and efficiency, allows solve equations of the form, | -N, i | N, N ,, and can be used to process information in specialized computing devices, in particular in moisture meters with automatic calibration and in automatic dosing systems with moisture correction. Comparative analysis shows that the processing of information by known devices according to the above algorithm requires 1.5-2 times more basic elements. The invention makes it possible to reduce the dimensions of the device and the power consumed by it. Claim 1. Computing device for solving equations containing two pulse counters, a multiplication resolution trigger, a mode control trigger, three AND elements and the first OR element whose output is connected to the counting input of the first pulse counter, and the first and second inputs of the first element OR are connected to the outputs of the first and second elements AND, a single output of the multiplication-division resolution trigger is connected to the first inputs of the first and third elements AND, and the zero output is connected to the first the input of the second element And, the synchronizing input of the device is connected to the second inputs of the second and third elements And, and the output of the mode control trigger is connected to the third input of the third element AND, characterized in that, in order to increase the reliability of the device, it contains the third pulse counter, the enable trigger add subtraction, fourth AND element, second OR element, input register, output register, shift register and mode setting block, the first, second, third and fourth outputs of which are connected respectively to the NUP To the evo and single inputs of the multiply-divide enable resolution trigger and to the zero and single inputs of the add-subtract enable trigger, the output of the add-subtract trigger enable is connected to the control input-subtraction control input of the second pulse counter; the third counter, the output of which is connected to the second input of the first element And and the first input of the fourth element And, the second and third inputs of the fourth element. And AND connection: respectively to the zero output of the multiplier-division resolution trigger and the output of the mode control trigger, the first and second inputs of the second OR element are connected to the outputs of the third and fourth AND elements, respectively, and the output of the OR element is connected to the counting input of the second pulse counter, input the first constant of the device is connected to the input of the input register, the output of which is connected to the nor the information input of the third pulse counter, the input of the second constant of the device is connected to the information input ervogo pulse counter whose output is connected to the data input of the shift register, the first, second and third shift register outputs are connected respectively to the. the zero input of the mode control trigger, the control input of the output register and the counting input of the task-mode block, the fourth output of the shift register is connected to the recording control inputs of the first and second pulse counters and the control input of the input register, the fifth output of the shift register is connected to the single trigger input mode control, the input of the third constant of the device is connected to the information input of the second pulse counter, the output of which is connected to the input of the output register, and the output of the output register is The key to iifor - mation output device. 2. The device according to claim 1, wherein the mode setting unit comprises an address counter and a memory module, the counting input of the block connected to the input of the address counter, the output of which is connected to the input of the memory module, and the first the second, third and fourth outputs of the memory module are connected respectively to the first second, third and fourth outputs of the block,: Sources of information taken into account during the examination 1. Japan Patent No. 47-30864, cl. G 06 F 15/32, published, 1972.
2. Авторское свидетельство СССР N 532097, кп. Q Об F 15/32, 1976 (прототип)2. USSR author's certificate N 532097, kp. Q About F 15/32, 1976 (prototype)
tiTitiTi
оabout
--
«"
f-J f-j
7 7
jyjy
ч|h |
w f V:-i4-i w f V: -i4-i
JTJt
«o“O
HH
vovo