(54) ЧАСТОТНО-ДИФРОВОЕ УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ДИСПЕРСИИ И МАТЕМАТИЧЕСКОГО ОЖИДАНИЯ(54) FREQUENCY-DIFFERENT DEVICE FOR DETERMINATION OF DISPERSION AND MATHEMATICAL WAITING
Изобретение касаетс средств цифровой вычислительной техники и может быть использовано дл измерени дисперсии входных сигналов в измерительных системах с представлением информации в частотно-им- пульсной форме.The invention relates to digital computing and can be used to measure the dispersion of input signals in measuring systems with the presentation of information in the frequency-pulse form.
Известны устройства, позвол ющие решить поставленную задачу, содержащие счетчик математического ожидани , подключенный ко входу устройства, счетчик днеПерсии , блок управлени , образцовый генератор , подключенный через делитель частоты к первой группе входов логического блока И-ИЛИ, втора группа входов которого подключена к выходам реверсивного счетчика, входы которого через элементы И соединены соответственно со входом устройства ас выходом логического блока И-ИЛИ.Devices are known that allow solving the set task, containing a mathematical expectation counter, connected to the device input, a PerPersion counter, a control unit, an exemplary generator connected via the frequency divider to the first input group of the logical block AND-OR, the second input group of which is connected to the reverse outputs counter, the inputs of which through the elements And are connected respectively to the input device ac output logic block AND-OR.
В этих устройствах возвод тс в квадрат все мгновенные значени частоты, в , то врем как в частотно-ци4ровых системах обычно измер емой величине пропорционально только приращение частоты относительно некоторой начальной частоты, которое иIn these devices, all the instantaneous values of the frequency are squared, while in the frequency-coding systems, the usually measured value is proportional to the frequency increment relative to some initial frequency, which
должно возводитьс в квадрат. Кроме того, в известных устройствах не вноситс поправка на ненулевое математическое ожидание измер емой величины. Эта поправка мо жет вводитьс двум способами: либо вычитанием математического ожидани из каждого мгновенного значени измер емой величины перед возведением в квадрат, либо вычитанием квадрата математического ожидани из результата измерени среднего квадрата (второй способ в системах без промежуточной регистрации процесса предпочтительнее , так как измерение величины позвол ет определ ть математическое ожидание и дисперсию по одной и той же реализации ). Введение поправки дл увеличени точности требует дополнительных устройств вычитани кодов.must be squared. In addition, in the known devices, no correction is made to the non-zero expectation of the measured value. This amendment can be entered in two ways: either by subtracting the expectation from each instantaneous value of the measurand before squaring it, or by subtracting the square of the expectation from the result of measuring the mean square (the second method in the systems without intermediate recording of the process is preferable). does not determine the expectation and variance for the same implementation). The introduction of an amendment to increase accuracy requires additional devices for subtracting codes.
Целью изобретени вл етс повышение точности устройства в работе путем возведени в квадрат только приращени частоты относительно начальной и введени подправки на ненулевое математическое ожидание без применени дополнительных вычитающих устройств. Предложенное устройство содержит дополнительные L; делитель частоты, логический блок И-ИЛИ, блок вычитани частот , два элемента И, элемент ИЛИ и логический блок перезаписи, подключенный к установочным входам реверсивного счетчика .соединенного инверсными выходами с потенциальными входами дополнительного логического блока И-41ЛИ, другие входы которого подключены к выходам дополнительного делител частоты, соединещюго с выходом логического блока И-ИЛИ, выход дополнительного логического блока И-ИЛИ подключен к первому входу первого дополнительного элемента И и к первому входу блока вычитани частот, второй вход которого соединен с выходом делител частоты, а выход подключен i к первому входу второго дополнительного эле мента И, вторые входы дополнительных элементов И соединены с блоком управлени , а их выходы - через элемент ИЛИ подключены к счетчику дисперсии. Блок-схема предложенного устройства показана на чертеже, где прин ты следующие обозначени : 1 - след щий преобразователь частоты в код, 2 - реверсивный счетчик, 3 - делитель частоты с промежуточными выходами несовпадающих импуль- сов, 4 - образцовый генератор, 5 - логический блок Й-ИЛИ, образующий вместе с делителем 3 так называемый двоичный (или двоично-дес тичный) перемножитель, 6 - делитель частоты, аналогичный делите лю 3, 7 - логический блок И-ИЛИ, аналогичный цепи 5 и образующий вместе с делителем 6 дополнительный двоичный (или двоично-дес тичный) перемножитель, 8 - блок вычитани частот, 9 - счетчик математического ожидани , 10 - логический блок перезаписи числа из счетчика 9 в счетчик 2, 11,-14 - элементы И, 15 - элемент И ЛИ, 16 - счетчик диспер сии, 17 - блок управлени . В предложенном частотно-цифровом устройстве нар ду с пр мым использован инверсный крд числа, записанный в реверсивном счетчике 2, дл возведени в квадрат частотного си1нала. Это позвол ет исключить возведение в квадрат посто нной составлшощей последнего и простыми средствами осуществить вычитание поправки на ненулевое математическое ожидание. Устройство работает в два такта. В течение первого такта производитс определение дисперсии и математического ожидани случайного процесса. Во втором такте вво.октсн поправка на кенуггевое математическое ожидание. Рассмотрим первый такт. В установив- , шёмс режиме выхорнан частота след щего преобразовател 1 оказываетс равной с погрешностью слежени мгновенному значению 1б)(. На вход делител частоты 6 дополнительного двоичного или двоично-дес TKHiioro перемножител подаетс выходна частота след щего преобразовател f Несовпадающие импульсы с промежуточных выходов этого делител сполаь ютс дл опроса по импульсным ходам чеек И-ИЛИ, вход щих в состав огического блока 7., По потенциальным ходам эти чейки управл$потс сигналами инверсных выходов реверсивного счетчиа 2. В этом случае выходна частота логиеского блока 7 равна: K(t) ч , (. NCt) ,. (. N, щкс -макс )- пр мой код числа, записанного в реверсивный счетчик 2; (.t) - инверсный код того же числа. С целью дсклюнет возведени в квадат посто нной составл ющей сигнала частоту импульсов опорного сигнала на входе делител 3 выбирают равной 21 g , при этом код N (t ), записанный в реверсивном счетчике 2, относитс к числу состо ний реверсивного счетчика 1 как N(fc) fflx N taкc afo- ex / i N -6 1-217) ia 65cU2fo 2.fe i o A lt 3L2fo- o- f(tn , fo лТО afn «0 T. e, в квадрат возводитс только приращение частоты входного преобразовател uf(t) пропорциональное ординате случайного процесса . Дл исключени члена J требуетс дополнительный блок 8, представл ю - щий собой цепь вычитани частот. Частота , пропорциональна квадрату мгновенного значени случайного процесса, получает , который может с с коэффициентом быть учтен в счетчике дисперсии 16. Таким образом, в первом такте элементы И 11, 13, 14 открыты и пропускajQT сигнал fox на реверсивный счетчик2 пропорциональную квадр и частоту ту мгновенного значени л. , через бло 8 на счет;1ШС 16. В начале второго такта дл введени поправки на ненулевое значение математического ожидани случайного процесса осуществл етс параллельна перезапись из старших разр дов счетчика математиI ческого ожидани в соответствующие разр ды реверсивного счетчика. На врем второго такта прерываютс вхоДы частот- ных сигналов от входного преобразовател и обратной св зи преобразовател 1 (аапрещена работа элементов И 11, 13, 14 и открыт элемент 12). В квадрат возводит с код, соответствующий математическому ожиданию, т. е. на выходе логического блока 7 подавл етс частота f.p2.-Xrn..., где К - коэффициент пропорциональности. Дл осуществлени операции вычитани , поправки выходна частота f г. блока 7 подаетс на счетчик 16, мину цепь вычитани частот, а емкость счетчика 16 выбирают равной произведению длительности второго такта на частоту fp . 2 Предмет изобретени Частотно-цифровое устройство дл определени дисперсии и математического ожидани , содержащее счетчик математического ожидани , подключенный ко входу устройства , счетчик дисперсии, блок управлени , образцовый генератор, подключенный через делитель частоты к первой группе входов логического блока И-ИЛИ, втора группа входов которого подключена к выходам реверсивного счетчика, входы которого через элементы И соединены соответствен- но со входом устройства и выходом логического блока И-ИЛИ, отличающеес тем, что, с целью повыщени точности работы, устройство содержит дополнительные делитель частоты, логический блок И-Или, блок вычитани частот, два элемента И, элемент ИЛИ и логический блок перезаписи, подключенный к установочным входам : реверсивного счетчика, со- единннного инверсными выходами с потенциальными входами дополнительного логического блока И-ИЛИ, другие входы кото- . рого подключены к выходам дополнительного делител частоты, соединенного с выходом логического блока И-ИЛИ, выход дополнительного логического блока И-ИЛИ подключен к первому входу первого дополнительного элемента И и к первому вхрду блока вычитани частот, второй вход которого соединен с выходом делител частоты , а выход подключен к первому входу второго дополнительного элемента И, вторые входы дополнительных элементов И соединены с блоком управлени , а юс выходы - через элемент ИЛИ - подклюены к счетчику дисперсии.The aim of the invention is to improve the accuracy of the device in operation by squaring only the frequency increments relative to the initial one and introducing a correction to a non-zero expectation without the use of additional subtractive devices. The proposed device contains additional L; frequency divider, AND-OR logic block, frequency subtraction block, two AND elements, OR element and rewriting logic block connected to the reversible counter installation inputs. connected by inverse outputs with potential inputs of the additional I-41I logical block, the other inputs of which are connected to the outputs An additional frequency divider connected to the output of the logical block AND-OR, the output of the additional logic block AND-OR is connected to the first input of the first additional AND element and to the first input of the calculator frequency, the second input of which is connected to the output of the frequency divider, and the output is connected i to the first input of the second additional element AND, the second inputs of the additional elements AND are connected to the control unit, and their outputs are connected through the OR element to the dispersion counter. The block diagram of the proposed device is shown in the drawing, where the following designations are accepted: 1 — the next frequency converter to code, 2 — reversible counter, 3 — frequency divider with intermediate outputs of mismatched pulses, 4 — exemplary generator, 5 — logic unit J-OR, which together with divider 3 forms the so-called binary (or binary-decimal) multiplier, 6 - frequency divider, analogous divisor 3, 7 - logical AND-OR block, analogous to circuit 5 and forming additional binary with divider 6 (or binary-ten multiplier), 8 — subtraction frequency block, 9 — expectation counter, 10 — logical block of rewriting a number from counter 9 into counter 2, 11, -14 — elements AND, 15 — element AND LI, 16 — dispersion counter, 17 - control unit. In the proposed frequency-digital device, along with the direct one, the inverse number CR is used, recorded in the reversing counter 2, for squaring the frequency of the channel. This makes it possible to exclude the squaring of the constant component of the latter and by simple means to subtract the correction for a nonzero expectation. The device works in two cycles. During the first cycle, the variance and expectation of a random process are determined. In the second cycle, a correction for the kenugue mean is introduced. Consider the first beat. In the set-up mode, the frequency of the next converter 1 turns out to be equal to the instantaneous value of 1b with tracking error.) (The output frequency of the additional 6 binary or binary dec TKHiioro multiplier is supplied to the input of the frequency divider 6 of the multiplier by the differential frequency They are sent for interrogation of the pulsed moves of the AND-OR cells that are part of the ogic block 7. By the potential moves these cells are controlled by the signals of the inverse outputs of the reversible counter 2. In this case, the output frequency of the logic unit 7 is: K (t) h, (. NCt),. (. N, schx-max) - the direct code of the number written in the reversible counter 2; (. T) - inverse code of the same number. In order to determine the constant component of the signal in the quadrate, the pulse frequency of the reference signal at the input of divider 3 is chosen to be 21 g, while the code N (t) recorded in the reversible counter 2 is referred to as a reverse counter 1 as N (fc) fflx N taкc afo-ex / i N-6 1-217) ia 65cU2fo 2.fe io A lt 3L2fo- o- f (tn, fo LTO afn "0 T. e, only squared frequency increment input The uf (t) converter is proportional to the ordinate of the random process. To eliminate the term J, an additional block 8 is required, which is a subtraction frequency circuit. The frequency, which is proportional to the square of the instantaneous value of the random process, receives, which can be taken into account in the dispersion counter 16. The elements 11, 13, 14 are also open and pass the foQ to the reversible counter 2 proportional to quadras and the instantaneous frequency value l. , through block 8; 1WC 16. At the beginning of the second clock cycle, to introduce a correction for a nonzero value of the mathematical expectation of a random process, parallel rewriting from the higher bits of the expectation counter is performed to the corresponding bits of the reversible counter. For the time of the second cycle, the inputs of the frequency signals from the input converter and feedback of converter 1 are interrupted (And 11, 13, 14 elements were opened and element 12 was opened). Squares up with a code corresponding to the mathematical expectation, i.e., at the output of logic block 7, the frequency f.p2.-Xrn ... is suppressed, where K is the proportionality coefficient. To perform the subtraction operation, the corrections, the output frequency f of block 7 is fed to the counter 16, the min subtraction frequency circuit, and the capacity of the counter 16 is chosen equal to the product of the second clock duration by the frequency fp. 2 Subject of the Invention A frequency-digital device for determining dispersion and mathematical expectation, containing a mathematical expectation counter, connected to the device input, a dispersion counter, a control unit, an exemplary generator connected via a frequency divider to the first input group of the logical block AND-OR, the second group of inputs which is connected to the outputs of the reversible counter, the inputs of which through the elements I are connected respectively to the input of the device and the output of the logical block AND-OR, characterized in that In order to improve operation accuracy, the device contains an additional frequency divider, an AND-I logic unit, a frequency subtraction unit, two AND elements, an OR element, and a logical rewriting unit connected to the installation inputs: a reversible counter connected by inverse outputs with potential inputs logical block AND-OR, other inputs of which. connected to the outputs of the additional frequency divider connected to the output of the logical block AND-OR, the output of the additional logical block AND-OR is connected to the first input of the first additional element AND, and to the first loop of the frequency subtraction unit, the second input of which is connected to the output of the frequency splitter, and the output is connected to the first input of the second additional element And, the second inputs of the additional elements And are connected to the control unit, and here the outputs are connected via the OR element to the dispersion counter.