SU955423A1 - Discrete filter - Google Patents

Discrete filter Download PDF

Info

Publication number
SU955423A1
SU955423A1 SU802924215A SU2924215A SU955423A1 SU 955423 A1 SU955423 A1 SU 955423A1 SU 802924215 A SU802924215 A SU 802924215A SU 2924215 A SU2924215 A SU 2924215A SU 955423 A1 SU955423 A1 SU 955423A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
key
integrator
filter
input
Prior art date
Application number
SU802924215A
Other languages
Russian (ru)
Inventor
Владимир Октябринович Астанин
Борис Михайлович Боченков
Валерий Геннадьевич Каган
Семен Львович Рояк
Александр Григорьевич Судак
Сергей Георгиевич Шраменко
Original Assignee
Новосибирский электротехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новосибирский электротехнический институт filed Critical Новосибирский электротехнический институт
Priority to SU802924215A priority Critical patent/SU955423A1/en
Application granted granted Critical
Publication of SU955423A1 publication Critical patent/SU955423A1/en

Links

Landscapes

  • Transmitters (AREA)

Description

Изобретение относитс  к электротехнике и преобразовательной технике и может быть использовано дл  сглаживани  пульсаций вьтр мленного напр жени  в устройствах, обеспечивающих высокое быстродействие переда чи сигнала, например, дл  фильт)ации сигнала обратной св зи в системе автоматического регулировани . Известны устройства, содержашие индуктивности, конденсаторы и транзисторы 1 и 2. Недостатком этих устройств  вл етс  их малое быстродействие. Наиболее близким к предлагаемому по технической сущности  вл етс  дискретный фильтр, содержащий входно выходной и общий выводы, ключ сброса ключ передачи и запоминающее устройство , причем входной вывод интегратора соединен со входным выводом фильтра, а его выходной вывод через ключ сброса и .ключ передачи подключе соответственно к общему и вхгодному .выводам запоминающего устройства,вы ходной вывод которого соединен с вы ходным выводом фильтра 3. Недостатками этого устройства  в л ютс  его малое быстродействие и низка  точность передачи напр жени  входного сигнала. Цель изобретени  - повышение быстродействи  и точности передачи. Указанна  цель достигаетс  тем, что в дискретный фильтр, содержащий входной, выходной и обший выводы, интегратор, ключ сброса, -ключ .п редачи и запоминающее устройство,причем входной вывод интегратора соединен со входным выводом фильтра, а его выходной вывод через ключ сброса и ключ передачи подключен соответственно к общему выводу и к входному выводу запоминающего устройства, выходной вывод которого соединен с выходным выводом фильтра, введены дополнительно ключ передачи, ключ сброса и интегратор, причем входной вывод дополнительного интегратора соединен со входным выводом фильтра, а его выходной вывод через дополнительные ключ сброса и ключ передачи подключен соответственно к общему выводу и к входному выводу запоминающего устройства. На фиг. 1 показана структурна  схема предлагаемого дискретного фильтра на фиг. 2 - временные диаграммы его работы.The invention relates to electrical engineering and converter technology and can be used to smooth out the ripple of the applied voltage in devices that provide high speed signal transmission, for example, to filter the feedback signal in an automatic control system. Devices are known that contain inductances, capacitors, and transistors 1 and 2. The disadvantage of these devices is their low speed. The closest to the proposed technical entity is a discrete filter containing input output and common pins, a reset key transmission key and a storage device, the integrator input terminal is connected to the filter input terminal, and its output terminal is via a reset key and transmission key to the common and suitable outputs of the storage device, the output terminal of which is connected to the output terminal of filter 3. The disadvantages of this device are its low speed and low accuracy in front of chi voltage input signal. The purpose of the invention is to increase the speed and accuracy of transmission. This goal is achieved by the fact that a discrete filter containing input, output and common leads, an integrator, a reset key, a transfer switch and a memory device, the integrator's input terminal is connected to the input terminal of the filter, and its output terminal is through a reset key and the transfer key is connected respectively to the common output and to the input output of the storage device, the output output of which is connected to the output output of the filter, an additional transfer key, a reset key and an integrator are entered, and the input output is additionally The second integrator is connected to the input terminal of the filter, and its output terminal is connected via an additional reset key and a transmission key, respectively, to the common output and to the input terminal of the memory device. FIG. 1 shows the block diagram of the proposed discrete filter in FIG. 2 - time diagrams of his work.

Устройство содержит первый 1 и второй (дополнительный) 2 интеграторы , запоминающее устройство 3, первый 4 и второй (дополнительный) 5 ключи передачи и соответственно перв лй ё и второй (дополнительный) 7 ключи,The device contains the first 1 and second (optional) 2 integrators, the storage device 3, the first 4 and the second (additional) 5 transfer keys and respectively the first and the second (additional) 7 keys,

Дискретный фильтр работает следующим образом.Discrete filter works as follows.

В интервале времени TQ-Tr замкнут входной ключ 7 сброса, а остальные ключи разомкнуты, при этом входной сигнал воспринимаетс  первым интегратором 1. На интервале , замыкаетс  первый ключ 4 передачи и информаци  с выхода первого интегратора 1 записываетс  в запоминающее устройство 3. Затем в момент времени Trj замыкаетс  первый ключ . б сброса и приводит первый интегратор 1 к нулевым начальным услови м. В этот же момент времени размыкаетс  второй ключ 7 сброса и второй интегратор 2 начинает воспринимать входной сигнал. На интервале времени Tj-T происходит запись информации в запоминающее устройство 3 с выхода второго интегратора 2 через второй ключ 5 передачи. В момент времени Т4 размыкаетс  первый 6 и замыкаетс  второй 7 ключи сброса, и процесс повтор етс .In the time interval TQ-Tr, the input reset key 7 is closed and the other keys are open, while the input signal is perceived by the first integrator 1. At the interval, the first transfer key 4 is closed and the information from the output of the first integrator 1 is written to the memory 3. Then time Trj closes the first key. b reset and leads the first integrator 1 to zero initial conditions. At the same time, the second reset key 7 opens and the second integrator 2 begins to perceive the input signal. In the time interval Tj-T, information is recorded in the memory 3 from the output of the second integrator 2 via the second transmission key 5. At time T4, the first 6 opens and the second 7 switch closes, and the process repeats.

Таким образом, входной сигнал воспринимаетс  поочередно одним из интеграторов и благодар  тому, что врем  замкнутого состо ни  ключа сброса исключаетс  из времени интегрировани , повышаетс  быстродействие и точность передачи устройства.Thus, the input signal is perceived alternately by one of the integrators, and due to the fact that the time of the closed key of the reset key is excluded from the integration time, the speed and accuracy of the device transmission are improved.

Claims (3)

1.. Авторское свидетельство СССР № 398002, кл. Н 02 М 1/14, 1974.1 .. USSR Author's Certificate No. 398002, cl. H 02 M 1/14, 1974. 2.Авторское свидетельство СССР № 353336, кл. Н 03 Н 7/10, 1968.2. USSR author's certificate number 353336, cl. H 03 H 7/10, 1968. 3.Авторское свидетельство СССР № 490235, кл. Н 02 М 1/08, 1973.3. USSR author's certificate number 490235, cl. H 02 M 1/08, 1973. Вжод 0Vzhod 0 ВыходOutput tt t.tt t. tstststs
SU802924215A 1980-05-07 1980-05-07 Discrete filter SU955423A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802924215A SU955423A1 (en) 1980-05-07 1980-05-07 Discrete filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802924215A SU955423A1 (en) 1980-05-07 1980-05-07 Discrete filter

Publications (1)

Publication Number Publication Date
SU955423A1 true SU955423A1 (en) 1982-08-30

Family

ID=20895576

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802924215A SU955423A1 (en) 1980-05-07 1980-05-07 Discrete filter

Country Status (1)

Country Link
SU (1) SU955423A1 (en)

Similar Documents

Publication Publication Date Title
SU955423A1 (en) Discrete filter
SU754436A1 (en) Device for computing the ratio of pulse voltage periods
SU498644A1 (en) Digital recording device
SU714634A1 (en) Frequency multiplier
SU1476469A1 (en) Modulo 3 residue code check unit
SU648976A1 (en) Discrete null-indicator
SU798901A1 (en) Integrating device
SU408339A1 (en) FUNCTIONAL TRANSFORMER
SU1278863A1 (en) Interface for linking the using equipment with digital computer
SU1383444A1 (en) Asynchronous sequential register
SU985827A1 (en) Buffer memory device
SU839047A1 (en) Frequency-to-code converter
SU824419A2 (en) Device for multiplying periodic pulse repetition frequency
SU490120A1 (en) Device for summation
SU1376083A1 (en) Random event flow generator
SU1162025A1 (en) Pulse shaper
SU903854A1 (en) Device for interfacing digital computor witn tape-recorder
SU928368A1 (en) Device for discrete differentiation
SU590776A1 (en) Functional converter
SU940161A1 (en) Malfunction filter
SU443387A1 (en) Computer Firmware Device
SU385288A1 (en) MULTI-CHANNEL FREQUENCY INTEGRATOR
SU560329A1 (en) Input Frequency Playback Device
SU1084824A1 (en) Square-law function generator
SU516061A1 (en) Pulse frequency computing device