Claims (1)
н цего триггера, а вторые входы соответственно с первым и вторым выходами блока синхронизации, вход которого соединён с входом опорной частоты устройства, первый вход синхронизирующего триггера вл етс цифровым информационным входом устройства , а второй вход через элемент НЕ подключен ко втор ему входу перрыми входами третьего и четвертого триггеров и первым входом счетчика, выходом соединенного с третьими входами третьего и четвертого триггеров, пр мой выход которого вл етс цифровым информационным выходом устррйства , первый вход триггера соединен со входом посто нного напр жени устройства , пр мой выход третьего триггера соединен с первым входом четвертого триггера C2j. Недостатком данного устройства вл етс низка пропускна способность , так как на один бит информадни приходитс использовать один период сигнала преобразовани , соответствующего О, и два периода сигнала преобразовани , соответструницего 1, Кроме того, в данном устройстве при считывании записанной информации на разных магнитофонах возможно несовпадение фазы считываемого сигнала, что приводит к необходимости произвоводить повторное считывание с изменением фазы запускающего сигнала в цифровом анализаторе частот. Цель изобретени - повышение прот пускной способности устройства и . стоверности обрабатываемой информации . Поставленна цель достигаемс тем, что в устройстве, содержащем блок синхронизации, канал вывода. Состо щий из синхронизирук цего триггера , элемента НЕ И модул тора, содержащего два злемента И-НЕ и первый элемент ИЛИ-НЕ, причем первые входы первого и второго элементов И-НЕ соединены соответственно с пр мым и инверсным выxoдa ш синхронизирувого элемента И-НЕ, выходы первого и второго элементов И-НЕ соединены с соответствуищими входами первого элемента ИЛИ-НЕ, и канал ввода, включающий цифровой анализатор часделител напр жени , выход компаратора соединен через формирователь импульсов с первым входом первого триггера, второй вход пербого триггера и первые входы второго триггера и счетчика подключены ко входу блока синхронизащ1и, пр мой выход первого триггера соединен со вторым входом второго триггера, первый вхо третьего триггера соединен со входом посто нного напр жени устройства , пр мой выход - с первым входо четвертого триггера, выход счетчика соединен со вторыми входами третьего и четвертого тригге1 ов, а второй вход - с третьими входами третьего и четвертого триггеров, в канал вывода введены формирователь разнопол ныхсигналов и триггер модул тора, ё канал ввода введен полосовой филь а в цифровой анализатор частот п тый триггер, два элемента И и вто рой элемент ШТИ-НЕ, причем вход полосового фильтра вл етс аналоговым информационш 1М входом устройства, а выход подключен к пр мому входу ком паратора, входы первого элемента F .подключены соответственно к пр мому выходу первого триггера и инверсному выходу второго триггера, входы второго элемента И подключены соответственно к инверсному выходу первого триггера и пр мому выходу второго триггера, выходы первого и второго элементов И соединены соответственно с первым и вторым входами второго элемента ШШ-НЕ, выход которого подключен ко второму входу счетчика и первсжу входу п того триггера, вто рой вход которого соединен с пр мым выходом четвертого триггера, пр мой выход п того триггера вл етс цифровым информационным выходом устройства , пр мой выход триггера модул тора через формирователь разнопол сигналов соединен с аналогов1Л4 информационным выходом устройства, инверсный выход триггера модул тора соединен с первым его входом, а втор выходом первого элемента вход - с ИЛИ-НЕ. На чертеже представлена блок-схема предлагаемого устройства. Устройство содержит канал 1 вывода , канал 2 ввода и блок 3 синхронизации . Канал I вывода включает синхроиизируюншй триггер 4 (Д-триггер) элемент НЕ 5, модул тор 6, состо щий из элементов И-НЕ 7 и 8, элемента ИЛИ-НЕ 9, триггера 10 модул тора , и формирователь 1I разнопол рных сигналов, цифровой информационный вход 12 устройства, аналоговый информационный выход 13 устройства. Канал 2 ввода включает полосовой фильтр 14, компаратор 15, резисторы 16 и 17 делител напр жени , формлрователь 18 импульсов. цифровой анализатор 19 частот, состо щий из первого 20, второго 21, третьего 22, четвертого 23 и п того 24 триггеров (Д-триггеров), двух элементов И 25 и 26, элемента ИЛИ-НЕ 27, счетчика 28г диалоговый информационный вход 29устройства, вход 30 опорной частоты устройства, 1ЩФРОВОЙ информационный выход 31 устройства, вход 32посто нного напр жени . Блок 3 синхронизации имеет выход 33частоты преобразова1ш , соответствующей О, выход 34 частоты преобразовани , соответствуквдей 1 и вход 35 опорной частоты. i Устройство работает следующим об раэом. В режиме вывода информаци с цифровой вычислительной машины последовательным кодом поступает через цифровой информационный вход 12 устройства на первый вход (вход Д):синхронизирующего триггера 4 и переводит его в случае необходимости через элемент НЕ 5 в другое состо ние только при поступлении синхронизирующего сигнала на второй вход (вход с) синхронизирующего триггера 4. Частог та синхронизиругацего сигнала выбрана равной частоте сигнала преобразовани , соответствующей О. В зависимости от состо ни синхронизирующего триггера 4 через элементы И-НЕ 7 или 8 на выходе элемента ШМ-НЕ 9 по вл ютс импульсы с частотой , например, 5 кГц или с частотой 10 кГц, соответствунщей частоте сигнала преобразовани , соответствуквдего 1. Этот сигнал формируетс в блоке 3 синхронизации. Двухчастотный сигнал с элемента ИЛИ-НЕ 9 поступает на триггер 10 модул тора, на котором получаетс фазокодированный сигнал, поступаюк ий через форирователь 11 разнопол рных сигалов на аналоговый информационный ыход 13 устройства и далее на вход ассетного магнитофона. 79 В режиме ввода обрабатываема информаци поступает с выхода кассетного магнитофона через аналоговый информационный вход 29 и полосовой фильтр 1,4 на компаратор 15, с выхода которого последовательность импульсов с частотой 2,5 кГц или 5 кГц поступает на вход формировател 18, формирующего импульсы с крутыми фрон тами, Импульсы с формировател 18 импульсов поступают на вход триггера 20, который служит дл синхронизации обрабатьгоаемой информации поступающей с кассетного магнитофона звукозаписи , с опорной частотой цифровой вычислительной машины, поступающей по входу 30. . Триггеры 20 и 21, элементы И 25 и 26 и ИЛИ-НЕ 27 формируют импульсы запуска информационной части анализатора частоты счетчика 28 и триггеров 22, 23 и 24. Импульсы запуска в данной схеме форг ировашш получаютс как по положительному, так и по отрицательному перепаду напр жени , что позвол ет исключить зависимость считывани от фазы информационного сигнала. По импульсу запуска, сформированному на выходе элемента ИЛИ-НЕ 27, производитс за пись числа в счетчик 28, триггер 22 устанавливаетс в 1, а триггеры 23 и 24 сохран ют предьщущее положен-ие . Число, записанное в счётчик 28, начинает считьшатьс импульсами опорной частоты. Ecjoi с кассетного магнитофона считываетс частота пре образовани , соответствуклда О (2,5 кГц), на выходе счетчика 28 по вл етс импульс переноса, который устанавливает триггеры 22 и 23 в О При формировавши следующего запуска кнцего импульса триггер 22 устанавли ваетс в 1, триггер 23 остаетс в предыдущем положении, а триггер 24 переходит в положение, в котором находитс триггер 23. На цифровом информационном выходе 31 формируетс сигнал, соответствую1Щ1й О, который поступает на вход цифровой выч}1слительной машины. Применение триггера 24 позвол ет симметрировать выходной информационный сигнал поступающий в машину. Если с кассет ного магнитофона считываетс частот соответствующа 1 (З кГц),на выхо де счетчика 28 импульсы переноса не по вл ютс , так как до того как записанное в счетчике число будет считано , в счетчик 28 записываетс следующее число, а на выходе триггера 24 формируетс сигнал, соответствующий 1, поступающий на вход цифровой вычислительной машины. Таким образом,предлагаемое изобретение позвол ет повысить пропускную способность устройства, достоверность обрабатываемой информации и скорость обмена между цифровой вычислительной машиной и кассетным магнитосЪоном звукозаписи путем уменьшени числа периодов сигнала преобразовани на один бит обрабатываемой информации до одного полупериода дл сигнала преобразовани , соответствующего О, и до одного периода сигнала преобразовани , соответствующего 1. Кроме того, предлагаемое устройство обеспечивает правильность считывани информации при работе с разными магнитофона. Формула изобретени Устройство дл сопр жени цифровой вычислительной машины с магнитофоном , содержащее блок синхронизации , канал вывода, состо щий из синхронизирующего триггера, злемента НЕ и модул тора, содержащего два элемента Й-НЕ и первый элемент ИЛИ-НЕ, причем первые входы первого и второго злемента И-НЕ соединены соответственно -с пр мым и инверсным выход ми синхронизирующего триггера, а вторые входы - соответственно с первым и вторым выходами блока синх-. ронизации, вход которого соединен с входом опорной частоты устройства, первый вход синхронизирукщего триггера вл етс цифровьш информационным входам устройства,а второй вход через элемент НЕ подключен ко второму входу первого злемента И-НЕ,выходы первого и второго элементов И-НЕ соединены с соответствукнцими входами первого элемента ИЛИ-НЕ, и канал ввода включаинций цифровой анализатор частот, состо щий из четырех триггеров, и счетчика, и компаратор, инверсный вход и выход которого подключены соответственно к выходу и входу делител напр жени , выход компаратора соединен через формирователь ипульсов с первьм входом первого тригера , второй вход первого триггера и первые входы пторого триггера и счетчика подключены ко входу блока синхронизации, пр мой выход первого триггера соединен со вторым входом второго триггера, первый вход третьго триггера соединен со входе посто нного напр жени устройства, пр мой вьрсод - с первым входом четвертого триггера, выход счетчика содинен со вторыми входами третьего и четвертого триггеров, а второй вход - с третьими входаш третьего и четвертого триггеров, отличющеес тем, что, с целью повышени пропускной способности устройства, в канал вывода введены формирователь разнопол рньк сигналов и триггер модул тора, в канал ввода введен полосовой фильтр, а в цифровой анализатор частот - п тый триггер, два элемента И и второй элемент ИЛИ-НЕ, причем вкод полосового фильтра вл етс аналоговым информационным входом устрсйства , а выход подключен к пр ме входу компаратора, входы первого элемента И подключены соответственно к пр мому выходу первого триггера и инверсному выходу второго гера, входы второго элемента И по,ключены соответственно к инверсному выходу первого триггера и пр мому выходу второго триггера, выходы первого и второго элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ-НЕ, выход которого подключен ко второму входу счетчика и первому входу п того триггера, второй в;ход которого соединен с пр мым выходом четвертого триггера,пр мой выход п того триггера вл етс цифровым информаинонным выходом устройства/ пр мой выход триггера модул тора че-;рез фор1Ф1раватёль раэнопол рных сиг-f налов соединен с аналоговым информа-; ционным вьосодсш устройства, инверсшлй шлход триггера модул тора соединен с первым его входом, а второй вход - с выходом первого элемента ИЛИ-НЕ.There are triggers, and the second inputs are respectively the first and second outputs of the synchronization unit, the input of which is connected to the input frequency reference of the device, the first input of the synchronization trigger is the digital information input of the device, and the second input is NOT connected to the second input by the primary inputs of the third and the fourth trigger and the first input of the counter, connected to the third inputs of the third and fourth triggers, the direct output of which is the digital information output of the device, the first the trigger input is connected to a constant voltage input of the device, the direct output of the third trigger is connected to the first input of the fourth trigger C2j. The disadvantage of this device is low bandwidth, because one bit of the information day has to use one period of the conversion signal corresponding to O and two periods of the conversion signal corresponding to 1, Moreover, when reading the recorded information on different tape recorders, this device read signal, which leads to the need to produce a re-read with a change in the phase of the trigger signal in a digital frequency analyzer. The purpose of the invention is to increase the flow capacity of the device and. authenticity of the processed information. The goal is achieved by the fact that in the device containing the synchronization unit, the output channel. A synchronization trigger circuit, a NOT element AND a modulator containing two AND-NOT elements and the first OR-NOT element, with the first inputs of the first and second AND-NOT elements connected to the direct and inverse AND-NOT elements of the synchronizing element , the outputs of the first and second elements of the NAND are connected to the corresponding inputs of the first element OR NONE, and the input channel including the digital analyzer of the voltage divider, the output of the comparator is connected through the pulse shaper to the first input of the first trigger, the second input of the first The first trigger and the first inputs of the second trigger and the counter are connected to the input of the sync block, the first output of the first trigger is connected to the second input of the second trigger, the first input of the third trigger is connected to the input voltage of the device, the direct output is connected to the first input of the fourth trigger, the output of the counter is connected to the second inputs of the third and fourth triggers, and the second input is connected to the third inputs of the third and fourth triggers, the driver of different-type signals and the modulator trigger are entered into the output channel, water is injected into a digital frequency analyzer, a fifth trigger, two elements AND, and a second element STI-NOT, the input of a bandpass filter is an analog informational 1M device input, and the output is connected to the direct input of the comparator, the inputs of the first element F .connected respectively to the forward output of the first trigger and the inverse output of the second trigger, the inputs of the second element And are connected respectively to the inverse output of the first trigger and the forward output of the second trigger, the outputs of the first and second elements And are connected respectively, the first and second inputs of the second element SH-NOT, the output of which is connected to the second input of the counter and the first input of the fifth trigger, the second input of which is connected to the direct output of the fourth trigger, the direct output of the fifth trigger , the modulator trigger's direct output is connected to the analogue 1L4 device information output through the shaper of the modulator, the inverse trigger output of the modulator is connected to its first input, and the second output of the first element is input DO-NOT. The drawing shows a block diagram of the proposed device. The device contains a channel 1 output channel 2 input and block 3 synchronization. Channel I output includes a synchronized trigger 4 (D-flip-flop) element NOT 5, modulator 6, consisting of elements AND-NE 7 and 8, element OR-NOT 9, trigger 10 modulator, and driver 1I of different polarity signals, digital information input device 12, analog information output device 13. Input channel 2 includes a bandpass filter 14, a comparator 15, resistors 16 and 17 of a voltage divider, a pulse builder 18. a digital analyzer of 19 frequencies, consisting of the first 20, second 21, third 22, fourth 23, and fifth 24 triggers (D-flip-flops), two elements AND 25 and 26, element OR-NOT 27, counter 28g, interactive information input device 29, the device input frequency input 30, the 1SCFORD device information output 31, the constant voltage input 32. The synchronization unit 3 has a frequency converter output 33, corresponding to O, a conversion frequency output 34, corresponding to 1 and a reference frequency input 35. i The device works as follows. In the output mode of information from the digital computer, the serial code enters through the digital information input 12 of the device to the first input (input D): synchronization trigger 4 and transfers it, if necessary, through the element HE 5 to another state only when the synchronizing signal arrives at the second input (input c) of the synchronizing trigger 4. The frequency of the synchronizing signal is chosen equal to the frequency of the conversion signal corresponding to O. Depending on the state of the synchronizing trigger 4 times Cutting the NE-Elements 7 or 8 at the output of the CM-HE 9 element appears pulses with a frequency of, for example, 5 kHz or with a frequency of 10 kHz, corresponding to the frequency of the conversion signal, corresponding to just 1. This signal is generated in block 3 of synchronization. The two-frequency signal from the element OR-NOT 9 is fed to the trigger 10 of the modulator, which receives a phase-coded signal, fed through the foriser of 11 different polarity signals to the analog information output of the device 13 and further to the input of the ascerted tape recorder. 79 In the input mode, the information being processed comes from the output of a cassette recorder through analog information input 29 and a band-pass filter 1.4 to a comparator 15, from the output of which a sequence of pulses with a frequency of 2.5 kHz or 5 kHz is fed to the input of a former 18, which forms pulses with steep The pulses from the pulse generator 18 are fed to the input of the trigger 20, which serves to synchronize the processed information received from the cassette tape recorder of the recording, with the reference frequency of the digital computer At the entrance to the 30.. Triggers 20 and 21, elements AND 25 and 26 and OR-NOT 27 generate start-up pulses of the information part of the frequency analyzer of the counter 28 and triggers 22, 23 and 24. The start-up pulses in this scheme are generated by both positive and negative differential which eliminates the dependence of the read on the phase of the information signal. The trigger pulse generated at the output of the OR-NOT 27 element is assigned to write the number to the counter 28, the trigger 22 is set to 1, and the triggers 23 and 24 retain the previous position. The number recorded in the counter 28 starts to count as the reference frequency pulses. The ecjoi from the cassette recorder reads the conversion frequency, corresponding to O (2.5 kHz), a transfer pulse appears at the output of counter 28, which sets the triggers 22 and 23 to O When the next trigger is formed, the trigger 22 is set to 1, the trigger 23 remains in the previous position, and the trigger 24 moves to the position in which the trigger 23 is located. At the digital information output 31, a signal is generated corresponding to 1 O, which is fed to the input of the digital calculator. The use of the trigger 24 allows to balance the output information signal entering the machine. If frequencies corresponding to 1 (3 kHz) are read from a cassette recorder, transfer pulses do not appear at the output of counter 28, because before the number written in the counter is read, the next number is written to counter 28, and 24 a signal is generated corresponding to 1 input to the digital computer. Thus, the present invention allows to increase the capacity of the device, the accuracy of the processed information and the exchange rate between the digital computer and the recording tape cassette magneto by reducing the number of periods of the conversion signal by one bit of the processed information to one half-period for the conversion signal corresponding to O and to one the period of the conversion signal corresponding to 1. In addition, the proposed device ensures the correctness of the readin formations when working with different tape recorders. A device for interfacing a digital computer with a tape recorder, comprising a synchronization unit, an output channel consisting of a synchronization trigger, a NOT element, and a modulator containing two H-NOT elements and the first OR-N element, and the first inputs of the first and second The elements of the NAND are connected respectively to the direct and inverse outputs of the synchronizing trigger, and the second inputs are connected respectively to the first and second outputs of the sync-block. The initialization, the input of which is connected to the input frequency reference of the device, the first input of the sync trigger, is the digital information input of the device, and the second input is NOT connected to the second input of the first element AND-NOT through the element and the corresponding inputs the first element OR NOT, and the input channel of inclusions, a digital frequency analyzer consisting of four triggers, and a counter, and a comparator, the inverse input and output of which are connected respectively to the output and the input, divide voltage, the comparator output is connected via the pulse shaper to the first input of the first trigger, the second input of the first trigger and the first inputs of the second trigger and counter are connected to the input of the synchronization unit, the direct output of the first trigger is connected to the second input of the second trigger, the first input of the third trigger is connected to the input voltage of the device, direct voltage - with the first input of the fourth trigger, the output of the meter is connected to the second inputs of the third and fourth triggers, and the second input - with the third input of the first and fourth triggers, characterized in that, in order to increase the throughput of the device, a shaper of different types of signals and a modulator trigger were introduced into the output channel, a band-pass filter was entered into the input channel, and a fifth trigger, two elements And and the second element OR NONE, the code of the bandpass filter being the analog information input of the device, and the output connected to the direct input of the comparator, the inputs of the first element AND connected to the direct output of the first trigger and inverse The second output of the second switch, the inputs of the second element And by, are connected respectively to the inverse output of the first trigger and the direct output of the second trigger, the outputs of the first and second elements And are connected respectively to the first and second inputs of the second element OR NOT, the output of which is connected to the second input the counter and the first input of the fifth trigger, the second one, whose course is connected to the direct output of the fourth trigger, the direct output of the fifth trigger is a digital information output device / direct output of the modulator trigger through; p1F1ravatel raenopolar signal-f channels connected with analog information; device, the inverse switch of the modulator trigger is connected to its first input, and the second input is connected to the output of the first element OR NOT.
- Источники-информещииг прин тые во внимание прн экспертизе- Sources of information taken into consideration prn examination
ITHftachI Microcomputer system , training module H 68/TR, 1977, p. 37ITHftachI Microcomputer system, training module H 68 / TR, 1977, p. 37
2о Авторское свидетельство СССР по за вке 2759102/18-24, кл. G 06 F 3/04, .1979 (прототип).2o USSR Author's Certificate in Application No. 2759102 / 18-24, cl. G 06 F 3/04, .1979 (prototype).