Изобретение относитс к вычислительной технике и может быть примен но при построении цифровых интегрир ющих машин дл решени систем дифферёйциальных уравнений. Известно устройство с автоматической коммутацией входов и выходов интеграторов ч.ерез элементы И, дл управлени которых используютс запоминающее устройство пор дка решаемых уравнений, сумматор пор дка, дешифратор пор дка и регистр пор дка 1 . Недостатками этого устройства в л ютс сложность и большие аппаратурные затраты, в св зи с чем, его можно использовать только при решении систем уравнений невысокого пор дка .. . Наиболее близким по технической сущности к предлагаемому вл етс устройство, в котором предусматрива етс использование регистра дл запоминани выходных сигналов интеграторов и блока пам ти дл запомина ни способов соединени каждого интегратора с другими интеграторами, содержащее интеграторы, блок пам - ти , регистр, элементы И и сумматор Недостатком его вл етс низкое быстродействие, так как в нем прокзводитс последовательный анализ выходных сигналов интеграторов. Г.зль изобретени - повышение быстродействи устройства. Поставленна цель достигаетс тем, что в устройство, содержащее блок пам ти, выходы которого соединены соответственно с первыми входами элементов И первой и второй групп, выходы элементов И первой соединены через сумматоры первой группы соответственно с первыми входами интеграторов , вторые входы которых подключены через сумматоры второй группы соответственно с выходами элементов И второй группы, введены генератор кодов и п схем сравнени , пру чем выход генераторов кодов соединен с вторйми входами элементов И первой и второй групп и с первыми входами п схем сравнени , выходы которых соединены с соответствующими входами блока пам ти, выходы п интеграторов подключены соответственно к вторым входам п схем сравнени .The invention relates to computing and can be applied when building digital integration machines for solving differential equations systems. A device is known with automatic switching of inputs and outputs of integrators through AND elements, which are controlled by a memory device of the order of solved equations, an adder of the order, a decoder of the order and a register of the order of 1. The disadvantages of this device are complexity and high hardware costs, in connection with which it can only be used when solving systems of equations of low order ... The closest in technical essence to the present invention is a device in which a register is used to memorize the output signals of an integrator and a memory block for storing methods of connecting each integrator with other integrators, comprising integrators, a memory block, a register, And and adder The disadvantage of it is low speed, since it performs sequential analysis of the output signals of the integrators. G.Zl invention - improving the speed of the device. The goal is achieved by the fact that in the device containing the memory block, the outputs of which are connected respectively to the first inputs of the elements of the first and second groups, the outputs of elements I of the first are connected via adders of the first group respectively to the first inputs of the integrators, the second inputs of which are connected through adders of the second groups, respectively, with the outputs of the elements of the second group, a code generator and n comparison circuits are introduced, and the output of the code generators is connected to the second inputs of the elements of the first and second groups and with the first inputs n of comparison circuits, the outputs of which are connected to the corresponding inputs of the memory block, the outputs n of the integrators are connected respectively to the second inputs of the n comparison circuits.