SU955073A1 - Устройство дл контрол цифровых систем - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СИСТЕМ

t

Изобретение относитс  к вычислительной технике и может найти применение дл  контрол  цифровых систем (ЦС) универсального или специального назначени .

Известны устройства дл  контрол  ЦС, содержащие матрицу команд, регистры ввода-вывода команд и ответных реакций и блок индикации 1 и 2.

Недостатки таких устройств - невозможность осуществлени  контрол  не в реальном масщтабе времени, ручна  индикаци  результатов контрол  и отсутствие диагностических возможностей.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  контрол  цифровых систем, содержащее блок задани  регистров, матрицу команд, счетчик, блок переключени  частоты опроса, блок управлени , блок формирующих усилителей и блок индикации состо ни  аппаратуры контролируемой цифровой системы 3.

Недостатками известного устройства дл  контрол  ЦС  вл ютс  отсутствие возможности определени  неисправного объекта контрол  по времени возникновени  сигнала о его неисправности, ручна  инициаци  процедуры контрол , проводимой не в реальном масштабе времени (в специальном режиме ), и необходимость наличи  в контролируемой аппаратуре специально организованных контрольных цепей дл  введени  в- них импульсов из устройства контрол . Цель изобретени  - расщирение функциональных возможностей устройства за счет обеспечени  возможностей определени  неисправного объекта системы по времени возникновени  сигнала о его неисправности. Указанна  цель достигаетс  тем, что в устройство дл  контрол  цифровых систем, содержащее блок задани  режимов, блок пам ти команд и коммутатор, причем первый выход блока задани  режимов соединен со входом блока пам ти команд, выход которого соединен с первым входом коммутатора , группа выходов коммутатора соединена со входами контролируемой системы группа входов коммутатора соединена с группой выходов контролируемой системы,

2Q введены блок пам ти констант, счетчик импульсов и блок формировани  адреса неисправности , содержащий регистр команд, регистр кодов времени, блок пам ти неисправности и регистр результата, причем выход блока пам ти команд, первый выход

счетчика импульсов, второй, третий и четвертый выходы блока задани  режимов соединены соответственно с информационным входом регистра команд, информационным входом регистра кодов времени, управл ющим входом регистра команд, управл ющим входом регистра кодов времени и управл ющим входом регистра результата блока формировани  адреса неисправности, выход регистра результата соединен со вторым входом коммутатора, первый и второй выходы коммутатора соединены соответственно с первым и вторым входами блока задани  режимов, первый и п тый выходы которого соединены соответственно со входом блока пам ти констант и первым входом счетчика импульсов, выход блока пам ти констант соединен со вторым входом счетчика им: пульсов, второй выход которого соединен с третьим входом блока задани  режимов, причем в блоке формировани  адреса неисправности информационные выходы регистра команд соединены с первой группой входов блока пам ти неисправностей, информационные выходы регистра кодов времени соединены со второй группой входов блока пам ти неисправностей, информационные выходы которой соединены с группой входов регистра результатов.

Блок задани  режимов содержит счетчик импульсов, дешифратор, первый и второй элементы ИЛИ, триггер, элемент. И, генератор импульсов и элемент задержки, причем первый вход блока соединен с информационными входами счетчика импульсов, выходы которого соединены с группой входов дешифратора, выходы дешифратора соединены со входами первого элемента ИЛИ и  вл ютс  первым выходом блока, выход первого элемента ИЛИ соединен с первым входом триггера и  вл етс  вторым выходом блока, второй вход блока соединен с первым входом второго элемента ИЛИ и входом элемента задержки, первый и второй выходы которого  вл ютс  соответственно третьим и четвертым выходами блока, третий вход блока соединен с управл ющим входом счетчика импульсов и вторым входом второго элемента ИЛИ, выход которого соединен со вторым входом триггера, выход генератора импульсов соединен с первым входом элемента И, выход триггера соединен со вторым входом элемента И, выход которого  вл етс  п тым выходом блока.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит счетчик 1, блок 2 задани  режимов, блок 3 пам ти команд, коммутатор 4, блок 5 формировани  адреса неисправности и блок 6 пам ти.

Блок 2 предназначен дл  задани  режимов работы и выработки сигналов управлени  и включает в себ  счетчик 7, информационным входом св занный с первым входом, счетным входом - с третьим входом блока 2, а выходом - с дешифратором 8. выход которого соединен со входами элемента ИЛИ 9 и первым выходом блока 2.

На один вход триггера 10 поступает сигнал с выхода элемента ИЛИ 9, а на другой - с выхода элемента ИЛИ 11. Элемент И 12 одним входом подключен к выходу генератора 13 импульсов, другим - к выходу триггера 10, а своим выходом - к п тому выходу блока 2 задани  режимов. К третьему и четвертому выходам этого блока подсоединены выходы элемента 14 задержки, вход которого подключен ко второму входу блока 2.

Блок 5 предназначен дл  выработки адреса неисправности и содержит блок 15 пам ти , регистр 16 команд и регистр 17 кодов времени, подключенные ко входам блока 15 пам ти, и регистр 18 результатов, подключенный к его выходам. Информационный и управл ющий входы регистра 16 и информационный и управл ющий входы регистра 17 соединены соответственно с первым, третьим , вторым и четвертым входами блока 5 формировани  адреса неисправности, выход которого подключен к выходу регистра 18, а п тый вход - к управл ющему входу этого регистра.

Предлагаемое устройство работает следующим образом.

ЭВМ цифровой вычислительной системы инициирует начало проведени  контрол  объектов в системе путем выдачи в устройство адреса первой команды, котора  должна поступить в систему. Код адреса от ЭВМ поступает через первый выход коммутатора 4 на первый вход блока 2 задани  режимов и на информационный вход счетчика 7 этого блока. С выхода счетчика 7 информаци  поступает на дешифратор 8, выходы которого подключены через первый выход блока 2 ко входу блока 3 пам ти команд и блока б пам ти констант, и, следовательно, по сигналу на соответствующей возбужденной шине происходит считывание первой контрольной команды в систему из блока 3 пам ти команд через коммутатор 4 и константы в счетчик 1 из блока 6 пам ти констант (константа указывает длительность до момента выдачи очередной команды). Кроме этого, при возбуждении любой щины дешифратора 8 срабатывает элемент ИЛИ 9, обеспечива  запись в регистр 16 блока 5 команды выдаваемой в систему (сигнал записи поступает по тракту: выход элемента ИЛИ 9, второй выход блока 2, третий вход блока 5, код команды поступает на регистр 16 с первого входа блока 5). Сигнал с выхода Злемента ИЛИ 9 устанавливает триггер 10 в состо ние, при котором потенциал на его выходе обеспечивает подбор на втором входе элемента И12, разреша  прохождение импульсов от генератора 13 на п тый выход блока 2, который соединен со счетным входом счетчика 1. Таким образом, в систему выдаетс  перва  контрольна  команда, в счетчике 1 находитс  код константы, определ ющей врем  до выдачи очередной команды , и, кроме этого, на счетчик начали поступать импульсы дл  отсчета этого времени;

Если за врем  отсчета пришел сигнал из системы о неисправности, он поступает со второго выхода коммутатора 4 на второй вход блока 2 задани  режимов. Со второго входа блока 2 сигнал о неисправности поcrynaef как ч.ерез элемент ИЛИ 11 на триггер 10, сбрасыва  его и тем самым прекраща  прохождение импульсов на счетчик 1, а следовательно, и отсчет временного интервала так и на вход элемента 14 задержки с которого через врем  TI и третий выход блока 2 на четвертый вход блока 5 поступает управл ющий сигнал, обеспечивающий запись кода со счетчика 1 в регистр 17 блока 5. Следовательно, на блок 15 пам ти неисправностей блока 5 поступают информации с регистра 16 блока 2 (в котором хранилась выдаваема  команда) и с регистра 17 блока 2, на котором по вилась информаци  со счетчика, свидетельствующа  о длительности временного интервала, не сосчитанного счетчиком 1, так как прищел сигнал о неисправности. На основании информации, поступивщей с указанных регистров, из блока 15 в регистр 18 блока 2 по сигналу с выхода элемента 14 задержки (врем  Т2 LI) блока 2 через четвертый выход этого блока и п тый вход блока 5 считываетс  код. Этот код указывает адрес наиболее веро тного места возникновени  неисправности в приборах системы и поступает на вход ЭВМ через коммутатор 4.

Если во врем  отсчета сигнал из системы

0неисправности не приходит, то с выхода 2 счетчика 1 снимаетс  сигнал, свидетельствующий о прохождении счета через «О, т. е. интервал отсчитан, и поступает через третий вход блока 2 и элемент ИЛИ 11

f,

на сброс триггера 10, тем самым прекращает счет. Сигнал с третьего входа также поступает на счетный вход счетчика 7 блока

1(используетс  дл  модификации адреса, т. е. увеличивает его на -f 1), и процесс начинаетс  после дешифрации сначала.

Технико-экономическое преимущество предлагаемого устройства заключаетс  в том, что оно обеспечивает значительное расширение возможности устройства, так как реализует автоматическое начало процедуры контрол  по команде из ЭВМ системы с любого адреса, имеющегос  в пам ти устройства , и изменение этого адреса в процессе работы, позвол ет легко наращивать объем проверок и вести их с большой скоростью и достоверностью без участи  в процессе контрол  ЭВМ системы, как правило специализированной и имеющей ограниченный объем пам ти и загруженную логико-временную диаграмму. При этом сигнал с аппаратных средств контрол  используетс  не только дл  фиксации факта неисправности, а также дл  идентификации места ее возникновени , что кроме расширенных возможностей устройства позвол ет на процедуру поиска адреса отказавщего оборудовани  не тратить ресурс ЭВМ систему. Кроме того, очевидна простота подключени  устройства к объектам контрол  и отсутствие необходимости введени  в последнее дополнительных контрольных трактов и специального оборудовани .

Claims (3)

1. Устройство дл  контрол  цифровых систем, содержащее блок задани  режимов, блок пам ти команд и коммутатор, причем первый выход блока задани  режимов соединен со входом блока пам ти команд, выход которого соединен с первым входом коммутатора, группа выходов коммутатора соединена со входами контролируемой системы , группа входов коммутатора соединена с группой выходов контролируемой системы, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет обеспечени  возможности определени  неисправного объекта системы по времени возникновени  сигнала о его неисправности , в него введены блок пам ти констант, счетчик импульсов и блок формировани  адреса неисправности, содержащий регистр команд, регистр кодов времени, блок пам ти неисправностей и регистр результата, причем выход блока пам ти команд, первый выход счетчика импульсов, второй, третий и четвертый выходы блока задани  режимов соединены соответственно с информационным входо.м регистра команд, информационным входом регистра кодов времени, управл ющим входом регистра команд, управл ющим входом регистра кодов времени и управл ющим входом регистра результата блока формировани  адреса неисправности, выход регистра результата соединен со вторым входом коммутатора, первый и второй выходы коммутатора соединены соответственно с первы.м и вторым входами блока задани  режимов, первый и п тый выходы которого соединены соответственно со входом блока пам ти констант и первым входом счетчика импульсов, выход блока пам ти констант соединен со вторым входом счетчика импульсов , второй выход которого соединен с третьим входом блока задани  режимов, причем в блоке формировани  адреса неисправности информационные выходы регистра команд соединены с первой группой входов блока пам ти неисправностей, информационные выходы регистра кодов времени соединены со второй группой входов блока пам ти неисправностей, информационные выходы

которой соединены с группой входов регистра результата.

2. Устройство по п. 1, отличающеес  тем, что блок задани  режимов содержит счетчик импульсов, дешифратор, первый и второй элементы ИЛИ, триггер, элемент И, генератор импульсов и элемент задержки, причем первый вход блока соединен с информационными входами счетчика импульсов , выходы которого соединены с группой входов дешифратора, выходы дешифратора соединены со входами первого элемента ИЛИ и  вл ютс  первым выходом блока, выход первого элемента ИЛИ соединен с первым входом триггера и  вл етс  вторым выходом блока, второй вход блока соединен с первым входом второго элемента ИЛИ и входом элемента задержки, первый и второй выходы которого  вл ютс  соответственно третьим и четвертым выходами блока, третий вход блока соединен с управл ющим входом счетчика импульсов и вторым входом второго элемента ИЛИ, выход которого соединен со вторым входом триггера, выход генератора импульсов соединен с первым входом элемента И, выход триггера соединен со вторым .входом элемента И, выход которого  вл етс  п тым выходом блока.

Источники информации, прин тые во внимание при экспертизе

1.Патент США № 2824923, кл. G 06 F 11/10, опублик. 1974.

2.Патент Франции № 2201784, кл. G 06 F 11/10, опублик. 1974.

3.Авторское свидетельство СССР

№ 404089, кл. G 06 F 11/02, 1973 (прототип).