SU953744A1 - Резервированный делитель частоты следовани импульсов - Google Patents

Резервированный делитель частоты следовани импульсов Download PDF

Info

Publication number
SU953744A1
SU953744A1 SU813266372A SU3266372A SU953744A1 SU 953744 A1 SU953744 A1 SU 953744A1 SU 813266372 A SU813266372 A SU 813266372A SU 3266372 A SU3266372 A SU 3266372A SU 953744 A1 SU953744 A1 SU 953744A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
pulse
inputs
pulses
Prior art date
Application number
SU813266372A
Other languages
English (en)
Inventor
Михаил Степанович Мамченко
Original Assignee
Сибирский Институт Земного Магнетизма,Ионосферы И Распространения Радиоволн Со Ан Ссср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сибирский Институт Земного Магнетизма,Ионосферы И Распространения Радиоволн Со Ан Ссср filed Critical Сибирский Институт Земного Магнетизма,Ионосферы И Распространения Радиоволн Со Ан Ссср
Priority to SU813266372A priority Critical patent/SU953744A1/ru
Application granted granted Critical
Publication of SU953744A1 publication Critical patent/SU953744A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) РЕЗЕРВИРОВАННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ
1
Изобретение относитс  к импульсной технике и может быть применено в врем импульсных системах при повышенных требовани х к их надежности.
Известен резервированный делитель частоты, содержащий в каждом из трех каналов делени  счетчик импульсов, дешифратор , триггеры, элемент И-НЕ, инвертор и мажоритарные элементы l.
Недостаток устройства - низка  надеж-ю ность, так как возможно получение ложных импульсов на выходе мажоритарного элемента при сбое всех трех каналов.
Наиболее близким по технической сущности к изобретен  вл етс  рвзерв{фо- 15 ванный делитель частоты следовани  импульсов , содержаший три канала делени , каждый из которых состоит из элемеига эквивалентности и счетчика импульсов, счетный вход которого соединен с вход- М ной шиной, а Выход - с соответствующим входом мажоритарного элемента, остальные входы которого соединены с одноименными входами мажоритарных элементов остальных каналов делени , выход с первым Входом элемента эквивалент- / ности, второй вход которого соединен с выходом счетчика импульсов, а выход со стробирующим входом счетчика импульсов 2J.
Недортаток известного устройства невысока  надежность, так как возможно по вление на выходе ложных импульсов.
Цель изобретени  - повышение надежности работы устройства.

Claims (2)

  1. Поставленна  цель достигаетс  тем, что в резервированный делитель частоты следовани  импульсов, содержащий три канала делени , каашый из которых состо кт из элемента эквивалентности, первый вход котсфого соединен с выходом мажоритарного элемента, второй вход - с выходом счетчика импульсов, входом мажорит ного элемента данного канала делени  и одноименными входами мажоритарных элементов остальных каналов делени , а выход элемента эквивалентности соединен со строб{фующим входом счетчлка импул1лов, счстцый вход которого подключен к входной 1лине, введены дополнительный мг1жоритарный элемент, генератор тактовых имнульсов и поканально формирователь длительности импульсов первый вход которого соединен с выходом счетчика импульсов этого же канала деле ни , а второй вход - с выходом генерато ра тактовых импульсов, при этом входы дополнительного мажоритарного элемента соединены с выходами всех формирове телей длительности импу ьсов, а каждый ИЗ которых включает в себ  регистр сдви га на двух D -триггерах и элемент U , первый и второй входы которого соедине иы с инверсным выходом второго D - триггера и пр мым выходом первого D триггера , О и С-входы которого  вл ютс  первым и вторым входами формировател  длительности импульсов, .а выход элемента И  вл етс  выходом формировател  длительности импульсов. На фиг. 1 представлена структурна  схема устройства; на фиг, 2 - вьшолнение формировател  длительности импульсов; на фиг. 3 - временна  диаграмма, по сшюща  работу формировател . Устройство содержит три канала делени  1-3, каждый из которых состоит из элемента 4 эквивалентности, счетчика 5 импульсов на триггерах 6 и 7 и мажоритарного элемента 8 и формировател  9 длительности импульсов, дополнительный мажоритарный элемент 1О, генератор 11 тактовых импульсов. Формирователь длительности импульсо содержит регистр 12 сдвига на D -триггерах 13 и 14 и.элемент U 15. Устройство работает следующим обраИмпульсы входной частоты поступают на счетные входы счётчиков 5 всех кана лов делени . На входы каждого мажорита ного элемента 9 по ступают импульсы с выходов счетчиков 5 всех трех каналов делени . При синхронной работе каналов сигнал выхода счетчика бис выхода мажоритарного элемента 8, поступающие на соответствующие входы элемента 4 эквивалентности, совпадают. Сигнал с выхода элемента 4 поступает на стробир ющий вход счетчика 5, не преп тству  пересчету входных импульсов. При сбое в одном канале делени  и при синхронно работе двух остальных сигнал с выхода счетчика 5 канала 1 не совпадает с выходным сигналом мажоритарного элемента 8, в результате сигнал с выхода эле мента 4, поступа  на стробируюший вход счетчика 5, oaiipeiuaoT пересчет импульсов до тех пор, покасигнал с; В)1ход) счетчика 5 не будет совпадать с сигналом .мажоритарного элемента этого канала. Импульсы с каналов 1-3, поступившие па входы формирователей 9, с выходов которых поступают на дополнительный мажоритарный элемент 1О. Рассмотрим подробнее работу формировател  длительности импульсов. С пр мого выхода первого разр да и с инверсного выхода второго разр да регистра 12 потенциалы поступают на элемент U 15 и далее на вход дополнительного общего мажоритарногоэлемента. Длительность Нормированных импульсов определ етс  тактовой частотой и прив зана к началу нормируемого импульса. На фиг. 3 приведены временные анаграммы, по сн ющие работу формировател  9, по которой можно судить, что импульсы могут занимать только дискретные места между соседними тактами. Рассмотрим наиболее неблагопри тный случай сбо , когда один из отказавших каналов делени  имеет на вйосоде ложную логическую единицу или при неисправности схемы коррекции, приводзшлей к частичному перекрытию во времени выходных импульсов, на выходе мажоритарных элементов 8 по вл ютс  ложные импульсы. Дл  исключени  попадани  ложных импульсов на выходную шину служит формирователь 9, а так как нормированные по длительности импульсы полностью совпадают или не совпадают во времени, то на вь(ходе элемента Ю импульсы присутствуют только в случае синхронной работы не менее двух каналов . Таким образом, формирователь длительности импульсов совместно с дополнительным мажоритарным элементом ис,-ключают возможность по влени  ложных импульсов на выходной шине при сбо х в каналах делени , что повышает надежность резервированного делител  частоты следова1ш  импульсов. Формула изобретени  1. Резервированный делитель частоты следовани  импульсов, содержаицсй три канала делени , каждый из которых состо ит из элемента эквивалентности, порв1,1й вход которого соединен с выхохюк мажоритарного элемента, второй rvxon - с Выходом счетчика импулы;оп, влолом ма соритпр}юго элемента д илого канал  595 делени  н одноименными входами мажоритарных элементов остальных каналов делени , а выход элемента эквивалентности соединен со стробирующим входом счетчика импульсов, счетный вход кагоре го подключен к входной шине.о т л и чающийс  тем, что, с целью повышени  надежности работы, в него введены дополнительный мажоритарный элемент , .генератор тактовых импульсов и поканально формирователь длительности импульсов, первый вход которого соединен с выходом счетчика импульсов этого же канала делени , а второй вход - с вы ходом генератора тактовых импульсов, при этом входы дополнительного мажоритарного элемента соединены с выходами всех формирователей длительности им пульсов.
    1Дт
    Фиг. J
    S
    Ю
    I 4 2. Делитель по п. 1, о т л и ч а ю щ и и с   тем, что формирователь длительности импульсов содержит регистр сдвига на двух D -триггерах и элемекгг и , первый и Второй входы которого соединены с инверсным выходом второго D триггера и пр мым выходом первого -D -т триггера, Д и С-входы которого  вл вотс  первым и вторым входами фсрмировател  длителшости импульсов, а выход элемен:та U  вл етс  выходом формировател  длительности импульсов. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 601828, кл. Н ОЗ К 23/О2, 1975.
  2. 2.Авторское свидетельство СССР 645282, КЛ..Н 03 К 23/02, 1977.
    Фиг.1
    ,ь, I I I I I I I I I И I I I I I I
    КаналГ
    Q/ U2
    I
    Ф(г.З
    1
SU813266372A 1981-01-04 1981-01-04 Резервированный делитель частоты следовани импульсов SU953744A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813266372A SU953744A1 (ru) 1981-01-04 1981-01-04 Резервированный делитель частоты следовани импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813266372A SU953744A1 (ru) 1981-01-04 1981-01-04 Резервированный делитель частоты следовани импульсов

Publications (1)

Publication Number Publication Date
SU953744A1 true SU953744A1 (ru) 1982-08-23

Family

ID=20949889

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813266372A SU953744A1 (ru) 1981-01-04 1981-01-04 Резервированный делитель частоты следовани импульсов

Country Status (1)

Country Link
SU (1) SU953744A1 (ru)

Similar Documents

Publication Publication Date Title
SU1109073A3 (ru) Устройство дл контрол синхросигналов
SU953744A1 (ru) Резервированный делитель частоты следовани импульсов
US3688200A (en) Automatic clock pulse frequency switching system
SU1075433A1 (ru) Приемник команд стаффинга
SU1042184A1 (ru) Резервированное пересчетное устройство
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU1764202A1 (ru) Трехканальное мажоритарно-резервированное устройство
SU1234957A1 (ru) Цифровой селектор временного положени импульсов
SU1132291A1 (ru) Устройство дл регистрации сигналов неисправности
SU1024922A1 (ru) Устройство дл контрол неисправностей
SU1256195A1 (ru) Счетное устройство
SU1109910A1 (ru) Резервированный делитель частоты
SU550632A1 (ru) Устройство управлени обменом информацией
SU621114A1 (ru) Устройство контрол поэлементной синхронизации
SU1183970A1 (ru) Сигнатурный анализатор
SU1022206A1 (ru) Устройство дл индикации
SU1444776A1 (ru) Сигнатурный анализатор
SU1094151A1 (ru) Мажоритарное устройство
SU815948A2 (ru) Датчик испытательных комбинацийпАРАллЕльНОгО КОдА
SU1247876A1 (ru) Сигнатурный анализатор
SU1192139A1 (ru) Счетное устройство с исправлением сбоев (его варианты)
SU1163473A1 (ru) Резервированный делитель частоты
SU520717A2 (ru) Датчик испытательных комбинаций параллельного кода
SU1265993A1 (ru) Распределитель импульсов с контролем
SU1430956A1 (ru) Многоканальный сигнатурный анализатор