Claims (2)
Однако дл достижени максимальной стабильности, выдержки времени при больших интервалах необходимо задаватьс большим коэффициентом делени тактирукацей частоты, обычно стабилизированной 394 кварцем, и использовать дп этого пересчетное устройство с большим количеством разр дов. Кроме того, в запоминающем устройстве дл хранени запрограммированного времени используетс регистр, содержащий большое количество разр дов дл запоминани точного времени. Целью изобретени вл етс сокращение аппаратных затрат дл достижени максимальной стабильности выдержки реле времени. казанна цель достигаетс тем, что в программное реле времени, содержащее генератор тактовых импульсов, счетчик, первый и второй линейные дешифраторы, регистр пам ти, генератор управл ющего сигнала, компаратор, триггерное устройство , две группы элементов И и два элемента ИЛИ, введен матричный дешифрато при этом первые входы матричного дешиф ратора соединены с выходами первого ли нейного Дешифратора, вход которого соединен с выходом счетчика, соединенного входом с выходом генератора тактовых импульсов, соответствующие выходы матричного дешифратора через первую группу элементов И соединены с первыми входами элементов И второй группы, пер ва часть выходов которых соединена с входами первого элемента ИЛИ, а втора часть - с входами второго элемента ИЛИ к вторым входам второй группы элементов И подключены соответствующие выхо ды второго линейного дешифратора, вход которого соединен с выходом регистра пам ти, выход первого элемента ИЛИ сое динен с первым входом триггерного устройства , выход второго элемента ИЛИ с вторым вх:одом триггерного устройства и с первым ВХОДОМкомпаратора, второй вход которого соединен с выходом триг- герного устройства, а выход,- с входом генератора управл ющего сигнала, выходом соединенного с входом генератора тактовых импульсов, при этом второй вы ход генератора управл ющего сигнала под ключен к выходной клемме устройства. На чертеже приведена функциональна электрическа схема устройства. Устройство содержит генератор 1 так товых импульсов, счетчик 2 импульсов, первый линейный дешифратор 3, матричный дешифратор 4, триггерное устройств 5, компаратор 6, первый элемент ИЛИ 7 второй элемент ИЛИ 8, первую группу элементов И 9, вторую группу элементов И 10, регистр 1 1 пам ти, второй линей44 ный дешифратор 12, генератор 13 управл ющего сигнала, выходную клемму 14. Счетчик 2 импульсов и первый линейный дешифратор 3 вл ютс элементами пересчетного устройства и служат дл подачи на входы матричного дешифратора множества последовательностей импульсов различных длительностей, кратных Длительност м импульсов задающего генератора 1. Матричный дешифратор 4 служит дл образовани наборного пол импульсов различных длительностей с целью дальнейщего получени с помощью элементов И последовательностей импульсов с расчетными периодами ( Т ), Триггерное устройство 5 служит дл получени из двух последовательностей импульсов с периодом Tj . и разностью фаз л Т одной последовательности импульсов с периодом Т - зТ. Регистр 11 пам ти служит дл хранени кода пор дкового номера предварительно запрограммированногс времени включени внешней нагрузки. Линейный дешифратор 12 служит дл преобразовани кода числа, поступаюше- го на вход в управл ющий сигнал только на одном из выходов. Генератора 13 управл ющего сигнала служит дл формировани импульсов подключени внешней нагрузки, отключени генератора тактовых импульсов и приведени в исходн.ое состо ние всех конечных автоматов устройств, кроме регистра пам ти и второго линейного дешифратора Компаратор б служит дл сравнени двух последовательностей импульсов с периодами Т HTjj- дТ. Работа реле времени основана на принципе сравнени двух пос ледова те импульсов с большой скважностью. Совпадение импульсов происходит через врем , равное сумме частного от делени , квадрата периода импульсов на длительность импульсов тактирующего генератоа и посто нной величины, т.е. Отсюда T., где tji - заданное врем ; 4Т - длительность импульсов тактиру . юшего генератора; Т - длительность расчетного периода; С п С - Д Т -, 59 С - посто нна вепичина, имеюща конкретное значение дл каждого из периодов Tj , обусповпенна работой дегттепей первого линейного дешифратора. Устройство запускаетс подачей коман ды Запуск на генератор 13 управл ющих сигналов. Команда Запуск вл етс началом отсчета временного интервала , вырабатываемого устройством. Импульсы с задающего генератора поступают на пересчетное устройство, состо щее из источни са 2 импульсов и первого линейного дешифратора 3, при этом на каждом из выходов дешифратора 3 по вл ютс последовательности импульсов различных частот, кратные частоте задающего генератора. Количество выходов дешиф ратора 3 определ етс максимальной длительностъю последовательности импульсов , необходимой Дл получени максимап него времени задержки. Указанные последовательности импульсов поступают на входы матричного дешифратора, на вторые входы которого подаютс команды управлени наборным полем. Эти команды необ ходимы дл получени определенного количества опорных импульсов {определ емого программой), с помощью которых в дальнейшем образуютс пары последо- вательностей импульсов с периодами Т йТ и Т., например, если по заданной программе, код одного из времени которой записан в регистре 11, необходимо п ть последовательностей импупьсов с коэффициентом делени 3%две с коэффициентом Делени 7, а остальных последовательностей по одной, то необходимое количество команд управлени будет равн тьс максимальному числу, т.е. п ти. С ПОМОЩЬЮ первой группы элементов И производитс заданный программой жес кий набор пар последовательностей импульсов с периодом Т и разностью фаз ДТ Кажда из пар последовательностей импульсов должна реализовыватьс в каждом конкретном случае, который определ етс наличием сигнала на одном из выходов второго линейного дешифратора 12 и кодом, записанным в регистре 11. Одна из выбранных последовательностей через второй элемент ИЛИ 8 поступает на первый вход компаратора 6, в то же врем на триггериое устройство 5 подаютс одноврюменно две выбранные последователь ности с разностью фаз ДТ, и оно формирует третью последовательность с периодом , меньшим на д Т, котора поступает на второй вход компаратора 6. При совпадении импульсов компаратор 6 выдает сигнал, поступающий на генератсф 13 управл ющих сигналов, который подключает внешнюю нагрузку, откшочает задающий генератор 1 и приводит в исходное состо ние все конечные автоматы устройства, кроме регистра пам ти и второго линейного дешифратора Дл изменени задержки реле времени в регистр 11 пам ти может быть записан соответствующий кед. Основными технико-экономическими преимуществами предлагаемого изобретени перед известными вл етс введение в устройство делителей частоты, пестро- : енных на принципе сравнени двух последовательностей импульсов большой скважности с незначительно отпмчающимис периодами , в св зиС чем по вл етс возможность получить мингоу альное по аппаратным затратам реле времени, формирующее большие временные интервалы и сохран ющее максимальную стабипыюсть. Изобретение целесообразно испольэо- ватъ в программно-временных устройствах различных областей техники. Формула изобретени Программное реле времени, содержащее генератор тактовых импульсов, счетчик , первый -и второй линейные дешифраторы , регистр пам ти, генератор управл ющего сигнала, компаратор, триггерное устройства, две группы элементов И и два элемента ИЛИ, отличающеес тем, что, с целью сокращени аппаратных затрат, в него введен матричный дешифратор, при этом первые входы матричного дешифратора соединены с выходами первого линейного дешифратора, . вход которого соединен с выходом счетчика , соединенного входом с выходом генератора тактовых импульсов, соответствующие выходы матричного дешифратора через первую группу элементов И срединень с первыми входами элементов И второй группы, перва часть выходов которых соединена с выходами первого элемента ИЛИ, а втора часть - с входами второго элемента ИЛИ, к вторым входам элементов И второй группы под слючены соответствующие выходы второго линейного дешифратора, вход которого соединен с выходом регистра пам ти, выход первого элемента ИЛИ соединен с первым входом триггерного устройства, выход второго элемента ИЛИ - с вторым входом 94 триггерного устройства и с первым входом компаратора, второй вход которого соединен, с выходе триггерного устройства , а выход - с входом генератора управл ющего сигнапа, соединенного выходом с входом генератора тактовых импульсов , при этом второй выход генерато- ра управл ющего сигнапа подключен к выходной кпемме устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 720557, кл. Н 01 Н 47/18, 04.11.77. However, in order to achieve maximum stability, the time delay at long intervals must be set by a large frequency division ratio of the clock frequency, usually stabilized by 394 quartz, and dp of this scaler must be used with a large number of bits. In addition, the memory for storing the programmed time uses a register containing a large number of bits to store the exact time. The aim of the invention is to reduce hardware costs in order to achieve maximum stability of the time delay. The causal goal is achieved by the fact that a software time relay containing a clock pulse generator, a counter, first and second linear decoders, a memory register, a control signal generator, a comparator, a trigger device, two groups of AND elements and two OR elements, is entered. the first inputs of the matrix decoder are connected to the outputs of the first linear decoder, the input of which is connected to the output of a counter connected to the output of a clock generator, the corresponding outputs are matrix About the decoder through the first group of elements And connected to the first inputs of elements And the second group, the first part of the outputs of which are connected to the inputs of the first element OR, and the second part - to the inputs of the second element OR to the second inputs of the second group of elements And connected the corresponding outputs of the second linear the decoder, the input of which is connected to the output of the memory register, the output of the first element OR is connected to the first input of the trigger device, the output of the second element OR to the second input: the trigger device and the first INPUT the comparator, the second input of which is connected to the output of the trigger device and the output, to the input of the control signal generator, the output connected to the input of the clock pulse generator, while the second output of the control signal generator is connected to the output terminal of the device. The drawing shows the functional electrical circuit of the device. The device contains a generator of 1 so-called pulses, a pulse counter 2, a first linear decoder 3, a matrix decoder 4, a trigger device 5, a comparator 6, the first element OR 7 the second element OR 8, the first group of elements AND 9, the second group of elements AND 10, a register 1 1 memory, second linear decoder 12, control signal generator 13, output terminal 14. Pulse counter 2 and first linear decoder 3 are elements of a scaler and are used to supply a plurality of sequences to the matrix decoder inputs pulses of different durations, multiples of the pulse durations of the master oscillator 1. Matrix decoder 4 serves to form a typing field of pulses of different durations for further obtaining with the help of elements AND sequences of pulses with calculation periods (T). Trigger device 5 serves to obtain from two sequences of pulses with a period of tj. and the phase difference l T of the same sequence of pulses with the period T - zT. Memory register 11 serves to store the code number of a sequence number of a preprogrammed external load on time. Line decoder 12 serves to convert the code of the number received at the input to the control signal at only one of the outputs. The control signal generator 13 serves to generate pulses connecting an external load, disconnecting the clock generator and resetting all the state machines of the devices except the memory register and the second linear decoder. Comparator b is used to compare two sequences of pulses with periods T HTjj - dT. The operation of the time relay is based on the principle of comparing two last pulses with a high duty cycle. The coincidence of the pulses occurs after a time equal to the sum of the quotient of the division of the square of the period of the pulses by the duration of the pulses of the clock generator and a constant value, i.e. Hence T., where tji is the given time; 4T is the pulse duration of the clock. second generator; T - the duration of the billing period; С п С - Д Т -, 59 С is a constant form of vepichina, which has a specific meaning for each of the periods Tj, caused by the work of tar filters of the first linear decoder. The device is started by sending the command Run to the generator 13 control signals. The Start command is the origin of the time interval generated by the device. The pulses from the master oscillator are fed to a scaling device consisting of a source of 2 pulses and the first linear decoder 3, and at each of the outputs of the decoder 3 there appear sequences of pulses of different frequencies that are multiple to the frequency of the master oscillator. The number of outputs of the decoder 3 is determined by the maximum duration of the sequence of pulses required to obtain the maximum delay time. The indicated pulse sequences are fed to the inputs of the matrix decoder, to the second inputs of which control commands of the dial field are sent. These commands are necessary to obtain a certain number of reference pulses {defined by the program), with the help of which further pairs of pulse sequences with periods TjT and T are formed, for example, if a given program whose code is of one time is recorded in the register 11, it is necessary to have five sequences of impuses with a division factor of 3% two, with a division factor of 7, and the remaining sequences one by one, then the necessary number of control commands will be equal to the maximum number, i.e. five With the help of the first group of elements I, a rigid set of pulse sequence pairs with a period T and a phase difference DT is set by the program. Each of the pulse sequence pairs must be implemented in each specific case, which is determined by the presence of a signal at one of the outputs of the second linear decoder 12 and the code recorded in register 11. One of the selected sequences through the second element OR 8 is fed to the first input of the comparator 6, while the trigger device 5 is simultaneously delivered to the trigger two selected sequences with a phase difference DT, and it forms a third sequence with a period less by q T, which goes to the second input of the comparator 6. When the pulses coincide, the comparator 6 outputs a signal to the control signal 13 that connects the external load, opens master oscillator 1 and resets all state machines of the device, except the memory register and the second linear decoder. To change the time relay delay, memory register 11 can be written according to There is an exercise shoe. The main technical and economic advantages of the present invention over the known ones are the introduction of frequency dividers into the device, which are variegated on the principle of comparing two sequences of pulses of high duty cycle with slightly otmchchayuschimi periods, in connection with which it is possible to obtain a relay with a minimum hardware cost. forming long time intervals and preserving maximum stability of stamina. The invention is expediently used in software-time devices of various technical fields. A software time relay comprising a clock, a counter, a first and a second linear decoder, a memory register, a control signal generator, a comparator, a trigger device, two groups of AND elements, and two OR elements, characterized in that reduce hardware costs, it introduced a matrix decoder, with the first inputs of the matrix decoder connected to the outputs of the first linear decoder,. the input of which is connected to the output of the counter connected by the input to the output of the clock pulse generator, the corresponding outputs of the matrix decoder through the first group of elements AND the midpoint of the first inputs of the elements AND of the second group, the first part of the outputs of which are connected to the outputs of the first element OR, and the second part - with the inputs the second element OR, to the second inputs of the elements AND the second group, the corresponding outputs of the second linear decoder, whose input is connected to the memory register output, are output, the output of the first element This OR is connected to the first input of the trigger device, the output of the second element OR is connected to the second input 94 of the trigger device and to the first input of the comparator, the second input of which is connected to the output of the trigger device, and the output to the input of the control signal generator connected to the input clock generator, while the second output of the control signal generator is connected to the output terminal of the device. Sources of information taken into account in the examination 1. USSR author's certificate number 720557, cl. H 01 H 47/18, 04.11.77.
2.Патент Японии № 48-1О8764, кл. Н 01 Н 43/ОО (прототип).2. Japanese Patent No. 48-1О8764, cl. H 01 H 43 / OO (prototype).