Изобретение относитс .к импульсной и вычислительной технике и может быть использовано, например при построении запоминающих устройств на МДПтранзисторах . Известен дешифратор адреса, содержащий входные МДП-транзисторы, нагрузочный МДП-транзистор, МДП-транзистор св зи и конденсатор, стоки входных транзисторов подклочены к истоку нагрузочного транзистора, сток нагрузоч ного транзистора подсоединен к шине источника питани , а затвор объединен с затвором транзистора св зи и с первым выводом конденсатора, исток г. транзистора св зи соединен с выходной шиной, а второй вывод конденсатора подключен к шине управлени f1 J, Недостатком этого устройства вл етс сложность конструкции. Наиболее близким к изобретению по технической сущности вл етс дешифратор адреса, содержащий входные МДПтранзисторы , нагрузочный МДП-транзистор , МДП-транзистор св зи, выходной МДП-транзистор и первый и второй конденсаторы, затворы входных МДПтранзисторов , истоки которых соединены с общей Шиной, подключены к входным шинам,объединенные стоки входных МДП-транзисторов подключены к истоку МДП-транзистора св зи и к истоку нагрузочного МДП-транзистора, затвор и сток которого соединены соответственно с первой шиной управлени и с шиной источника питани , первые выводы конденсаторов объединены и подключены к истоку МДП-транзистора св зи и к затвору выходного МДП-транзистора , сток которого соединен с второй обкладкой первого конденсатора, а исток подключен к второй обкладке второго конденсатора и к выходной шине .С2. Недостатком известного устройства вл етс низка надежность функцио- ; нировани . Цель изобретени - повышение надежности функционировани устройства. Поставленна цель достигаетс тем, что в дешифратор адреса, содержащий входные М/Ц1 транзисторы, нагрузочный МДП-транзистор, МДП-транзистор св зи, выходной МДП-транзистор и первый и второй конденсаторы, затворы входных МДП-транзисторов, истоки которых соединены с общей шиной, подключены к входным шинам, объединенные стоки входных МДП-транзисторов подключены к; стоку МДП-транзистора св зи и к истоку нагрузочного МДП-транзистора, затвор и сток которого соединены соотзетственно с первой шиной управлени и с шиной источника питани , первые выводы конденсаторов объединены и подключены к источнику МДП-транзистора св зи и к затвору выходного МДПтранзистора , сток которого соединен с второй обкладкой первого конденсат тора, а исток подключен ко второй обкладке второго конденсатора и к вы ходной шине, введены дополнительный выходной МДП-транзистор и дополнител ный конденсатор, включенный между . стоком МДП-транзистора св зи и общей шиной стбк выходного МДП-транзистора подключен к первой шине управлени объединенные затворы МДП-транзистора св зи и дополнительного выходного МДПтранзистора , исток и сток которого соединены соответственно с общей шиной и выходной шиной, подключены к второй шине управлени . На чертеже приведена принципиальна схема устройства. Дешифратор адреса содержит входные МДП-транзисторы 1, нагрузочный МДП-транзистор 2, МДП-транзистор 3 св зи, выходной МДП-транзистор , первый 5 и второй 6 конденсаторы, дополнительный выходной МДП-транзист тор 7 и дополнительный конденсатор 8. Згтворы входных МДП-транзисторов 1соединены с входными шинами 9 сто нагрузочного МДП-транзистора 2 подключен к шине 10 источника питани , сток выходного МДП-транзистора 4 и затвор нагрузочного МДП-транзистора 2соединены с первой шиной 11 управлени , объединенные затворы М/Ц1-тран зистора 3 св зи и дополнительного вы ходного МДП-транзистора 7 подключены к второй шине 12 управлени , исток выходного МДП-транзистора и сток дополнительного выходного МДП-транзистора 7 соединены с выходной шиной 13Дешифратор адреса работает следующим образом. Во врем действи сигнала выбора кристалла, подаваемого :на первую шиг ну 11 управлени , транзистор 3 св зи закрыт. На входные шины 9 при этом подаютс низкие уровни напр жени и входные транзисторы 1 также заперты. Через открытый нагрузочный транзистор 2 осуществл етс зар д до высокого Уровн напр жени дополнительного конденсатора 8. По окончании действи сигнала выбора кристалла, нагрузочный транзистор 2 закрываетс , на входные шины 9 подаетс адресна информаци , а на вторую шину 12 управлени подаетс сигнал, инверсный по отношению к сигналу выбора кристалла. Дополнительный выходной транзистор 7 открывает-; с , обеспечива низкий уровень напр жени на выходной шине 13. Состо ние входных транзисторов 1 определ етс адресной информацией. При этом возможны два случа , когда транзисторы 1 закрыты и хот бы один из входных транзисторов 1 открыт. В первом случае возможность разр да дл дополнительного конденсатора 8 отсутствует. Через открытый транзистор 3 св зи осуществл етс зар д до высокого уровн напр жени конденсаторов 5 и 6. Величина емкости дополнительного конденсатора 8 выбираетс с тем расчетом, чтобы в процессе перераспределени зар да между конденсаторами 5 и 6 и дополнительным конденсатором 8 суммарное напр жение было больше значени порогового напр жени используемых МДП-транзисторов. С приходом сигнала выбора кристалла на первую шину 11 управлени транзистор 3 св зи и дополнительный выходной транзистор 7 закрываютс , и через открытый выходной транзистор осуществл етс передача высокого уровн напр жени , примерно равного амплитуде сигнала выбора кристалла, на выходную шину 13. Одновременно зар жаетс дополнительный конденсатор 8, обеспечива готовность к следующему циклу приема информации. Во втором случае, когда хот бы один из входных транзисторов 1 открыт, дополнительный конденсатор 8 и конденсаторы 5 и 6 разр жаютс до низкого уровн напр жени . С приходом синхро низирующего сигнала выбора кристалла на первую шину 11 управлени , выходной транзистор t будет закрыт и на выходной шине 13 сохранитс низкий уровень напр жени . Так «е как и в первом случае, при дейтсвии сигнала выбора кристалла происходит зар д дополнительного конденсатора 8, что обеспечивает готовность дешифратора к новому циклу приёма адресной инфор мации. Дополнительный выходной транзисто 7 осуществл ет разр д нагрузочной емкости, подключенной к .выходной шине 13 во врем действи сигнала выбо ра кристалла и исключает,.таким обрззом , по вление на выходе дешифрато ра ложной информации, что ведет к вы сокой помехоустойчивости дешифратора . Вместе с тем, дешифратор характе ризуетс простотой управлени , отсут ствием статической потребл емой мощности , отсутствием статических инвер торов, что и обусловливает высокую надежность функционировани предлагаемого устройства. Формула изобретени Дешифратор адреса, содержащий входные МДП-транзисторы, нагрузочный МДП-транзистор, МДП-транзистор св зи выходной МДП-транзистор и первый и второй конденсаторы, затворы входных МДП-транзисторов, истоки которых соединены с общей шиной, подключены к входным шинам, объединённые стоки входных МДП-транзисторов подключены к стоку МДП-транзистора св зи и. к истоку нагрузочного МДП-транзистора, затвор и сток которого соединены соответственно с первой шиной управлени и с шиной источника питани , первые выводы конденсаторов объединены и подключены к истоку МДП-транзистора св зи и к затвору выходного МДП-транзистора , сток которого соединен с второй обкладкой первого конденсатора, а исток подключен к второй обкладке второго конденсатора и к выходной , отличающийс тем, что, с целью повышени надежности функционировани , в него введены дополнительный выходной МДП-транзистор и дополнительный конденсатор, включенный между стоком МДП-транзистора св зн и об-.-, щей шиной, сток выходного МДП-транзист тора подклочен к первой шине управлени , объединенные затворы МДП-транзистора св зи и дополнительного выходного МДП-транзистора, исток и сток которого соединены соответственно с общей ши. ной и выходной шиной, подключены к второй шине управлени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР ,-кл. Н 03 К 17/вО, 29.06.77