SU936422A1 - Multichannel frequency-to-code converter - Google Patents
Multichannel frequency-to-code converter Download PDFInfo
- Publication number
- SU936422A1 SU936422A1 SU802992478A SU2992478A SU936422A1 SU 936422 A1 SU936422 A1 SU 936422A1 SU 802992478 A SU802992478 A SU 802992478A SU 2992478 A SU2992478 A SU 2992478A SU 936422 A1 SU936422 A1 SU 936422A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- period
- integrator
- periods
- Prior art date
Links
Landscapes
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Description
(54) МНОГОКАНАЛЬНЫЙ ПРРОБРАЗОВАТЕШЬ (54) MULTICHANNEL PROCESS
1one
Изобретение относитс к автоматике и вычислительной текнике, в частности к устройствам преобразовани частот в коды.The invention relates to automation and computing technology, in particular, to devices for converting frequencies to codes.
Известен многоканальный преобразователь частот в коды, содержащий приемНИКИ информации, блок синхронизации и реверсивный счетчик, подключенные к блоку управлени ClJ A multichannel frequency converter into codes is known, which contains information receivers, a synchronization unit and a reversible counter connected to the ClJ control unit.
Недостатком его вл ютс ограничен- .ные функциональные возможности.The disadvantage of it is limited functionality.
Наиболее близким по технической сущности к изобретению вл етс преобразователь , содержащий приемники информации , коммутатор, блок синхронизации, реверсивный счетчик и интегратор, подключенные :к блоку управлени 2 .The closest in technical essence to the invention is a converter comprising information receivers, a switch, a synchronization unit, a reversible counter, and an integrator connected: to the control unit 2.
Недостатком этого устройства вл етс то, что его нельз использовать дл многоканального преобразовани частот 20 сигналов со случайной фазой, так как в нем код частоты формируетс в резуль тате сравнени фаз входного и восстановленного из кода сигналов. Поэтому ЧАСТОТЫ В КОДA disadvantage of this device is that it cannot be used for multichannel frequency conversion of 20 signals with a random phase, since in it the frequency code is formed by comparing the phases of the input and restored from the code of signals. Therefore, the frequency in the code
при скачках фазы входного сигнала нарушаетс фазова синхронизаци входного и выходного сигналов, что снижает точность преобразовани при редких скачках фазы и приводит к полной недостоверности кодов при частых скачках фазы.during phase jumps of the input signal, the phase synchronization of the input and output signals is disturbed, which reduces the conversion accuracy with rare phase jumps and leads to complete unreliability of codes with frequent phase jumps.
Цель изобретени - расширение функциональных возможностей з счет возможности многоканального преобразовани частот сигналов со случайной фазой в коды.The purpose of the invention is to expand the functionality of the possibility of multichannel frequency conversion of signals with a random phase into codes.
Поставленна цель достигаетс тем, что в многоканальный преобразователь, содержащий т приемников информации, блок управлени , первый выход которого подключен к управл ющему входу коммутатора , блок синхронизации, управл ющий вход которого соединен со вторым выходом блока управлени и управлвпощими входами реверсивного счетчика и интегратора , выход реверсивного счетчика под-, ключей к первому входу интегратора, второй вход которого соединен с входом реверсивного счетчика и выходом блока синхронизации, введены m счетчиков периодов сигналов, вычитатель периодов, преобразователь период - частота и блок св зи с ЭВМ, причем выход каждого из приемников информаш1и соединен со вхо дом соответствующего счетчика периода сигнала, счетные входы всех счетчиков периодов сигналов объединены и подключены к третьему выходу блока управлени , выходы счетчиков периодов сигналов подключены ко входам коммутатора, выход которого соединен с одним из вхо дов вычитател периодов, другой вход которого подключен к выходу интегратора и первому входу преобразовател период - частота, выход которого подключен к входу блока св зи с ЭВМ, выход вычитател периодов подключен ко входу блока синхронизации, управл ющие входы вычитател периодов, преобразовател период -частота и блока св зи с ЭВМ сое дин нысовторым выходом блока управлени . На фиг. 1 представлена структурна схема многоканального преобразовател частоты в код; на фиг. 2 - временна диаграмма работы одного канала. Преобразователь содержит m приемников 1 информации, каждый из которых подключен к соответствующему счетчику 2 периода сигнала. Выходы m счетчиков 2 соединены со входами 1& ммута1 тора 3| выход которого подключен к одному из входов вычитател 4 периодов. Выход вычитател 4 периодов соединен через блок 5 синхронизации со входами реверсивного счетчика 6 и интегратора 7 Другой вход интегратора 7 подключен к выходу реверсивного счетчика 6, К выхо ду интегратора 7 подключены второй вхо вычитател 4 периодов и вход, преобразовател 8 период - частота, выход которого соединен с блоком 9 св зи с ЭВМ Другие входы счетчиков 2, коммутатора 3, вычитател 4 периодов, блока 5, реверсивного счетчика 6, интегратора 7 преобразовател 8 и блока 9 подключены к соответствующим выходам блока 10 управлени . Реверсивный счетчик 6 вклю чает в себ одноразр дный сумматор 11 и регистр 12 сдвига, соединенные по кольцевой схеме, а интегратор 7 так же включает в себ одноразр дный сумматор . 13 и регистр 14 сдвига, соединенные по кольцевой схеме. Преобразователь работает следующим образом. Сигнал, поступающий с к-го приемни ка 1 (фиг. 2С1 ) производит установку нул счетчика 2 по переднему фронту входного сигнала, на счетный вход которого непрерывно поступает опорный сигнал от блока 1О управлени . Процесс подсчета длительности периода показан на фиг. 2 б . В момент прихода очередного импульса от приемника 1 происходит запись ведичины периода входного сигнала в выходной регистр 2 (не показан), (фиг. 2 б). Коммутатор 3 периодически поочередно подключает выходы счетчиков 2 к вычитателю 4 периодов, на другой вход которого поступает код, содер- жащийс в регистре 14 сдвига интегратора 7 и предварительно преобразованный из последовательного в параллельный. Синхронизаци работы коммутатора и интегратора обеспечена тем, что период опроса счетчиков 2 равен периоду циркул ции информации в регистре 14 сдвига интегратора и что за врем опроса одного счетчика 2 информаци в регист- . ре 14 сдвигаетс на число разр дов, соответствующее одному коду. И то, и другое обеспечиваетс управл ющими сиг- налами от блока 10 управлени . Таким образом, вычитатель 4 периодов определ ет разность между периодом сигнала, соответствующим i -му моменту работы преобразовател , и некоторой величиной, соответствующей i-1-му моменту работы преобразовател , т. е. определенной в результате предшествующей работы преобразовател . Блок 5 анализирует знак разности на выходе вычитател 4 периодов и выдает сигналы +1, если эта разность положительна , иПи -1, если эта разность отри .щтельна (фиг. 21). Сигналы +1 (1) суммируютс реверсивным счетчиком 6 ( фиг. 2 Э ), а величины, накапливаемые и счетчике 6, интегрируютс по времени интегратором 7. Величина, вычитаема из периода входного сигнала, показана на фиг. 2е (например в начальный момент времени она равн етс нулю после установки нулей в интеграторе сигналом от блока управлени ). На фиг. 2S к 2е в скобках указаны дес тичные значени кодов в реверсивном счетчике и интеграторе . Кроме того, интегратор 7 интегрирует по времени сигналы +1 (-1) с выхода блока 5, поступающие, как и информации из счетчика, через сумматор 13. Таким образом, работа реверсивного счетчика и интегратора может быть описана рекуррентной формулой Zi о Т.-гГЗ GCI... + E ci...t jro i The goal is achieved by the fact that a multichannel converter containing information receivers, a control unit, the first output of which is connected to the control input of the switch, a synchronization unit, the control input of which is connected to the second output of the control unit and control inputs of the reversible counter and integrator, the output reversing counter pod-, keys to the first input of the integrator, the second input of which is connected to the input of the reversible counter and the output of the synchronization unit, entered m counters of periods s time, period subtractor, period – frequency converter and computer communication unit, the output of each information receiver is connected to the input of the corresponding signal period counter, the counting inputs of all signal period counters are combined and connected to the third output of the control unit, the output periods of signal periods connected to the switch inputs, the output of which is connected to one of the period subtractor inputs, the other input of which is connected to the integrator output and the first input of the converter period - frequency, output to torogo connected to the input of the communication unit with a computer, the output periods subtractor connected to the input sync block, control inputs of the subtractor periods and the frequency of the converter unit during communication with the computer soy dynes nysovtorym output control unit. FIG. 1 shows a block diagram of a multichannel frequency converter into a code; in fig. 2 - time diagram of the work of one channel. The converter contains m receivers 1 information, each of which is connected to the corresponding counter 2 periods of the signal. Outputs m counters 2 are connected to inputs 1 & mmut1 torus 3 | the output of which is connected to one of the inputs of the subtractor 4 periods. The output of the subtractor of 4 periods is connected via synchronization unit 5 with the inputs of the reversible counter 6 and the integrator 7 Another input of the integrator 7 is connected to the output of the reversing counter 6, the second input of the subtractor 4 periods and the input of the converter 8 are connected to the output of the integrator 7 connected to computer communication unit 9 Other inputs of counters 2, switch 3, subtractor 4 periods, unit 5, reversible counter 6, integrator 7 of converter 8 and unit 9 are connected to the corresponding outputs of control unit 10. The reversible counter 6 includes a one-bit adder 11 and a shift register 12 connected in a ring pattern, and integrator 7 also includes a one-bit adder. 13 and the shift register 14 connected in a ring pattern. The Converter operates as follows. The signal received from k-th receiver 1 (Fig. 2C1) sets the zero of counter 2 on the leading edge of the input signal, to whose counting input the reference signal from the control unit 1O is continuously received. The process of counting the period duration is shown in FIG. 2 b. At the time of arrival of the next pulse from the receiver 1, the input of the period of the input signal to the output register 2 (not shown) is recorded (Fig. 2 b). Switch 3 periodically alternately connects the outputs of counters 2 to a subtractor of 4 periods, to another input of which a code is received, which is contained in integrator 7 shift register 14 and previously converted from serial to parallel. The synchronization of the switch and integrator operation is ensured by the fact that the polling period of the counters 2 is equal to the circulation period of the information in the integrator 14 shift register 14 and that during the polling time of one counter 2 information is in the register. Re 14 is shifted by the number of bits corresponding to one code. Both of these are provided by control signals from control unit 10. Thus, the subtractor of 4 periods determines the difference between the signal period corresponding to the i-th moment of converter operation and some value corresponding to the i-1st moment of the converter operation, i.e., determined as a result of the previous operation of the converter. Block 5 analyzes the sign of the difference at the output of the subtractor of 4 periods and gives out signals of +1, if this difference is positive, IPI -1, if this difference is negative (Fig. 21). Signals +1 (1) are summed by a reversible counter 6 (FIG. 2E), and the values accumulated by counter 6 are integrated over time by integrator 7. The value subtracted from the period of the input signal is shown in FIG. 2e (for example, at the initial time, it is zero after the integrator sets zeros with a signal from the control unit). FIG. 2S to 2E in parentheses are the decimal values of the codes in the reversible counter and integrator. In addition, the integrator 7 integrates the signals +1 (-1) from the output of block 5, coming, as well as information from the counter, through the adder 13. Thus, the work of the reversible counter and the integrator can be described by the recurrent formula Zi about T.- ggz gci ... + e ci ... t jro i
где i О, 1, 2, ... Т - дискретные моменты времени, Tj,-- величина в интеграторе , соответствующа сигналу в i -ый момент времени, d|.; +1 - сигнал на выходе блока синхронизации, 5 соответствующий К-му сигналу, в j -ый момент времени. Добавление единичных сигналов с выхода блока 5 нeoбxoди fo дл устойчивости работы преобразовател (гашени в нем колебаний). Как ревер сивный счетчик 6, так и интегратор 7 представл ют собой кольцевые счетные схемы, в которых последовательно размещены m последовательных кодов. Емкость регистра 12, как и регистра 14, равна 5 Япр разр дам, где р - разр дность кода , а гп - число кодов. Сигналы +1 (-1), оследовательно получаемые дл каждого з m -входных сигналов, с выхода блока 5 оступают на входы реверсивного счетчи- 20 а и интегратора в моменты времени, овпадающие с приходом в сумматоры 11 и 13 первых разр дов соотве-тствующих одов из регистров 12 и 14. Под интегрированием по времени различных неличин, содержащихс в реверсивном счетчике, понимаетс непрерывное алгебраическое (с учетом знаков) сложение последовательных кодов в реверсивном счетчике с соорветствующими последовательными кодами 30 в интеграторе. За шшл работы реверсивного счетчика и интегратора происходит однократна передача из счетчика в интегратор каждого из m кодов. При этом сигналы переносов из самого старшего 35 разр да предшествующего кода в самый младший разр д последующего кода гас тс сигналами от- блока управлени .where i O, 1, 2, ... T are discrete points in time, Tj, is the value in the integrator corresponding to the signal at the i -th time point, d | .; +1 is the signal at the output of the synchronization block, 5 corresponding to the K-th signal, at the j-th instant of time. Adding single signals from the output of the block 5 to the fo for stability of the operation of the converter (damping in it oscillations). Both the reverse counter 6 and the integrator 7 are circular counting circuits in which m sequential codes are sequentially placed. The capacity of register 12, as well as register 14, is 5 Yapr, where p is the code width and rn is the number of codes. Signals +1 (-1), subsequently obtained for each s m-input signals, are output from block 5 to the inputs of a reversible counter and 20 a and an integrator at time points that arrive at summers 11 and 13 of the first bits of the corresponding One of the registers 12 and 14. The time integration of various non-individuals contained in a reversible counter is understood to be a continuous algebraic (with signs) addition of consecutive codes in a reversible counter with corresponding sequential codes 30 in the integrator. For the work of the reversible counter and the integrator, a single transfer occurs from the counter to the integrator of each of the m codes. In this case, the carry signals from the oldest 35 bits of the preceding code to the lowest bits of the subsequent code are suppressed by the signals of the control unit.
Посколысу, как сказано, если величина периода k-го входного сигнала превышает соответствующую величину в интеграторе,, к-е содержимое реверсивного счетчика и интегратора получает положительное приращение и тем самым уменьшаетс рас- согласование между величинами, поступающими на входы вычитател 4 периодов. Аналогично, в случае отрицательного знака разности на выходе вычитател 4 формируетс сигнал -li что также уменьшает рассогласование между величинами на входах вычитател 4. Таким образом, величиры, последовательно расположенные в регистре 14 интегратора, стрем тс прин ть значени периодов входизхх сигналов . Преобразователь 8 форьЛирует коды частот входных сигналов в соответствии с величинами их периодов, содержащимис в регистре интегратора. С помошью блока 9 информаци с выхода преобразовател 8 вводитс в ЭВМ.As it is said, if the value of the period of the kth input signal exceeds the corresponding value in the integrator, the content of the reversible counter and the integrator gains a positive increment and thereby decreases the agreement between the values supplied to the inputs of the subtractor of 4 periods. Similarly, in the case of a negative difference sign at the output of subtractor 4, the signal -li is generated, which also reduces the mismatch between the values at the inputs of subtractor 4. Thus, the values sequentially located in the integrator register 14 tend to accept the values of the input periods. The converter 8 forwards the frequency codes of the input signals in accordance with the values of their periods contained in the integrator register. With the aid of block 9, information from the output of converter 8 is inputted into a computer.
Таким образом, случайные скачки фаз входных сигналов или, что то же самое, скачки их периодов не привод т к сбою преобразовател , так как отклонени , вызываемые случайными (1азами входных С1ггналов вызьтают только случа11ные приращешш +1 (-1) на входах реверсивного счетчика и инетгратора (при этом случайное отклонение величины периода в интеграторе не превьпиает двух единич- нььх приращений как и при обычном режиме сложени без случайных изменешгй фв-зы). Дл правильной работы преобразовател достаточно, /чгобы неслучайным был лишь 51% из общего чйспа периодов входвых сигналов. Это свойство, преобразовател обеспечивает T-stKKss эффек-Thus, random jumps of the phases of the input signals or, equivalently, jumps of their periods do not cause the converter to malfunction, since the deviations caused by the random ones (1 times input C1 signals will generate only random increments +1 (-1) at the inputs of the reversible counter and inetgrator (in this case, the random deviation of the period in the integrator does not exceed two unit increments, as in the usual addition mode without random changes in the FW-s). For the converter to work correctly, only 51% of the total chyspa periods of vhodvyh signals. This property provides a converter T-stKKss effective
.тивную защиту выходных кодов от импульных . :р8т; ;овременных) помех на входах приемнихоБ информации. Поскольку сигналы с выходов приемников 1 (Airr, 2cs ) фop iиpyютc в случайные моменты времени относительно тактовьтх импульсов, поступающих от блока управлени , возможно совпадение момента формировани приращени +1 ( - 1) с мс - ентом смены информации на выходе счетчика 2. Однако.tivtivnuyu protection of output codes from impulnyh. : r8t; ;) temporal interference at the inputs of receiver information. Since the signals from the outputs of receivers 1 (Airr, 2cs) fop i and c at random times relative to the clock pulses received from the control unit, it is possible that the formation time of the increment +1 (- 1) coincides with the ms - part of the information change at the output of counter 2. However
.это к сбою преобразовател не приводит, так как производит тот же эффект, что и случайное изменение фазы входного сигН Я Hri,This does not cause the converter to fail, since it produces the same effect as a random change in the phase of the input signal, I Hri,
- Предлагаемый многоканальный преобр::зователь частоты в код NIOJXHO испол1 зовать следующ ос устройствах-. лазерны измери-гел х скоростей объектов ; лазерны 15змерител х скоростей Ж1щких и газообразных сред; устройствах радионавигации летательных аппаратов и космических объектов ; ультразвуковых и инфракрасных измерител х перемещений и скоростей разл1-гчното рода объектов,- устройствах дл обнаружени и регистрации объектов путем анализа совокупности частот при- н тых сигналов и в устройствах.- The proposed multi-channel frequency converter in the NIOJXHO code is to use the following devices. laser measurement-gel speeds of objects; laser detectors x velocities of liquid and gaseous media; devices for radio navigation of aircraft and space objects; ultrasonic and infrared measuring instruments of movements and velocities of various types of objects, devices for detecting and registering objects by analyzing the set of frequencies of received signals in devices.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802992478A SU936422A1 (en) | 1980-08-19 | 1980-08-19 | Multichannel frequency-to-code converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802992478A SU936422A1 (en) | 1980-08-19 | 1980-08-19 | Multichannel frequency-to-code converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU936422A1 true SU936422A1 (en) | 1982-06-15 |
Family
ID=20921712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU802992478A SU936422A1 (en) | 1980-08-19 | 1980-08-19 | Multichannel frequency-to-code converter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU936422A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2699679C1 (en) * | 2018-12-04 | 2019-09-09 | Акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнёва" | Multichannel frequency converter to code |
-
1980
- 1980-08-19 SU SU802992478A patent/SU936422A1/en active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2699679C1 (en) * | 2018-12-04 | 2019-09-09 | Акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнёва" | Multichannel frequency converter to code |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4559607A (en) | Arrangement to provide an accurate time-of-arrival indication for a plurality of received signals | |
| SU936422A1 (en) | Multichannel frequency-to-code converter | |
| SU1415225A1 (en) | Spectrum analyzer by walsh functions | |
| SU275134A1 (en) | REVERSIBLE IMPULSE COUNTER | |
| RU2047895C1 (en) | Spectrum analyzer | |
| SU1401630A1 (en) | Phase synchronization device | |
| SU666540A1 (en) | Device for computing functions : y equals e raised to the x power | |
| SU1056475A1 (en) | Frequency discriminator for multichannel system | |
| SU896781A1 (en) | Synchronization device | |
| SU868769A1 (en) | Digital linear extrapolator | |
| SU961118A2 (en) | Digital double-phase shaper of sine signals | |
| SU919066A1 (en) | Follow-up digital frequency multiplier | |
| SU1635270A1 (en) | Device for discrete-and-phase locking | |
| SU1538239A1 (en) | Pulse repetition frequency multiplier | |
| SU888118A1 (en) | Device for algebraic adding of frequencies | |
| SU789866A1 (en) | Spectral analyser | |
| SU690608A1 (en) | Frequency multiplier | |
| SU928345A2 (en) | Discrete pulse repetition frequency multiplier | |
| SU961119A1 (en) | Shaper of delayed and lead signals | |
| SU1290352A1 (en) | Multichannel digital correlator | |
| SU1386934A1 (en) | Periodometer | |
| SU1358103A1 (en) | Digital device for phase synchronization | |
| SU898428A1 (en) | Differentiating-smoothing device | |
| SU982002A1 (en) | Multiplicating-dividing device | |
| SU957166A1 (en) | Time interval to code converter |