SU275134A1

SU275134A1 - REVERSIBLE IMPULSE COUNTER

Info

Publication number: SU275134A1
Application number: SU1310258A
Authority: SU
Original assignee: К. Г. Борисов, Л. С. Ситников, С. Е. Токовенко , Л. Л. ков

Description

Предложенное устройство относитс к радиоэлектронике , может быть использовано в автоматике, в вычислительной и измерительной технике.The proposed device relates to electronics, can be used in automation, in computing and measurement technology.

Реверсивные счетчики импульсов, содержащие фазо-импульсные декады, генераторы тактовых импульсов и источники импульсов опорной последовательности, известны.Reversible pulse counters containing phase-pulse decades, clock generators and reference pulse sources are known.

Недостаток известных устройств заключаетс в малом быстродействии.A disadvantage of the known devices is low speed.

Предложенный счетчик импульсов отличаетс тем, что он содержит схемы запрета, объединени и вычитани частот. Первый вход схемы запрета подключен к клемме тактовых импульсов, второй - к клемме входных сигналов канала вычитани , а выход через схему объединени соединен со входом счетного разр да. Второй вход схемы объединени соединен со входом канала суммировани . Выход счетного разр да соединен с первым входом схемы вычитани частот, второй вход которой подключен к клемме импульсов опорной последовательности, а выходы схемы вычитани соединены с клеммами импульсов переноса по каналам суммировани и вычитани .The proposed pulse counter is characterized in that it contains schemes for inhibiting, combining, and subtracting frequencies. The first input of the inhibit circuit is connected to the clock pulse terminal, the second is connected to the terminal of the input signals of the subtraction channel, and the output is connected to the input of a counting discharge via a combination circuit. The second input of the combining circuit is connected to the input of the summation channel. The output of the counting bit is connected to the first input of the subtraction circuit, the second input of which is connected to the terminal of the pulses of the reference sequence, and the outputs of the subtraction circuit are connected to the terminals of the transfer pulses via the summation and subtraction channels.

Это отличие повышает быстродействие счетчика .This difference increases the speed of the counter.

Разр д счетчика содерл пт пересчетную декаду ), схему запрета 2 и схему объединени 3 на входе декады, а также схему вычитани частот 4. Первый вход схемы запрета подключей к клемме 5 тактовых импульсов, а второй - к клемме 6 входных сигналов канала вычитани , выход через схему объединени 3 соединен со входом декады /, второй вход схемы 3 соединен со входом 7 канала суммированп . Выход декады / соединен с первым входом схемы вычитани , второй вход которой подключен к клемме 8 импульсов опорной .последовательпостп, а выходы схемы вычитани соединены с клеммами суммировани 9The counter counter contains a recalculated decade), a inhibitor circuit 2 and a combination circuit 3 at the input of the decade, and a frequency subtraction circuit 4. The first input of the inhibit circuit is connected to terminal 5 of clock pulses, and the second to terminal 6 of input signals of the subtraction channel through the combination circuit 3 is connected to the input of the decade /, the second input of the circuit 3 is connected to the input 7 of the channel summed. The output of the decade / is connected to the first input of the subtraction circuit, the second input of which is connected to the terminal 8 of the pulses of the reference follower post, and the outputs of the subtraction circuit are connected to the summation terminals 9

и вычитаии 10 следующего разр да счетчика. Работа схемы заключаетс в следующем. Если сигналы отсутствуют на обоих входах счетчика, декада работает в фазонмпульсном режиме, временное положение выходногоand subtract 10 next bit counter. The operation of the circuit is as follows. If there are no signals on both inputs of the counter, the decade operates in phase-pulse mode, the time position of the output

сигнала декады относительно сигнала «о несет информацию о состо нии декады. Поскольку частота выходных сигналов декады и частота следовани импульсов По одинаковы, на выходах схемы вычитани сигналов нет.the signal of the decade relative to the signal "o" carries information about the state of the decade. Since the frequency of the decade output signals and the pulse repetition rate are the same, there are no signals at the outputs of the subtraction circuit.

Приход каждого входного сигнала по каналу суммированн вызывает ускорение момента выдачи выходного сигнала на один период следовани тактовых сигналов, т. е. перехода декады в следующее состо нпе.The arrival of each input signal on the channel summed causes an acceleration of the moment when the output signal is output for one clock period, i.e. a decade transition to the next state.

стот 4, обеспечивающей необходимое число сигналов переноса на следуюш.ий разр д. Число имнульсов, поступающих на вход схемыStot 4, providing the necessary number of transfer signals for the next bit. Number of impulses at the input of the circuit

/Т + С/ T + s

вычитани с выхода декады 1, равноsubtraction from decade 1, equals

10ten

на втором входе - сигнала «д. Схема вычиi Jat the second input - the signal “d. Calculate J

тани частот обеспечивает выделение разностной частоты следовани сигналов с выхода декады и п, причем на клемму 9 поступаютfrequency band provides the separation of the difference frequency of the signals from the decade output and n, and at terminal 9 are received

Г + СG + C

сигналыsignals

-По, т. е. при частоте выход10-By, i.e. at frequency output10

ных сигналов декады выше частоты следова2 (signals of a decade above the frequency of the trace2 (

ни «о, а на клемму 10-сигналы «о-neither "oh, but on terminal 10-signals" o-

разностна частота при умеиьщении частоты следовани сигналов на выходе декады. Таким образом, при наличии сигиалов на входе суммировани счетчика на клемме 8 схемыdifference frequency when decreasing the frequency of signals following the decade output. Thus, if there are signals on the summing input of the counter on terminal 8 of the circuit

вычитани по витс - сигналовWits - Signals

переноса, transfer,

10ten

что и необходимо дл правильной работы счетчика.which is necessary for the correct operation of the counter.

Поступление сигиала вычитани обеспечивает запрет одного тактового импульса , т. е. сдвиг фазы выходного сигнала декады но отношению к опорному сигналу в сторону мепьщих значений. Частота следовани выходных сигналов при этом уменьшаетс . На выходе 10 но вл ютс сигналы переноса По-The arrival of the subtraction squad ensures that one clock pulse is inhibited, i.e., the phase shift of the decade output signal, but relative to the reference signal towards the small values. The frequency of the output signals decreases. At output 10, but there are transfer signals

у((y ((

-, которые поступают в дальнейшем на вход вычитани следующего разр да. Максимальна частота счета по каналу вычитани может быть равна частоте следовани тактовых сигналов, т. е. возможен режим, когда на вход декады импульсы не поступают. Однако сигналы переноса при этом формируютс верно благодар наличию схемы вычитани . - which are received later on to the input of the subtraction of the next bit. The maximum frequency of the counting through the subtraction channel can be equal to the frequency of the clock signals, i.e. a mode is possible when no pulses are input to the decade input. However, the transfer signals in this case are formed correctly due to the presence of the subtraction circuit.

В состав одного из вариантов схемы вычитани (фиг. 2) вход т триггер }} с раздельными входами запуска, а две схемы совпадени 12 и 13. Первые входы схем совпадени объединены со входами установки триггера и подключены к клеммам входных сигналов, выходы триггера соединены со вторыми входами схем совпадени , а входы - с клеммами выходных сигналов 9 и 10.One of the variants of the subtraction circuit (Fig. 2) includes a trigger}} with separate start inputs, and two coincidence circuits 12 and 13. The first inputs of the coincidence circuit are combined with the trigger setup inputs and connected to the input signal terminals, the trigger outputs are connected to the second inputs of the matching circuits, and the inputs with the output signal terminals 9 and 10.

Каждый сигнал, поступающий на входы триггера, устанавливает его в такое состо ние , что потеиниальиое разрешение подаетс па ту схему совпадени , на которую заведен этот же входной сигнал. Однако импульс, переключивш ий триггер, не проходит на выход схемы совпадени . Если частота сигналов на обоих входах одинакова, на выходах схем совпадени сигналы отсутствуют. При некоторой разнице в частотах следовани сигналов на входах триггера об зательно наступаетEach signal arriving at the inputs of the trigger sets it in such a state that the initial resolution is supplied to a pa matching circuit, to which the same input signal is applied. However, the impulse that has triggered the trigger does not pass to the output of the coincidence circuit. If the frequency of the signals at both inputs is the same, there are no signals at the outputs of the matching circuit. With some difference in the frequency of the signals following the trigger inputs,

случай, когда между двум импульсами меньшей частоты оказываютс два импульса большей частоты. В этом случае первый импульс большей частоты переключает триггер, а второй поступает на выход через открытую схему совпадени . Таким образом, на выход каждой из схем совпадени приход т сигналы , частота которых равна превышению частоты ее входных сигналов над частотой входных сигналов противоположной схемы совпадени .the case when between two pulses of lower frequency are two pulses of higher frequency. In this case, the first pulse of higher frequency switches the trigger, and the second goes to the output through an open coincidence circuit. Thus, the output of each of the matching circuits comes signals whose frequency is equal to the frequency of its input signals above the frequency of the input signals of the opposite matching circuit.

Дл более четкой работы схемы вычитапи иеобходимо обеспечить времепное разделение сигиалов на ее входах. Этого достигают, например путем смещени во времени импульсов По, чтобы они не совпадали ни с тактовыми импульсами, ни с импульсами синхронизации счетных сигналов канала суммировани . Построение реверсивного счетчика по предлагаемой схеме позвол ет значительно повысить быстродействие с сохранением фазоимиульсного режима работы декады, что упрощает устройство индикации.For a clearer operation of the circuit, read the necessary and provide for the time division of the sigals at its inputs. This is achieved, for example, by shifting the pulses Pau in time so that they do not coincide with the clock pulses or the synchronization pulses of the counting counting signals. The construction of a reversible counter according to the proposed scheme makes it possible to significantly increase the speed with the preservation of the phase-emulsion mode of operation for a decade, which simplifies the display device.

Предмет изобретени Subject invention

Реверсивный счетчик импульсов, содержащий фазо-импульсные декады, генератор тактовых импульсов и источник импульсов опорной последовательности, отличающийс тем, что, с целью повышени быстродействи , онA reverse pulse counter containing phase-pulse decades, a clock pulse generator and a reference sequence pulse source, characterized in that, in order to increase speed, it

содержит схемы запрета, объединени и вычитаии частот, причем первый вход схемы запрета подключен к клемме тактовых импульсов , второй - к клемме входных сигналов канала вычитани , а выход через схему объединени соединен со входом счетного разр да, второй вход схемы объединени соединен со входом канала суммировани , выход счетного разр да соединен с первым входом схемы вычитани частот, второй вход которой подключей к клемме импульсов онорной носледовательности , а выходы схемы вычитани соединены с клеммами импульсов переноса по каналам суммировани и вычитани .contains prohibition, combining and subtraction circuits, the first input of the inhibit circuit is connected to the clock terminal, the second is connected to the input terminal of the subtraction channel, and the output is connected to the counter input through the combining circuit, the second input of the combining circuit , the output of the counting bit is connected to the first input of the frequency subtraction circuit, the second input of which is connected to the terminal of the pulses of the succession, and the outputs of the subtraction circuit are connected to the terminals of the transfer pulses of summation and subtraction.

.f.f