SU1040617A1 - Device for measuring error ratio in digital channels of information transmission - Google Patents

Device for measuring error ratio in digital channels of information transmission Download PDF

Info

Publication number
SU1040617A1
SU1040617A1 SU813299903A SU3299903A SU1040617A1 SU 1040617 A1 SU1040617 A1 SU 1040617A1 SU 813299903 A SU813299903 A SU 813299903A SU 3299903 A SU3299903 A SU 3299903A SU 1040617 A1 SU1040617 A1 SU 1040617A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
error
unit
analyzer
Prior art date
Application number
SU813299903A
Other languages
Russian (ru)
Inventor
Андрей Валентинович Курилов
Original Assignee
Предприятие П/Я Р-6609
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6609 filed Critical Предприятие П/Я Р-6609
Priority to SU813299903A priority Critical patent/SU1040617A1/en
Application granted granted Critical
Publication of SU1040617A1 publication Critical patent/SU1040617A1/en

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ КОЭФФИЦИЕНТА ОШИБОК В ЦИФРОВЫХ ТРАКТАХ ПЕРЕДАЧИ ИНФОРМАЦИИ, содержащее. на передающей стороне генератор контрольного сигнала, а на приемной стороне генератор эталонного сигнала,, вход которого соединен с выходом блока синхронизации, а выход подключен к опорному входу детектора ошибок, два счетчика, выходы которых подключены к входам решающего блока, выход которого подключен к. блоку индикации, отличающеес  тем, что, с целью повышени  точности измерени  путем различени  ошибок срыва синхронизации и пакетов ошибок , в него введены последовательно соединенные блок выбора интервалов, анализатор структуры сигнала несовпадений и -накопитель, при этом выход детектора ошибок подключен к входу блока выбора интервалов, второй выход которого подключен к другому входу накопител , а третий выход - к входу первого счетчика, выход накопител  подключен к входу (Л второго счетчика, а выход анализатора структуры сигнала несовпадений с подключен к входу блока синхронизации .A DEVICE FOR MEASURING THE ERROR COEFFICIENT IN DIGITAL INFORMATION TRANSFER TRAINS, containing. on the transmitting side, the pilot signal generator, and on the receiving side, the reference signal generator, whose input is connected to the output of the synchronization unit, and the output is connected to the reference input of the error detector, two counters, whose outputs are connected to the inputs of the decision unit, the output of which is connected to the unit indication, characterized in that, in order to improve the measurement accuracy by distinguishing synchronization failure errors and error packets, sequentially connected interval selection block is inserted into it, the structure analyzer The mismatch signal and the accumulator are s, while the output of the error detector is connected to the input of the interval selection block, the second output of which is connected to another input of the accumulator, and the third output is connected to the input of the first counter, the output of the accumulator is connected to the input (L of the second counter, and the analyzer output The structure of the mismatch signal is connected to the input of the sync block.

Description

J J

0Vf.f Изобретение относитс  к технике св зи и может использоватьс  дл  построени  контрольно-измерительной аппаратуры цифровых систем передачи информации, в частности в приборах дл  измерени  коэффициентов ошибок Известно устройство дл  измерени  коэффициента ошибок двоичных элементов цифровой св зи, содержашее на передающей стороне источник цифрового сигнала, а на приемной стороне два определенным образом настроенных демодул тора, выходы которых подключены к входам сумматора по модулю два, а выход сумматора по модулю два св зан через счетчик с решающим блоком f1J. Недостатком данного устройства  вл етс  низка  точность, поскольку оно нвгОбеспечивает выделение всех возникающих ошибок передаваемой информации в местах их возникновени . Наиболее близким по технической сущности к предлагаемому  вл етс  устройство ДЛ9 измерени  коэффици ентов ошибок, содержащее на передающей стороне генератор контрольного сигнала, а на приемнрй стороне гелератор эталонного сигнала, вход которого соединен с выходом блока синхронизации, а выход подключей к опорному входу детектора ошибок, и два счетчика, выходы которых подключены к входам решающего блока, выход которого подключен к блоку индикации 2. Однако данное устройство также обладает низкой точностью. При ср ве синхронизации в процессе измере ни  к ошибкам, носи,мым исследуемо системой, добавл ютс  ошибки за сч несовпадени  сравниваемых рассинхр низированных последовательностей. Случайность момента срыва синхрони зации делает невозможным получение достоверного результата при любой веро тностей ошибок в исследуемой системе. Кроме того, известное уст ройство не позвол ет различать оши ки за счет срыва синхронизации и п кеты ошибок, что также не позвол е добитьс  высокой точности измерени Цель изобретени  - повышение то ности измерени  путем различени  ошибок срыва синхронизации от паке тов ошибок. Дл  достижени  поставленной цел в устройство дл  измерени  коэффициента ошибок в цифровых трактах передачи информации, содержащее на передающей стороне генератор контг рольного сигнала, а на приемной ст роне генератор эталонного сигнгша, вход которого соединен с выходом блока синхронизации, а выход под , ключей к опорному входу детектора ошибок, два счетчика, выходы которых подключены к входам решающего блока, выход которого подключен к блоку индикации, введены последовательно соединенные блок выбора интервалов , анализатор структуры сигнала несовпадений и накопитель, при этом выход детектораошибок подклю|чен к входу блока выбора интервалов, второй выход которого подключен к другому входу накопител , а третий выход - к входу первого счетчика, выход накопител  подключен к входу второго счетчика, а выход анализатора структуры сигнала несовпадений подключен к входу блока синхронизации . На фиг. 1 приведена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 - .временные диаграммы работы устройства. Устройство дл  измерени  коэффициента ошибок в цифровых трактах на передающей стороне А содержит генератор1 контрольного сигнала, а на приемной стороне Б - детектор 2 ошибок, генератор 3 эталонного сигнала, блок 4 синхронизации, блок 5 выбора интервалов, накопитель б, счетчики 7 и 8, анализатор 9,структуры сигнала несовпадений , решающий блок 10 и блок 11 индикации. Устройство работает следующим образом. Генератор 1 контрольного сигнала преобразует последовательность тактовых импульсов (фиг. 2а) в последовательность известной структуры (фиг. 2,6), в которой после прохождени  через исследуемую систему возникают ошибки (фиг. 2в). На приемной- стороне генератор 3 эталонноо сигнала формирует сигнал (фиг.2г) той же структуры, что и на выходе генератора 1 контрольного сигнала (фиг. 2б), Блок 4 синхронизации ( контрольного и эталонного Сигналов совмещает по фазе эти сигналы на входах детектора 2 ошибок, на выходе которого путем поэлементного сравнени  контрольного и эталонного сигналов формируетс  сигнал несовпадений (фиг. 2д). В блоке 5 выбора интервалов сигнал несовпадений раздел етс  на серий по п, элементов (конец каждой серии отмечен метками на фйг 2ж, совпадающими с импульсами на фиг 2к), которые поступают в накопитель 6, обеспечивaющий накопление (т+1) серий по п. элементов (где 1, 2 ,.,). Анализатор. 9 производит анализ структуры сигнала несовпадений ( фиг. 2д) на наличие несовпадений за счет срыва синхронизации сравниваемых сигналов. Поскольку Структура контрольного и эталонного сигналов известна и детерминирована. то сигнал несовпадений, вуз ванных рассинхронизацией сравниваемых сигналов, также детерминированный/ что позвол ет отличать его от паке тов ошибок, структура .которых случайна . Например, при использовании в качестве контрольного и эталонно го сигналов М-последовательности, при срыве синхронизации сигнал несовпадений представл ет собой TaKjyo же М-последрвательность, но имеющую сдвиг относительно любой из сравниваемых. Таким образом, при срыве синхронизации сигнал нес падений в анализируемом интервале имеет известную структуру, что позвол ет установить факт срыва си ронкзации..При этом на выходе анализатора 9 формируетс  импульс (фиг. 2 е), стирающий в накопителе . сигнал несовпадений в .интервале, в котором установлен срыв синхрони зации, а также в m ему предшествовавших . Стирание сигнала в этих предшествующих интервалах необходимо из-за возможности по влени  несовпадений в конце первого из (m+l) интервалов, тогда как сам факт срыва синхронизации может быт установлен анализатором 9 в интервале , следующем через m интервалов от истинного момента срыва (например , при .срыве синхронизации из-за перерыва св зи и последующих переходных процессов возвращени  в реж устойчивой работы, при которых труд но установить детерминированность, структуры сигнала несовпадений). Пакеты ошибок имеют случайную структуру и при их по влении в сигнале несовпадений анализатор 9, импульс, не вырабатывает. В общем случае после каждого обнаруженного срыва синхронизации стираетс  п(т+1 ) элементов. Выбор числа (т+1 ) стираемых интервалов и их длина завис т от приниципа построени  анализатора 9, в частности от задержки прин ти  решени  о срыве синхронизации при заданной веро тности ошибки . Например, анализатор может работать по принципу .численного анализа сигнала несовпадений в каждом интервале, использу  тот факт, что при срыве синхронизации М-последрвательностей примен емых ;з качестве контрольного и эталонного сигналов, сигнал .несовпадений представл ет собой такую же последовательность с периодом (где у- число разр дов регистров сдвига генераторов 1 и 3 и соответственно, минимальна  длина, неповтор ющихс  комбинаций), причем средн   частота по влени  несовпадений (в данном случае детерминированных ) равна 0,5с, достаточной точностью. Тогда число несовпадений в интервале 1линой п при отсутствий ошибок равно 0,5-njf 75- -. Правило прин ти  решений анализатором должно быть таким, .чтобы веро тность ложного решени  о срыве синхронизации за счет попадани  в интервал большого числа ошибок была пренебрежимо мала. Дл  этого можно увеличить поскольку число детерминированных несовпадений в каждом интервале с возрастающей точностью стремитс  к О ,5 п., а число ошибрк стремитс  соответственно к , и при независимых ошибках достаточно надежным будет прин тие решени  о срыве синхронизации при числе несовпадений в интервале длиной п. больше k, где k . 0,5.n,-(.pjj). При коррелированных ошибках число k следует увеличить. Требуемое значение п. можно определить, исход  из допустимой веро тности ложного определени  срыва синхронизации (т.е. веро тности того, что в интервале длиной п-число одних ошибок превысит k) при заданных у и р. Дл  уменьшени  задержки прин ти  решени  и, как следствие, длительности процесса измерени  можно учесть зависимость п- от у и р и уменьшать в процессе измерени  длину интервалов п- при уменьшении периода L измерительных сигналов и веро тности измер емой ошибки р. Импульс от анализатора 9 включает также блок 4 синхронизации, который обеспечивает восстановление фазировани  сравниваемых сигналов, причем на врем  работы блока 4 синхронизации процесс измерени  прекращаетс  ввиду неизбежности возникновени  искажений эталонного сигнала.и, как следствие, возникновени  импульсов ошибки в сигнале несовпадений, не св заннь Х с исследуемой системой. . Счетчик 7 подсчитывает число М импульсов несовпадений в сигнале на выходе накопител  6 (фиг. 2ж), который уже не содержит нёсов падеНий , вызванных срывом синхронизации . Счетчик 8 подсчитывает общее число п элементов в N нестертых интервалах (фиг. 2и), что соответствует выражению. N . . п EIn . , . причем при посто нной длине интервалов , т.е. п,-гпд, общее число элементов п, используемых дл  определени  ошибок, равно п«Н-Пд. В этом случае счетчик 8 может быть подключен к дополнительному выходу накопител  7 или к соответствующему вы0Vf.f The invention relates to communication technology and can be used to build test equipment for digital information transmission systems, particularly in devices for measuring error rates. A device for measuring the error rate of binary digital communication elements is known, which contains a source of digital signal on the transmitting side. and on the receiving side there are two definitely tuned demodulators, the outputs of which are connected to the inputs of the modulo two adder, and the output of the modulo two adder cut counter with decisive block f1J. The disadvantage of this device is low accuracy, since it provides for the isolation of all the errors of the transmitted information in the places of their occurrence. The closest in technical essence to the present invention is a device for measuring the error factors DL9, containing on the transmitting side a pilot signal generator, and on the receiving side a helirator of a reference signal, whose input is connected to the output of the synchronization unit, and connected to the reference input of the error detector, and two counters, the outputs of which are connected to the inputs of the decision block, the output of which is connected to the display unit 2. However, this device also has low accuracy. In the case of synchronization during the measurement, neither errors, carried by the system under study, are added due to the mismatch between the compared desynchronized sequences. The randomness of the synchronization failure moment makes it impossible to obtain a reliable result for any likelihood of errors in the system under study. In addition, the known device does not allow to distinguish between the errors due to the breakdown of synchronization and error packets, which also prevents the achievement of high measurement accuracy. The purpose of the invention is to increase the measurement accuracy by distinguishing the timing failure errors from error packets. To achieve the goal set, the device for measuring the error rate in the digital information transmission paths, contains on the transmitting side a generator of the control signal, and on the receiving side a generator of the reference signal, whose input is connected to the output of the synchronization unit, and output under, keys to the reference input error detector, two counters, the outputs of which are connected to the inputs of the decision block, the output of which is connected to the display unit, are entered in series connected interval selection block, structure analyzer the mismatch signal and the accumulator, while the detector error output is connected to the input of the interval selection block, the second output of which is connected to another input of the accumulator, and the third output is connected to the input of the first counter, the output of the accumulator is connected to the input of the second counter, connected to the input of the synchronization unit. FIG. 1 shows the structural electrical circuit of the proposed device; in fig. 2 - .time diagrams of the device. A device for measuring the error rate in the digital paths on the transmitting side A contains a pilot signal generator1, and on the receiving side B - 2 error detector, reference signal generator 3, synchronization unit 4, interval selection unit 5, accumulator b, counters 7 and 8, analyzer 9, the structure of the signal mismatch, the decision block 10 and the block 11 of the display. The device works as follows. The pilot signal generator 1 converts a sequence of clock pulses (Fig. 2a) into a sequence of a known structure (Fig. 2.6), in which errors occur after passing through the system under investigation (Fig. 2c). At the receiving side, the generator 3 of the reference signal generates a signal (FIG. 2d) of the same structure as that at the output of the control signal generator 1 (FIG. 2b). Synchronization unit 4 (the control and reference signals align in phase these signals at the inputs of the detector 2 errors, the output of which by element-by-element comparison of the control and reference signals generates a mismatch signal (Fig. 2e). In block 5 of the interval selection, the mismatch signal is divided into series according to n, elements (the end of each series is marked with fig 2g coinciding with and pulses in Fig. 2k), which are fed to drive 6, which provides for the accumulation (t + 1) of the series according to the item (where 1, 2,.,). Analyzer. 9 analyzes the structure of the mismatch signal (Fig. 2e) for the presence of discrepancies due to the breakdown of synchronization of the compared signals. Since the structure of the control and reference signals is known and deterministic, the signal of mismatches, driven by the desynchronization of the compared signals, is also deterministic / which makes it possible to distinguish it from error packets, the structure of which is random. For example, when used as a control and reference signal of an M-sequence, when synchronization is disrupted, the mismatch signal is the TaKjyo of the same M-sequence, but shifted relative to any of the compared ones. Thus, when synchronization fails, the signal of inconsistencies in the analyzed interval has a known structure, which allows to establish the fact of failure of synchronization. At the same time, at the output of the analyzer 9 a pulse is formed (Fig. 2 e), erasing in the accumulator. a mismatch signal in the interval in which the synchronization failure is set, as well as in the m before it. Erasing the signal in these preceding intervals is necessary because of the possibility of discrepancies at the end of the first of (m + l) intervals, whereas the very fact of a synchronization failure can be detected by analyzer 9 in the interval following m intervals from the true moment of failure (for example, in case of synchronization failure due to interruption of communication and subsequent transient processes of returning to stable operation, during which it is difficult to establish determinism, the structure of the mismatch signal). Error packets have a random structure and when they appear in the mismatch signal, the analyzer 9 does not generate a pulse. In the general case, after each detected synchronization failure, n (m + 1) elements are erased. The choice of the number (t + 1) of erased intervals and their length depends on the construction of analyzer 9, in particular, on the delay in making decisions about synchronization failure at a given error probability. For example, the analyzer can operate on the principle of numerical analysis of the mismatch signal in each interval, using the fact that when the synchronization of the M-sequences used is lost; as a control and reference signal, the coincidence signal is the same sequence with the period (where y is the number of bits of shift registers of generators 1 and 3 and, respectively, the minimum length of non-repeating combinations), and the average incidence of mismatches (in this case, deterministic) is 0.5 s, atochnoy accuracy. Then the number of discrepancies in the interval 1 line n in the absence of errors is 0.5-njf 75- -. The decision rule by the analyzer must be such that the probability of a false decision about a synchronization failure due to falling into the interval of a large number of errors was negligible. This can be increased because the number of deterministic mismatches in each interval with increasing accuracy tends to 0, 5 p., And the number of errors tends to, respectively, and with independent errors, the decision about synchronization failure with the number of mismatches in the interval of length n is sufficiently reliable. greater than k, where k. 0.5.n, - (. Pjj). With correlated errors, the number k should be increased. The required value of an item can be determined on the basis of the permissible probability of a false definition of a synchronization failure (i.e., the probability that in an interval of length η the number of errors alone exceeds k) for given y and p. To reduce the decision delay and, as a result, the duration of the measurement process, one can take into account the dependence of n-on y and p and reduce the length of the intervals n-in the measurement process while reducing the period L of the measuring signals and the probability of the measured error p. The pulse from the analyzer 9 also includes a synchronization unit 4, which provides for the restoration of the phasing of the compared signals, and the measurement process is stopped for the duration of the synchronization unit 4 due to the inevitability of the reference signal distortion. And, as a result, the error pulses in the mismatch signal are not related to X with the system under study. . Counter 7 counts the number M of mismatch pulses in the signal at the output of accumulator 6 (Fig. 2g), which already does not contain the fall of hounds caused by a synchronization failure. Counter 8 counts the total number of n elements in N non-erased intervals (Fig. 2i), which corresponds to the expression. N. . n ein. , moreover, at a constant length of the intervals, i.e. n, -gpd, the total number of n elements used to determine errors, is n "H-Aq. In this case, the counter 8 can be connected to the auxiliary output of the accumulator 7 or to the corresponding

Claims (2)

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ < КОЭФФИЦИЕНТА ОШИБОК В ЦИФРОВЫХ ТРАКТАХ ПЕРЕДАЧИ ИНФОРМАЦИИ, содержащее, на передающей стороне генератор контрольного сигнала, а на приемнсй стороне генератор эталонного сигнала,, вход которого соединен с выходом блока синхронизации, а выход подключен к опорному входу детектора ошибок, два счетчика, выходы которых подключены к входам решающего блока, выход которого подключен к блоку индикации,' отличающееся тем, что, с целью повышения точности измерения путем различения ошибок срыва синхронизации и пакетов ошибок, в него введены последовательно соединенные блок выбора интервалов, анализатор структуры сигнала несовпадений и накопитель, при этом выход детектора ошибок подключен к входу блока выбора интервалов, второй выход которого подключен к другому входу накопителя, а третий выход - к входу первого счетчика, выход накопителя подключен к входу второго счетчика, а выход анализатора структуры сигнала несовпадений подключен к входу блока синхронизации.DEVICE FOR MEASURING <ERROR COEFFICIENT IN DIGITAL INFORMATION TRANSMISSIONS, containing, on the transmitting side, a control signal generator and on the receiving side a reference signal generator, the input of which is connected to the output of the synchronization unit, and the output is connected to the reference input of the error detector, two counters, the outputs of which are connected to the inputs of the decisive unit, the output of which is connected to the display unit, 'characterized in that, in order to increase the measurement accuracy by distinguishing between errors of synchronization failure and error packets ok, a series selection unit, a mismatch signal structure analyzer and a drive are introduced into it, while the output of the error detector is connected to the input of the interval selection unit, the second output of which is connected to another drive input, and the third output is to the input of the first counter, drive output connected to the input of the second counter, and the output of the analyzer of the structure of the mismatch signal is connected to the input of the synchronization unit. SU ,1040617SU, 1040617 10406Ϊ7 рых подключены к входам решающего блока, выход которого подключен к блоку индикации, введены последовательно соединенные блок выбора интервалов, анализатор структуры сигнала несовпадений и накопитель, при этом выход детектора·ошибок подклю[чен к входу блока выбора интервалов, второй выход которого подключен к другому входу накопителя, а третий выход - к входу первого счетчика, выход накопителя подключен к входу второго счетчика, а выход анализатора структуры сигнала несовпадений подключен к входу блока синхронизации.10406–7 are connected to the inputs of the deciding unit, the output of which is connected to the display unit, the interval selection unit, the mismatch signal structure analyzer and the drive are introduced in series, while the error · detector output is connected to the input of the interval selection unit, the second output of which is connected to another the drive input, and the third output is to the input of the first counter, the drive output is connected to the input of the second counter, and the output of the mismatch signal structure analyzer is connected to the input of the synchronization unit. На фиг. 1 приведена структурная электрическая схема предлагаемого устройства; на фиг.In FIG. 1 shows a structural electrical diagram of the proposed device; in FIG. 2 - .временные диаграммы работы устройства.2 -. Timing diagrams of the device. Устройство для измерения коэффициента ошибок в цифровых трактах на передающей стороне А содержит генератор‘1 контрольного сигнала, а на приемной стороне Б - детектор 2 ошибок, генератор 3 эталонного сигнала, блок 4 синхронизации, блок 5 выбора интервалов, накопитель 6, счетчики 7 и 8, анализатор 9.структуры сигнала несовпадений, решающий блок 10 и блок 11 индикации. 'A device for measuring the error coefficient in digital paths on the transmitting side A contains a control signal generator'1, and on the receiving side B an error detector 2, a reference signal generator 3, a synchronization unit 4, an interval selection unit 5, a drive 6, counters 7 and 8 , analyzer 9. patterns of signal mismatch, the decision block 10 and the block 11 indication. '' Устройство работает следующим образом.The device operates as follows. Генератор 1 контрольного сигнала преобразует последовательность тактовых импульсов (фиг. 2а) в последовательность известной структуры (фиг. 2.6), в которой после прохождения через исследуемую систему возникают ошибки (фиг. 2в). На при15The control signal generator 1 converts the sequence of clock pulses (Fig. 2a) into a sequence of known structure (Fig. 2.6), in which errors occur after passing through the system under investigation (Fig. 2c). At 15
SU813299903A 1981-06-11 1981-06-11 Device for measuring error ratio in digital channels of information transmission SU1040617A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813299903A SU1040617A1 (en) 1981-06-11 1981-06-11 Device for measuring error ratio in digital channels of information transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813299903A SU1040617A1 (en) 1981-06-11 1981-06-11 Device for measuring error ratio in digital channels of information transmission

Publications (1)

Publication Number Publication Date
SU1040617A1 true SU1040617A1 (en) 1983-09-07

Family

ID=20962551

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813299903A SU1040617A1 (en) 1981-06-11 1981-06-11 Device for measuring error ratio in digital channels of information transmission

Country Status (1)

Country Link
SU (1) SU1040617A1 (en)

Similar Documents

Publication Publication Date Title
EP0320882A2 (en) Demultiplexer system
SU1040617A1 (en) Device for measuring error ratio in digital channels of information transmission
CA1074920A (en) Detection of errors in digital signals
SU1709542A1 (en) Device for detecting errors
SU1177920A1 (en) Device for measuring error factor in digital transmission system
SU1408538A1 (en) Device for quality control of discrete communication channel
SU1674394A1 (en) Digital data communications fault factor estimator
JPS6223231A (en) Parity counter circuit
SU788399A1 (en) Device for quality control of communication channel
SU1559415A1 (en) Device for detecting errors in transmission of data through telephone channel
SU1746520A2 (en) Synchronizer of pulses
SU1573545A1 (en) Device for detecting errors
JP3365160B2 (en) Error measurement circuit
SU856021A1 (en) Device for checking digital communication channels characteristics
RU2115248C1 (en) Phase-starting device
SU1069180A1 (en) Device for determining binary information transmission validity
SU1741278A1 (en) Device to measure characteristics of discrete communication channel
SU563731A1 (en) Multi-channel device for transmission and reception of binary information
SU1020998A1 (en) Device for measuring error coefficient in digital analog digital data transmission systems
SU1142897A1 (en) Device for measuring slippage quantity
EP0724207A2 (en) Clock disturbance detection based on ratio of main clock and subclock periods
SU1665526A1 (en) Digital data receiving device
SU660275A1 (en) Arrangement for monitoring the state of communication channels
SU1598191A1 (en) Device for receiving bi-pulse signals
SU1444776A1 (en) Signature analyzer