(5) ГЕНЕРАТОР ЗАПАЗДЫВАЮЩИХ И ОПЕРЕЖАЮЩИХ Изобретение относитс к импульс ной технике, предназначено дл вычислительных устройств и может быть использовано в синхронизаторах радиолокационных станций и аналогичных управл ющих и вычислительных системах . Известны устройства, формирующие из импульсов опорной частоты р д (серию) управл ющих сложными системами импульсов, задержанных относительно одного. Принимаемого за начало отсчета, на разные временные интервалы , дискрет которых определ етс периодом опорной частоты. Такие устройства содержат счетчик и схемы совпадени , объедин емые в полные дешифраторы с количеством выходов , равным степени двойки от количества разр дов счетчика, счетный вход счетчика соединен с шиной опорной частоты, а выходы счетчика соединены с входами схем совпадени (дешифратора). Если нет необходимост ИМПУЛЬСОВ ДЛЯ управлени системой иметь все выходные сигналы с дешифратора, то уменьшают количество схем совпадени , примен ют специальные коммутаторы неполные дешифраторы или, если это оправдано экономически, используют полные дешифраторы, выполненные в виде микросхем средней или большой степени интеграции и оставл ют часть их выходов незадействЬванными 1}. Период следовани импульсов таких устройств зависит от величины периода опорной частоты, что вл етс их недостатком. Наиболее близким по технической сущности к предлагаемому изобретению вл етс генератор запаздывающих и операжающих импульсов, содержащий выходные дешифраторы и суммирующий счетчик, вход сброса которого соединен с шиной импульсов синхронизации , счетный вход соединен с шиной опорной частоты, а выходы св заны с одним выходным дешифратором. 396 У такого устройства дискрет интервалов определ етс периодом опорной частоты, а период следовани определ етс внешним импульсом синхронизации ., принимаемым за начало отсчета и как правило, синхронизированным с опорной частотой и подаваемым на вход сброса счетчика. Счетчик а этом случае имеет информационную емкость большую, чем необходимо дл формировани требуемых временных интервалов , определ емых периодом синхронизации . Часть выходов дешифратора , в основном с начальными номерами ,, функционально определены как запаздывающие относительно импульсов синхронизации, а часть выходов дешиф ратора, в основном с конечными номерами , функционально определены как опережающие. Разделение выходных импульсов на запаздывающие с положительной задержкой, отсчитываемой от предыдущего импульса синхронизации и на опережающие с отрицательной задержкои , отсчитываемой от последующего импульса синхронизации, обусловлено тем, что испо ьзуютс они функционально по-разному 2}. Однако в этом устройстве отклонение периода импульсов синхронизации приводит к изменению фактических номеров опережающих импульсов, т.е. он получают отрицательную задержку, отличную от номинальной, что приводит к нарушению работы устройств, управл емых опережающими импульсами, например отклонени ми параметро-радиоимпульсов , вырабатываемых передатчиком . Цель изобретени - уменьшение вли ни периода импульсов синхронизации на параметры .опережающих импул гов. Поставленна цель -достигаетс тем что в генератор запаздывающих и опережающих импульсов, содержащий выходные дешифраторы и суммирующий сче чик, вход сброса которого соединен с шиной импульсов синхронизации, сче ный вход соединен с шиной опорной частоты, а выходы св заны с одним вы ходным дешифратором, введен вычитающий счетчик, выходы которого соединены с входами другого выходного дешифратора , информационные входы соединены с выходами суммирующего смет чика, счетный вход соединен с шиной опорной частоты, а вход записи соеди нен с Тииной импульсов синхронизации. На чертеже представлена функциональна схема уЬтройства. Генератор запаздывающих иопережарцих импульсов содержит суммирующий счетчик 1 с выходным дешифратором 2 запаздывающих импульсов и вычитающий счетчик 3 с выходным дешифратором 4 опережающих импульсов, соединенные счетными входами с шиной 5 опорной частоты. Шина 6 им- пульсов синхронизации соединена с входом записи .вычитающего счетчика 3 и с входом сброса суммирующего счетчика 1. Информационные выходы 7 суммирующего счетчика 1 соединены с информационными входами 8 вычитающего счетчика 3. . Устройство работает следующим образом . Импульс синхронизации на шине 6 сбрасывает (устанавливает в состо ние нулевое счетчик Г, чем определ ет начальную фазу запаздывающих импульсов на выходах 9i а импульсы опорной -частоты на шине 5, поступа на счетный вход счетчика 1, измен ют его состо ние и формируют через количество периодов опорной частоты, определ емой дешифратором,. запаздывающие имлулЬсы. К моменту прихода следующего импульса синхронизации в счетчике сохран етс код, равный периоду следовани импульса синхронизации, который переписываетс в счетчик 3. Импульсы опорной частоты, поступа на счетный вход счетчика 3 уменьшают значение кода в счетчике и, если период импульсов синхронизации остаетс неизменным , опережающие импульсыJ сформированные с помощью дешифратора 4, имеют опережение, соответствующее номеру выхода дешифратора h, поскольку обнуление счетчика по счетному входу осуществл етс синфазно ( с нулевой фазой с точностью до периода опорной частоты 7 с моментом поступлени импульса на шину 6. При изменении периода импульсов на шине 6 в первый измененный период опережающие- импульсы на выходе 10 не имеют опережение импульса синхронизации , следующего с измененным пе-, риодом, соответствующее номеру выхода дешифратора k, однако импульс на шине 6,,период следовани .которого отличаетс } от периода следовани импульса , записывает в счетчик 3 значение нового измененного периода сле59 довани импульсов синхронизации и тем самым, обеспечивает точное соответствие опережени импульсов на выходах 1, номерам выходов дешифратора k уже во втором периоде после изменени его значени . Введение специального канала опережающих импульсов, содержащего вычитающий счетчик с дешифратором и переписью в него кода из суммирующего счетчика импульсом синхрониза-ции обеспечивает возможность надежного формировани опережающих импульсов при изменении периода им-. пульсов синхронизации, св занного, например, с необходимостью отстройки от помех другой станции, имеющей тот же период Зондировани (синхрони зации,), что не обеспечиваетс в известном изобретении. Разовый сбой велич ы опережени при изменении пе риода зондировани может быть учтен устройством обработки радиолокационной информации и не повли ет на результаты работы станции. формула изобретени Генератор запаздывающих и опережающих импульсов, содержащий выход94 ные дешифраторы и суммирующий счетчик , вход сброса которого соединен с шиной импульсов синхронизации, счетный вход соединен с шиной опорной частоты, а выходы св заны с одним выходным дешифратором, отличающийс тем, что, с целью уменьшени вли ни периода импул.ьсов синхронизации на параметры опережающих импульсов, в него введен вычитающий счетчик, выходы которого соединены с входами другого выходного дешифратора, информационные аходы соединены с выходами суммирующего счетчика , счетный вход соединен с шиной бпорной частоты, а вход записи соединен с шиной импулБСОв синхронизации . Источники информации, прин тые во внимание при экспертизе . Л; Авторское свидетельство СССР tf/iZBIlS, кл. G01 F 1/0, 1972. 2. Бухреев И. Н. и др. Микроэлектронные схемы цифровых устройств. М.,, Сов,радио. 1975, с. 231 , рис. 6.15.(5) ALTERNATOR AND PASSING GENERATOR The invention relates to a pulse technique, is intended for computing devices and can be used in synchronizers of radar stations and similar control and computing systems. Devices are known that form a series (series) of impulses that are controlled by complex systems of pulses that are delayed relative to one. Taken as a reference point for different time intervals, the sampling of which is determined by the reference frequency period. Such devices contain a counter and coincidence circuits that are combined into complete decoders with a number of outputs equal to a power of two from the number of bits of the counter, the counting counter input is connected to the reference frequency bus, and the counter outputs are connected to the inputs of the coincidence circuit (decoder). If there is no need for PULSES to control the system to have all output signals from the decoder, then the number of matching schemes is reduced, special switches are used incomplete decoders or, if economically justified, use full decoders made in the form of chips of medium or high degree of integration and leave a part their outputs are idle 1}. The pulse period of such devices depends on the magnitude of the reference frequency period, which is their disadvantage. The closest to the technical essence of the present invention is a generator of delayed and operating pulses, containing output decoders and a summing counter, the reset input of which is connected to the bus of synchronization pulses, the counting input is connected to the reference frequency bus, and the outputs are connected to one output decoder. 396 For such a device, the sampling interval is determined by the reference frequency period, and the tracking period is determined by an external synchronization pulse, taken as a reference and usually synchronized with the reference frequency and fed to the reset input of the counter. The counter in this case has an information capacity larger than is necessary to form the required time intervals determined by the synchronization period. Some of the outputs of the decoder, mainly with initial numbers, are functionally defined as delayed with respect to synchronization pulses, and some of the outputs of the decoder, mainly with final numbers, are functionally defined as advanced. The separation of output pulses into delayed ones with a positive delay, counted from the previous synchronization pulse and advanced with a negative delay, counted from the subsequent synchronization pulse, is due to the fact that they are functionally differently 2}. However, in this device, the deviation of the period of synchronization pulses leads to a change in the actual numbers of leading pulses, i.e. it receives a negative delay, different from the nominal one, which leads to disruption of the operation of devices controlled by leading pulses, for example, deviations of the parameter radio pulses produced by the transmitter. The purpose of the invention is to reduce the influence of the period of synchronization pulses on the parameters of the leading pulses. The goal is achieved by the fact that a generator of delayed and advanced pulses, containing output decoders and a summing circuit, the reset input of which is connected to the clock pulse bus, the account input is connected to the reference frequency bus, and the outputs are connected to one output decoder, subtractive counter, the outputs of which are connected to the inputs of the other output decoder, information inputs are connected to the outputs of the summation calculator, the counting input is connected to the frequency reference bus, and the recording input is connected to T of the synchronization pulses. The drawing shows the functional diagram of the device. The generator of delayed pulses contains a summing counter 1 with an output decoder 2 delay pulses and a subtracting counter 3 with an output decoder 4 leading pulses connected by counting inputs to the bus 5 of the reference frequency. Bus 6 synchronization pulses are connected to the input of the recording of subtractive counter 3 and to the reset input of summing counter 1. Information outputs 7 of summing counter 1 are connected to information inputs 8 of subtractive counter 3.. The device works as follows. The synchronization pulse on bus 6 resets (sets zero state G to zero, which determines the initial phase of delayed pulses at outputs 9i. And the reference-frequency pulses on bus 5 entering the counting input of counter 1 change its state and form through periods of the reference frequency defined by the decoder, delayed pulses. By the time of arrival of the next synchronization pulse, a code equal to the period of the synchronization pulse that is written to counter 3 is stored in the counter. Pulses The frequency at the counting input of counter 3 reduces the code value in the counter and, if the period of the synchronization pulses remains unchanged, the leading pulses J generated by the decoder 4 have an advancing corresponding to the output number of the decoder h, since resetting the counter on the counting input is in phase ( with a zero phase with an accuracy up to the period of the reference frequency 7 with the moment of arrival of the impulse on the bus 6. When the period of impulses on the bus 6 is changed during the first modified period, the leading pulses are e 10 do not have a synchronization pulse advance following the modified period, a period corresponding to the output number of the decoder k, however, the pulse on bus 6, the follow-up period which differs} from the follow-up period, writes the value of the new changed follow-up period into counter 3 synchronization pulses and thus ensures that the pulse advance at outputs 1 closely matches the numbers of the decoder outputs k already in the second period after changing its value. The introduction of a special channel of leading pulses, containing a subtracting counter with a decoder and rewriting the code from the summing counter with a synchronization pulse, allows reliable formation of leading pulses when the period im- changes. synchronization pulses associated, for example, with the need to detuning from another station having the same sounding period (synchronization,), which is not provided in the known invention. A single failure in the magnitude of the advance when the sensing period changes can be taken into account by the radar information processing device and will not affect the results of the station operation. The invention has a delayed and advance pulse generator, containing output decoders and a summing counter, the reset input of which is connected to the clock pulse bus, the counting input is connected to the reference frequency bus, and the outputs are connected to a single output decoder, different in that the influence of the period of the impulse synchronization on the parameters of the leading pulses, a subtractive counter has been entered in it, the outputs of which are connected to the inputs of another output decoder, information inputs are connected with the outputs of a summing counter, the counting input is connected to the reference frequency bus, and the recording input is connected to the synchronization pulse bus. Sources of information taken into account in the examination. L; USSR author's certificate tf / iZBIlS, cl. G01 F 1/0, 1972. 2. Bukhreev I.N., et al. Microelectronic circuits of digital devices. M. ,, Owls, radio. 1975, p. 231, fig. 6.15.