SU930658A2 - Преобразователь аналоговой величины в код - Google Patents
Преобразователь аналоговой величины в код Download PDFInfo
- Publication number
- SU930658A2 SU930658A2 SU802974983A SU2974983A SU930658A2 SU 930658 A2 SU930658 A2 SU 930658A2 SU 802974983 A SU802974983 A SU 802974983A SU 2974983 A SU2974983 A SU 2974983A SU 930658 A2 SU930658 A2 SU 930658A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- adder
- code
- elements
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
- Feedback Control In General (AREA)
Description
'Изобретение относится к области кодирования непрерывных сигналов и может быть использовано для преобразования аналогового напряжения в цифровой код.
По основному авт. св. № 511694, известен преобразователь аналоговой ве- 5 личины в код, представляющий собой ка—нал, содержащий последовательно соединенные реверсивный счетчик, преобразователь код-аналог и схему сравнения, другой вход которой присоединен к источнику преобразуемого напряжения, а выходы - к первым элементам И, вторые входы которых подключены к выходу генератора импульсов, и через линию задерж~ ки - к входу блока управления, а выходы - к входам реверсивного счетчика, выходы которого через вторые элементы И соединены с первыми входами регистра, а также дополнительный реверсивный счетчик, входы которого через линии задержки подключены к выходам элементов И и через элемент ИЛИ и линию задержки соединены с входом младшего разряда сумматора, входы которого через- дополнительные элемента И, управляемые блоком определения знака, подключены к выхо.— дам дополнительного реверсивного счет*чика, знаковый разряд последнего соединен с входом блока определения знака, другие входы которого соединены с выходами элементов И, выходы блока управле ния подключены к вторым входам вторых элементов И, второму входу регистра и дополнительным входам сумматора и дополнительного реверсивного счетчика.
Известный преобразователь аналоговой величины в код позволяет определить параметры случайного процесса, позволяющие его аппроксимировать одномерным эргодическим марковским процессом. Для этого определяются коэффициенты: гдёТ- t - интервал времени, за который определяется’ величина x(t) исследуемомент Φ; исследуемомент
Г11устройство не позволяет многомерные марковские как не определяет коэфтак связи между компонентами что сужает функциональные возпреобразователя.
') w -i—
- математическое ожидание;
- значение величины мого процесса X в
- значение величины мого процесса X в t
Однако это анализировать процессы, фидиенты процесса, можности
Цель изобретения - расширение функциональных возможностей.
Поставленная цель достигается тем, что в преобразователь аналоговой величины в код По авт. св. № 511694 введены η -1 каналов, аналогичных первому, разделитель компонентов сигнала и между каждыми соседними каналами блок умножения, управляющие входы которого подключены к выходам элементов И каждого из этих каналов и первому дополнительному выходу блока управления, а информационные входы подключены к соответствующим выходам Дополнительного реверсивного счетчика каждого из этих каналов, причем вход разделителя компонентов сигнала соединен с входной шиной, а его * 30 выходы - с первыми входами схем сравнения каждого канала, а гл -1 дополнительные выходы блока управления подключены соответственно к .входам управления каждого из η -1 каналов. 35
Предлагаемое устройство позволяет аппроксимировать реальный процесс М-мерным марковским процессом. В таком случае нужно рассматривать несколько компонентов процесса, например, x(t ), X'(t ),40 X ( i ).....
Коэффициенты в этом случае будут выглядеть .W·ΑΜοΜ>> 45
d.(Xv..., X. ,ХП М [X · СГ)-ХД*)/Х^= =ν··.χ^)=χή, где h - соответствует числу компонент процесса и для каждой пары параллельных компонент вводятся коэффициенты 5J
.....
В результате на выходе преобразователя с каждым тактом передается в вычислительную машину информация, необходимая для определения коэффициентов многомерных уравнений Колмогорова.
Расширение числа компонент позволяет широкий класс случайных процессов аппроксимировать марковскими процессами , что расширяет функциональные возможности преобразователя.
На чертеже приведена функциональная схема двухканального преобразователя.
Устройство в каждом канале 1 содержит схему 2 сравнения, выходы которой подключены к входам элементов И 3 и 4, другие входы которых соединены с выходом генератора 5 импульсов. Последовательно к схеме 2 сравнения в каждом канале подключен преобразователь 6 коданапог и реверсивный счетчик 7, входы которого соединены с выходами элементов Й 3 и 4. Реверсивный счетчик 7 через элементы И 8 подключен к регистру 9. Дополнительный реверсивный счетчик 10 через элементы И 11 подключен к сумматору 12. Входы сумматора 12 соединены с выходами элементов И 13, одни входы которых подключены к реверсивному счетчику 10, к которому также подключены выходы линий 14 и 15 задержки. К входу сумматора 12 через линию 16 задержки присоединен выход элемента ИЛИ 17, входы которого соединены с выходами элементов И 3 и 4 и с входами линий 14 и 15 задержки, а также с входами блока определения знака 18, третий вход которого соединен с выходом знакового разряда 19 реверсивного счетчика 10,
Между каналами 1 включен блок 20 умножения. К входам схем 2 сравнения каждого канала 1 присоединены выходы разделителя 21 компонентов сигнала. Выход генератора 5 импульсов через линию 22 задержки соединен с входом блока 23 управления. Выходы блока 23 управления подключены в каждом канале 1 к вхо дам элементов И 8, регистра 9, реверсивного счетчика 10 и сумматора 12. Блок 20 умножения содержит сумматор 24, информационными входами соединенный с двумя схемами 25 и 26 управления приемом сигнала. Управляющие входы схемы 2 5 управления присоединены к выходам элементов И 3 и 4 второго канала, а управляющие входы схемы 26 управ930658 ления — к выходам схем И 3 и 4 своего канала. Информационные входы схемы 25 управления соединены с выходами реверсивного счетчика 10 и знакового разряда 19 своего канала, а информационные 5 входы схемы 26 управления - с аналогичными блоками второго канала. Вход сумматора 24 присоединен к блоку управления 23. Выходы регистра 9, знакового разряда 19 реверсивного счетчика 10, 10 сумматора 12 каждого канала 1, а также сумматора 24 подключены к входам ЭВМ (на чертеже не показано).
Преобразователь аналоговой величины в код работает следующим образом. 15
Преобразуемый сигнал подается в разделитель компонентов сигнала 21, который разделяет сигнал на компоненты. В схему 2 сравнения каждого канала 1 попадает компонент сигнала, сравнивается 10 с кодом, возникающим на выходе преобразователя код-аналог 6. Код на реверсивном счетчике 7 поддерживается соответствующим аналоговой величине на входе, для этого код на реверсивном счетчике 7 25 преобразуется в аналоговую величину и сравнивается с входной, если код оказывается меньше, то схема 2 сравнения открывает элемент И 3, через который поступают импульсы из генератора 5 и код 30 в реверсивном счетчике 7 увеличивается. Если код оказывается больше, то схема 2 сравнения открывает элемент И 4, через который поступающие импульсы вычитаются из значения реверсивного счетчика 7. 35
Схема управления 23 синхронизирует работу всех блоков и управляет работой всего устройства. На вход ее поступают импульсы генератора 5 через линию задержки 22. Образование необходимой ин- до формации происходит на заданном интервале времени (Έ --t), где Т 7 t .
Для этого в момент t дополнительный реверсивный счетчик 10 с знаковым разрядом 19, сумматоры 12 и 24 уста 45 навливаются в О, а значение реверсивного счетчика 7 через элементы И 8 передается на регистр 9, где запоминается значение преобразуемой величины в момент времени t . Μ
На дополнительный реверсивный счетчик 10 с знаковым разрядом 19, через линии 14 и 15 задержки поступают импульсы от элементов И 3 и 4 в результате на дополнительном реверсивном счет-55 чике 10 устанавливается значение, на которое изменилась преобразуемая величина за время прошедшее от гашения счетчика, в конечном итоге Х( 1 )—Х'( £ ).
В сумматоре 12, совместно с элеме>тами И 11 и 13, ИЛИ 17, линией 16 задержки и блоком 18 определения знака определяется значение f х(f) —
-X (4J 2по рекуррентной формуле (X * f )'л=х'д+2Х+1. В Момент £ на сумматор 12 устанавливается О’. Линии 14 и 15 задержки обеспечивают сохранение кода X на реверсивном счетчике 10. Блок 18 определения знака по знаку знакового разряда 19 и выходом элементов И 3 и 4 открывает элементы И 11 или элементы И 13 для передачи кода 12-х или -2х в сумматор 12. Далее через линию 16 задержки из элемента ИЛИ 17 на сумматор 12 поступает сигнал +1.
Сумматор 24 и схемы 25 и 26 служат для умножения двух сигналов. Умножение проводится по рекуррентным формулам:
Х(У i 1) = ХУ ί X 'г (Х-Н)У + В момент I , Х=О, у=О, Ху=О, сигнал х поступает из реверсивного счетчика 10 и знакового разряда 19 на информационные входы схемы 25, такие же сигналы поступают из соседнего канала на схему 26. Сигналы +1 поступают на управляющие входы схемы 25 управления и от4крывают цепи IX. Выходы элементов И 3 и 4, управляют блоком 26 управления и выдают на сумматор 24 + у.
Таким образом, такт за тактом в сумматоре 24 образуется величина ху. В момент ΐ блок 23 управления все данные передает в ЭВМ и рабочий цикл начинается с начала. Предполагается, что значения на регистрах 9 всех компонент служат для образования адреса, куда посылаются значения ΧζΈ*)— x(-t) из дополнительного реверсивного счетчика 10, с знаковым разрядом 19, значение [х (Έ )- χ( -t )]ъиз сумматора 12, значение [X (Т) -X(t )]. Г У (Г) -у( £ )] из сумматора 24 и т. д. по всем компонентам. В ЭВМ каждые текущие значения должны суммироваться и запоминаться число произведенных суммирований для определения математического ожидания*, которое нужно для определения коэффициентов уравнений Колмогорова, для описания многомерного марковского процесса.
Claims (2)
- Изобретение относитс к области кодин ровани непрерывных сигналов и может быть использовано дл преобразовани аналогового напр жени в цкфровсЛ код. По основному авт. св. N 511694, известен преобразователь аналоговой величины в код, представл ющий собой канал , содержащий последовательно соедине ные реверсивный счетчик, преобразователь код-аналог и схему сравнени , дру гой вход которой присоединен к источнику преобразуемого напр жени , а выходы - к первым элементам И, вторые вхо ды которых подключены к выходу генератора импульсов, и через линию задержки - к входу блока управлени , а выходы - к входам реверсивного счетчика, выходы которого через вторые И соединены с первыми входами регйст ра , а также пополнительный реверсивный счетчик, входы которого через линии задержки подключены к выходам элементов И и через элемент ИЛИ и линию задерж: ки соединены с входом младшего разр да сумматора, входы которого через- дополн тельные элемента И, управл емые блоком определени знака, подключены к выхо.дам дополнительного реверсивного счет чика, знаковый разр д последнего соедпнен с входс « блока определени знака, другие входы соединены с выхо дами элементов И, выходы блока управле НИН подключены к вторым входам вторых элементов И, входу регистра и дополнительным входам сумматора и дополнительного реверсивного счетчика. Известный преобразователь аналоговой величины в код позвол ет определить параметры случайного процесса, позвол к щке его апщюксимировать ( эргодичесж м марковским процессом. Дл этого стредел ютс коэффициенты: ««{x))-xtt) /blx)M{tx(g-x(tj}i/x,-xj, гдёТ- t - интервал времени, за который М1редел етс величина 3 93О65 Гч(Т) и Xf-tlf-i -0 .. М - математическое ожидание; xte) значение величины исследуемого процесса X в моментГ; .,,, 4 5 X(t) - значение величины исследуеv мого процесса X в момент 1 |- Ч f .. Однако это устройство не позвол ет . анализировать многомерные марковские щ процессы, так как не определ ет коэ4 , финиенты св зи между компонентами процесса, что сужает функциональные возможности преобразовател . Цель изобретени - расширение функциональных возможностей. Поставленна цель достигаетс тем, что в преобразователь аналоговой величины в код по авт. св. № 511694 введет п -1 каналов, аналогичных nepetsviy. разделитель компонентов сигнала и между ° каждыми соседними каналами блок умножени , управл ющие входы которого noftключены к выходам элементов И каждого иа этих каналов и первому дополнительному выходу блока управлени , а информа- ционные входь подключены к соответсгвук щим выходам дополнительного реверсивного счетчика каждого из этих каналов, причем вход разделител компонентов сигнала соединен с входной шипой, а его выходы- с первыми входами схем сравневи каждого канала, а m-1 дополнительНЫе выходы блока управлени подключены соответственно к уходам управлеии каждого из п -1 каналов. 35 Предлагаемое устройство позвол ет аш оксимйровать реальный процесс W-мерным марковским процессом. В таком случае нужно рассматривать несколшо компонёнтов процесса, например, )((t ), Х ( ),® X (О Коэффициенты в этом случае будут выгл деть о« X,X,Xn,t)) .. t lApv / I V /iilvc u ),j-..j. (. //л.Дт/ Х y-()-X-li I Trti . (X XX ()T 0 V-1 . П1 t-t IL 50 Х , „ где У1 - соответствует числу компонент „ „ „„„«.г,- процесса и дл каждой пары параллельл ,,,, ных компонент ввод тс коэффициенты мГТу ( V ft-ll 1oi(X,...,X-,...()fj- 1 i J хГх ftJlv -V 1 j 84 результате на выходе преобразовател с каждым тактом передаетс в вы- лалхмс t числительную машину информаци , необ определени коэффициентов многомерных уравнений Колмогорова. мнил um р JF Расширение числа компонент позвол ет широкий класс случайных процессов апппоксимировать марковскими процессами , biu - mvinp а н что расшир ет функциональные возможное преобразовател , чертеже приведена функциональна схема двухканального преобразовател . Устройство в каждом канале 1 сопержит схему 2 сравнени , выходы которой подключены к входам элементов И 3 и 4 ДРУГие входы которых соединены с выхоЛ° генератора 5 импульсов. Последоватепьно к схеме 2 сравнени в каждом канале подключен преобразовател ь б коданалог и реверсивный счетчик 7, входы которого соединены с выходами эпементов И 3 и 4. Реверсивный счетчик 7 элементы И 8 подключен к регистру 9. Дополнительный реверсивный счетчик 1О через элементы И 11 подключен к сумма °РУ
- 2. Входы сумматора 12 соединены выходами элементов И 13, одни входы которых подключены к реверсивному счетчику 1О, к которому также подключены выходы линий 14 и 15 задержки. К вкоду сумматора 12 через линию 16 заДержки присоединен выход элемента ИЛИ 17, входы которого соединены с выходами элементов И 3 и 4 и с входами линий 14 и 15 задержки, а также с вхо « блока определени знака 18, тре ° которого соединен с выходом знакового разр да 19 реверсивного счет 10, Между каналами 1 включен блок 20 умножени . К входам схем 2 сравнени каждого канала 1 присоединены выходы разделител 21 компонентов сигнала. генератора 5 импульсов через линию задержки соединен с входом блока 23 управлени . Выходы блока 23 управлениь подключены в каждом канале 1 к входам элементов И 8, регистра 9, реверсивного счетчика 1О и сумматора 12. Блок 2О умножени содержит сумматор 24, „ информационными входами соединенный с ; ос о/ двум схемами 25 и 26 управлени прие ° сигнала. Управл ющие входы схемы управлени присоединены к выходам элементов И 3 и 4 второго канала, a управл ющие входы 26 управлени - к выходам схем И 3 и 4 своего канала. Информационные входы схемы 25 управлени соединены с выходами реверсивного счетчика 10 и знакового разр да 19 своего канала, а информационные входы схемы 26 управлени - с аналогич ными блоками второго канала. Вход сумматора 24 присоединен к блоку управлени 23. Выходы регистра 9, знакового разр да 19 реверсивного счетчика 1О, сумматора 12 каждого канала 1, а также сумматора 24 подключены к входам (на чертеже не показано). Преобразователь аналоговой величины в код работает следующим образом. Преобразуемый сигнал подаетс в разделитель компонентов сигнала 21, который раздел ет сигнал на компоненты. В схему 2 сравнени каждого канала 1 попадает компонент сигнала, сравниваетс с кодом, возникающим на выходе преобра зовател код-аналог 6. Код на реверси&ном счетчике 7 поддерживаетс соответствующим аналоговой величине на входе, дл этого код на реверсивном счетчике 7 преобразуетс в аналоговую величину и сравниваетс с входной, если код оказываетс меньше, то схема 2 сравнени открывает элемент И 3, через который пос тупают импульсы из генератора 5 и код в реверсивном счетчике 7 увеличиваетс . Если код оказываетс больше, то схема 2 сравнени открывает элемент И 4, через который поступающие импульсы вычитаюР с из значени реверсивного счетчика 7. Схема управлени 23 синхронизирует работу всех блоков и управл ет работой всего устройства. На вход ее поступают импульсы генератора 5 через линию задержки 22. Образование необходимой информации происходит на заданном интервале времени (Т - -t}, где Т 7 t . Дл этого в момент t дополнительный реверсивный счетчик Юс знаковым разр дом 19, сумматоры 12 и 24 уста навливаютс в О, а значение реверсивного счетчика 7 через элементы И 8 п&редаетс на регистр 9, где запоминаетс значение преобразуемой величины в мо-- мент времени t . На дополнительный реверсивный счетчик 10 с знаковым разр дом 19, через линии 14 и 15 задержки поступают импульсы от элементов И 3 и 4 в результате на дополнительном реверсивном счет чике 10 устанавливаетс значение, на которое изменилась преобразуема величи на за врем прошедшее от гашени счетчика , в конечном итоге X ( fc }-Х( t ). 93 86 В сумматоре 12, совместно с элементами И 11 и 13, И.ПИ 17, линией 16 задержки и блоком 18 определени знака определ етс значение t (fJ -X рекуррентной формуле (X f ) X i2X+l. В йомент t на сул матор 12 устанавливаетс О. Линии 14 и 15 задержки обеспечивают сохранение кода X на реверсивном счетчике 10. Блок 18 определени знака по знаку знакового разр да 19 и выходом 8Л&ментов И 3 и 4 открывает элементы И 11 или элементы И 13 дл передачи кода t2-x или -2х в сумматор 12. Далее через линию 16 задержки из эл&мента ИЛИ 17 на сумматор 12 поступает сигнал +1. Сумматор 24 и схемы 25 и 26 дл умножени двух сигналов. Умножение проводитс по рекуррентным формулам: X(V i1) XV ±Х , (Х4 1)). В момент t , , уО, , сигнал X поступает из реверсивного счетчика 10 и знакового разр да 19 на внфо{л ационные входы схемы 25, такие же сигналы поступают вз соседнего канала на схему 26. Сигналы il поступают на управл кадие входы схалы 25 управлени к о- крывают цеп tX. Выходы элементов И 3 и 4, управл ют блоком 26 управле-ни и выдают на сумматор 24 t у. Таким образом, такт за тактом в сумматоре 24 образуетс величина ху. В момент t бпок 23 управлени все данные передает в ЭВМ и рабочий шосл начинаетс с начала. Предполагаетс , что значевн на регистрах 9 всех компонент служат дл образовавв адреса, куда посылаютс значени X(C)-x(t) из дополнительного реверсивного счетчика 10, с знаковым разр дом 19, значение Г (С )- X (t )нз сумматора 12, значение х(Т) -x(t )З.Г () -( t ) из сумматора 24 и т. д. по всем компонентам . В ЭВМ каждые текущие значени должны суммироватьс и запоминатьс чнсло произведенных суммирований дл определени математического ожиданк % которое нужно дл определени коэффшше тов уравнений Колмогорова, дл описани многомерного марковского процесса. Формула изобретени Преобразователь аналоговой величины в код по авт. св. № 511Б94, о т п и 793 чающийс тем, что, с «елью раошврекв функциональных возможностей, в него введены п -1 каналов аналогичных первому, разделитель компонентов сигнала в между каждыми соседними каналами блок умножени , управл ющие входы которого подключены, соответственно, к выходам элементов И каждого из этих каналов и первому дополнительному выходу блока управлени , а информационные входы подключены к соответствующим выходам дополнительного реверсивного счетчика каждого из этих каналов, причем вход раэ8 делител компонентов сигнала соединен с входной шиной, а его выходы - с первыми входами схем сравнени каждого канала, а m -1 дополнительные выходы блока управлени подключены, соответственно к к входам управлени каждого из п -1 каналов. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 511694, кл. Н 03 К 13/17, 1973 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802974983A SU930658A2 (ru) | 1980-09-03 | 1980-09-03 | Преобразователь аналоговой величины в код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802974983A SU930658A2 (ru) | 1980-09-03 | 1980-09-03 | Преобразователь аналоговой величины в код |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU511694 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU930658A2 true SU930658A2 (ru) | 1982-05-23 |
Family
ID=20915176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802974983A SU930658A2 (ru) | 1980-09-03 | 1980-09-03 | Преобразователь аналоговой величины в код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU930658A2 (ru) |
-
1980
- 1980-09-03 SU SU802974983A patent/SU930658A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0151261B1 (ko) | 펄스폭 변조 회로 | |
US4071903A (en) | Autocorrelation function factor generating method and circuitry therefor | |
SU930658A2 (ru) | Преобразователь аналоговой величины в код | |
US3553594A (en) | Digital delay system for digital memories | |
US6281718B1 (en) | Noise management using a switched converter | |
MY125022A (en) | Partial response maximum likelihood (prml) bit detection apparatus | |
SU943599A1 (ru) | Преобразователь сдвига фаз в код | |
SU1383428A1 (ru) | Устройство дл адаптивного сжати информации | |
SU822178A1 (ru) | Устройство дл сравнени двоичныхчиСЕл | |
SU1184101A1 (ru) | Устройство для передачи и приема информации | |
JPS6142895B2 (ru) | ||
SU1096658A1 (ru) | Цифрова контрольно-измерительна система | |
SU1108462A1 (ru) | Коррел ционное устройство | |
SU824419A2 (ru) | Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ | |
RU2024206C1 (ru) | Способ передачи сигналов в многоканальных системах с временным разделением каналов | |
SU562826A1 (ru) | Адаптивный многоканальный коррелометр | |
SU1080182A2 (ru) | Устройство дл приема последовательных кодов | |
SU959286A2 (ru) | Устройство дл обнаружени ошибок бипол рного сигнала | |
SU448590A1 (ru) | Устройство цифровой фильтрации | |
SU1241409A1 (ru) | Двухфазный генератор гармонических сигналов | |
SU652499A1 (ru) | Цифровой измеритель малой девиации частоты | |
SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
SU646347A1 (ru) | Частотно-импульсное вычитающее устройство | |
SU752764A1 (ru) | Генератор импульсных последовательностей | |
SU1223329A1 (ru) | Умножитель частоты |