SU920707A1 - Устройство дл суммировани N @ -разр дных чисел - Google Patents

Description

1

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  сложени  массивов-чисел, например дл  сложени  частичных произведений в быстродействующих умножител х.

Известны устройства дл  суммировани  N п-разр дных двоичных чисел, содержащие п блоков суммировани , каждый из которых содержит m р дов одноразр дных двоичных сумматоров

2

(

), ВХОДЫ одноименных

разр дов слагаемых устройства соединены со входами соотиетствующего блока суммировани , выходы переносов каждого блока суммировани  соединены со входами последующего блока суммировани  l и Cz .

Недостатком их  вл етс  сложность конструкции из-за большого количества перекрестных св зей внутри каждого блока и большого количества межблочных соединений.

Claims (3)

1. Наиболее близким к предлагаемому  вл етс  устройство дл  суммировани  N п-разр дных чисел, содержащее п суммирующих блоков, каждый из которых выполнен на одноразр дных двоичных сумматорах, которые сгруппированы таким образом, что образуют многовходовые одноразр дные сумматоры с сохранением переносов, построенные по пирамидальной схеме, причем входы первого многовходового одноразр дного сумматора с сохранением переносов соединены со входами соответствующих данному суммирующему блоку разр да слагаемых, один из выходов переноса каждого многовходового одноразр дного сумматора с сохранением переносов, кроме последнего , и все выходы переноса последнего многовходового одноразр дного сумматора с сохранением переносов соединены с одним из входов соответствующего последующего суммирующего блока, остальные выходы пе- реносов каждого многовходового одноразр дного сумматора с сохранением переносов, кроме последнего, соединены со входами последующего многовходового одноразр дного сумматора с сохранением переносов, выход суммы первого многовходового одноразр дного сумматора  вл етс  выходом разр да результата, соответствующим данному суммирующему блоку |3 , Недостатком этого устройства  вл етс  невысокое быстродействие, ввн ду того, что выходы каждого, суммирующего блока св заны со входами первого многовходового многозар дного сумматора одного из последующих суммирующих блоков. Цель изобретени  - повышение быстродействи  устройства. Дл  дрстижени  поставленной цели в устройстве дл  суммировани  N празр дных чисел, содержащем п суммирующих блоков, каждый из которых содержит L многовходовых одноразр дных сумматоров с сохранением пеi 3|C реносов (L наивысший пор док переноса) ,прйчем входы перв го многовходового одноразр дного су матора с сохранением переносов соединены со входами соответствующего разр да чисел устройства, входы каж дого последующего многовходового о норазр дного сумматора с сохранение переносов соединены с выходами пере носов предыдущего одноразр дного сумматора с сохранением переносов в ходы многовходовых одноразр дных сумматоров с сохранением переносов с первого по (-2)-й каждого j-ro суммирующего блока (j 3,...,п) соединены со входами многовходовых одноразр дных сумматоров с сохранением переносов с третьего по L-й соответственно (j-2)-ro суммирующег блока, выход (L-l)-ro многовходовог одноразр дного сумматора с сохранением переносов К-го суммируюещго бл ка ( ,.. . г соединен со входом L-ГО многовходового одноразр дного сумматора с сохранением переносов .{К-1)-го суммируюещго блока, выход L-ro многовходового одноразр дного сумматора с сохранением переносов К-го суммирующего блока и один из выходов переноса многовходово одноразр дного сумматора с сохранением переносов (К-1) -го суммирующеj o блока  вл ютс  двухр дным выходо К 4- L-l)-ro разр да результата устройства , остальные выходы переноса L-ro многовходового одноразр дного ,., сумматора с сохранением переносов ( суммирующего блока соединены со входами L-ro многовходового одноразр дного., сумматора с сохранением-г1ереносов К-го суммирующего блока , выходы первого и L-ro :многовходовых одноразр дных сумматоров с сохранением переносов первого суммирующего блока  вл ютс  выходами первого и L-ГО разр дов результата устройства соответственно, выход 1,-го многовходового одноразр дного сумматора с сохранением переносов {.,..,, L-1) первого суммирующего блока и выход (i-l)-ro многовходового одноразр дного сумматора с сохранением переносов второго суммирующего блока  вл ютс  двухр дным выходом -го разр да результата устройства, выходы переноса L-многовходового одноразр дного сумматора с сохранением переносов п-го суммирующего блока  вл ютс  многЬр дкым выходом (n+L)-ro разр да результата устройства. На фиг.1 показана блочна  схема устройства дл  суммировани  двадцати семи п -ра.зр дных двоичных чисел; на фиг.2 - структурна  схема одного суммирующего блока. Устройство содержит суммирующие блоки 1 , каждый и;з которых содержит одноразр дные сумматоры 2-5, образующие первый, второй, третий и четвертый многовходовые одноразр дные сумматоры с сохранением переносов. Входы 6 первых многовходовых одноразр дных сумматоров каждого блока 1, образованных одноразр дными сумматорами 2, соединены со входами 6 соответствующего разр да N-разр дных чисел (). Выходы суммы каждого из многовходовых одноразр дных сумматоров с распространением переносов, образованных одноразр дными сумматорами 2 и 3 j-ro блока суммировани  1 соединены со входами (j-2)-ro суммирующего блока 1 . Выход суммы многовходового сумматора, образованного одноразр дными сумматорами К-го блока 1, соединен со входом (К-м-го блока суммировани  1., Все выходы переноса, кроме одного многовходового сумматора, образованного одноразр дными сумматорами 5 (K-l)-ro блока Т, соединены со входами К-го 5 бло)а 1. Результат в устройс.ве обр зуетс  в двухр дном коде, в качеств каждого разр да выхода 7 выступает выход суммы многовходового сумматор образованного одноразр дными сумматорами 5 каждого блока 1, и один из выходов переноса такого же многовхо дового сумматора предыдущего блока П. Старший разр д результата обра1зован всеми выходами переноса много 1ВХОДОВОГО сумматора, образованного одноразр дными сумматорами 5 послед :него суммирующего блока 1. Первые j() разр ды результата образованы |выходами суммы первых суммирующих блоков 1. Организаци  св зей между суммиру ющими блоками 1 предлагаемого устро ствва позвол ет сократить цепь пере носа, так как, в отличие от известно го этот -перенос осуществл етс  не через все р ды одноразр дных суммато ров, а только через старшие, что,в целом, повышает быстродействие устройства . Устройство может быть также реализовано в однокристальном матричном умножителе дл  суммировани  частичных произведений. Формула изобретени  Устройство дл  суммировани  N п-разр дных чисел, содержащее п суммирующих блоков, каждый из которых содержит L многовходовых одноразр дны сумматоров с сохранением переносов ( L 2oij ()- наивысший пор док переноса , причем входы первого многовходового одноразр дного сумматора с сохранением переноса соединены со входами соответствующего разр да чисел устройства-, входы каждого последующего многовходового одноразр дного сумматора с сохранением переносов соединены с выходами переносов предыдущего одноразр дного сумматора с сохранением переносов-, о тличающеес  тем, что, с целью повышени  быстродействи , выходы многовходовых одноразр дных сумматоров с сохранением переносов с первого по ((-2)-й каждого |.-го суммирующего блока Ц 3 ,.. - , соединены со входами многовходовых 07 одноразр дных сумматоров с сохранением переносов с третьего по Ь -и соответственно (J -2)-го суммирующего блока, выход (u-l)-ro многовходового одноразр дного сумматора с сохранением переносов К-го суммирующего блока С ,...,п) соединен со входом L -го многовходового одноразр дного сумматора с сохранением переносов (K-l)-ro суммирующего блока , выход , -го многовходового одноразр дного сумматора с сохранением переносов К-го суммирующего блока и один из выходов переноса L-го многовходового одноразр дного сумматора с сохранением переносов (К-l) -го суммирующего блока  вл ютс  двухр дным Выходом (к + L -1J -го разр да результата устройства, остальные выЬ -, ходы переноса ,--,-,- , - го многовходового одноразр дного сумматора с сохранением переносов ()-ro суммирующего блока соединены со входами L-ro многовходового одноразр дного сумматора с сохранением переносов К-го суммирующего блока, выходы первого и Ь -го многовходовых одноразр дных сумматоров с сохранением переносов первого суммирующего блока  в  ютс  выходами первого и Ь -го разр дов результата устройства соответственно, выход L -го многовходового одноразр дного сумматора ,.., с сохранением переносов L -1) первого суммирующего блока и выход (i -l)--ro многовходового одноразр дного сумматора с сохранением переносов, второго суммирующего блока  вл ютс  двухр дным выходом i. -го разр да результата устройства, выходы переноса Ь -го многовходового одноразр дного сумматора с сохранением переносов п -го суммирующего блока  вл ютс  многор дным выходом ( n + LJ-ro разр да результата устройства . Источники информации, прин тые во внимание при экспертиза 1. Авторское свидетельство СССР № , кл. G Об F 7/385, 1976.
2. 2.Авторское свидетельство СССР № i 8if5l8, кл. G 06 F 7/38, 1972.
3. 3.Экспресс-информаци . Вычислительна  техника, № 30, 1973, с. рис.2 (прототип).

   LZJ

   LZJ

   г

   w

   i

   л

   ir

   Фигг

   .j