SU919085A2 - Распределитель импульсов - Google Patents

Description

Изобретение относится к автоматике и телемеханике и может быть использовано при коммутации электрических сигналов.

По основному авт.св. № 733105 известен распределитель импульсов, содер⁵ жащий η триггеров, 2п элементов И, элемент задержки и η блоков управления, состоящих из элементов И-НЕ запрета и инвертора (1].

Недостаток устройства заключается ¹⁰ в возможности возникновения сбоев при воздействии на его информационный вход перекрестных помех от соседних линий связи. Эти перекрестные помехи носят характер импульсных помех с дли-¹⁵ тельностью и амплитудой, достаточной для срабатывания логических микросхем.

Цель изобретения - повышение помехоустойчивости .

Указанная цель достигается тем, что в распределитель импульсов, содержащий η триггеров и 2п элемен- 2 тов И, соединенных по кольцевой схеме, элемент задержки, соединенный с входной шиной, и п блоков управления, каждый из которых состоит из элементов И, инвертора и элемента запрета, прямой выход каждого К-того триггера соединен с первым входом К-того и вторым входом (К+1)-ого блока управления, а инверсный выход - с третьим входом К-того и четвертым входом (К+1)-ого блоков управления, первый, второй и третий выходы. каждого блока управления подключены соответственно к единичному входу, входу синхронизации и нулевому входу К-того триггера, введены элемент И, элемент запрета, формирователь импульсов.дополнительный элемент задержки, элемент ИЛИ-HE и элемент И-НЕ, причем первый вход элемента И соединен с входной шиной, второй - с выходом элемента задержки, а выход - с пятыми входами каждого блока управления и первым входом элемента ИЛИ-HE, при третьму входу которого соэлемента И-НЕ элемент запри чем этом второй его вход подключен к выходу элемента запрета и через формирователь импульсов к элемента ИЛИ-НЕ, выход единен с первым входом и через дополнительный держки с вторым его входом, выход элемента И-НЕ подключен к шестым входам каждого блока управления, кроме того, входы элемента запрета соединены с инверсными входами элемента запрета ка управления.

На чертеже нальная схема ства.

Устройство соответствующего блопредставлена функциопредлагаемого устрой15 содержит потенциальные триггеры 1=1-1=3, элементы И2=1-2=6, соединенные по одному из входов по кольцевой схеме, блоки 3=13=3 управления и элемент 4 задержки.

Каждый из блоков 3=1”3=3 управления состоит из элементов И-НЕ 5“9, элемента 10 запрета и инвертора 11. Входная шина (вход) 12 соединена с входами элементов задержки 4 и И 13·

Дополнительно в распределитель импульсов введены элемент И 13, элемент 14 запрета, формирователь Ί5 импульсов, элемент ИЛИ-НЕ 16, элемент 17 задержки и элемент И-НЕ: 18.

Устройство работает следующим образом.

В начале работы, до подачи входных импульсов на вход 12, подается установочный импульс, при котором все триггеры 1 устанавливаются в исходное состояние.

При этом на прямых выходах триггеров 1 устанавливается низкий уровень напряжения, а на инверсных - вы сокий. На всех выходах элементов И 2 кроме последнего, имеется высокий уровень напряжения, а на последнем низкий. На всех информационных входах триггеров 1, кроме первого, имеется низкий уровень напряжения, а на информационном входе первого триггера 1 - высокий. В начальный момент времени на единичных входах всех триггеров 1 имеется высокий уровень напряжения.

До подачи первого входного сигнала и в паузах между входными сигналами на вход 12 могут воздействовать перекрестные помехи, представляющие собой импульсы положительной полярности малой длительности. При этом импульс помехи ( при наличии помехи ) поступает на первый вход элемента И 13 и на вход элемента 4 задержки. Время задержки^ддвыбирается таким образом, чтобы импульс помехи на первом входе элемента И 13 заканчивался раньше,, чем на втором его входе появится этот же импульс, задержанный элементом 4 задержки. При этом на выходе элемента И 13 сигнал не изменяется, т.е. импульс помехи не воздействует на состояние триггеров 1. При разрыве входного сигнала импульсом перекрестной помехи (на входе 12 появляется низкий уровень напряжения малой ти ) на выходе элемента И ся два коротких импульса ня напряжения, сдвинутые сительно другого на время импульсы инвертируются элементом ИЛИ-НЕ 16 и поступают на первый вход элемента И-НЕ 18 и на элемент 17 за-, держки, где задерживаются на время ^{1 П}Р^И этом на втором входе элемента И-НЕ 18 задержанные импульсы появляются по окончании импульсов на первом входе элемента И-НЕ 18, в результате чего совпадения импульсов не происходит, и выходной сигнал элемента И-НЕ 18 (высокий уровень напряжения) не изменяется, т.е. сигнала импульсом помехи на длительнос13 появляютнизкого уроводин отноЭти разрыв не влияет состояние триггеров 1.

Блок 3=1 управления подготавливаетк работе по установочному импульи окончанию шестого и третьего им~ , а работает по началу первочетвертого импульсов за цикл ра45 ся су пульсов го и боты.

При поступлении на вход 12 импульсной последовательности входных сигналов низкий уровень входного напряжения проходит через элемент И 13 и вызывает появление высокого уровня напряжения на выходе элемента ИЛИ-НЕ 16. Этот высокий уровень напряжения проходит через элемент 17 задержки и появляется на первом и втором входах элемента И-НЕ 18, что вызывает его срабатывание. При этом на входе элемента 10 запрета блока 3=1 управления появляется низкий уровень напряжения, а на выходе этого элемента - высокий уровень напряжения, который переводит элементы И-НЕ 8 и 9 данного блока 3=1 управления в такое состояние, при котором на вход установки в ноль триггера 1=1 подается высокий уровень напряжения. Одновременно подается разрешение на вход элемента И-НЕ 75

В таком состоянии только триггер 1-1 подготовлен к воздействию входных импульсов, так как на его установочных и информационном входах имеется высокий уровень напряжения, 5 а на прямом выходе - низкий уровень напряжения.

С поступлением первого входного импульса высокий уровень входного напряжения поступает на первый и через Ю элемент 4 задержки на второй вход элемента И 13, что вызывает появление высокого уровня напряжения на выходе элемента И 13. При этом срабатывают элемент И-НЕ 7, инвертор 11 и триг- 15 гер 1=1, который переходит во второе устойчивое состояние, а на выходе элемента И-НЕ 6 появляется низкий уровень напряжения, который удерживает триггер 1=1 в установившемся 20 состоянии (в единичном состоянии). Одновременно срабатывает элемент И 2=6, и на его выходе появляется вы- . сокий уровень напряжения, при этом с элемента И 2=1 снимается запрет,и 25 на его выходе появляется низкий уровень напряжения с задержкой относительно высокого уровня напряжения на выходе элемента И 2=6. Величина времени задержки определяется временем срабатывания выбранного типа микросхем и лежит в пределах от нескольких наносекунд до одной микросекунды, что вполне достаточно для вре- . менной коммутации сигналов.

По окончании действия первого импульса на входе 12 происходит подготовка второго блока 3=2 управления к работе. С приходом второго входного импульса переключается триггер 2=2, который затем блокируется выходным сигналом элемента И-НЕ 6 блока 3=2 управления. Блок 3=2 управления работает аналогично блоку 3=1 управления. При переключении триггера 2=2 срабатывают элементы И 2=1, и 2=2, на выходах которых соответственно появляются высокие и низкие уровни напряжения и т.д.

Элемент 14 запрета и формирователь 15 импульсов предназначены для формирования стробирующего импульса ' длительностью Этот импульс положительной полярности образуется в момент переключения триггеров 1 и предназначен для устранения двойного переключения за один такт входного сигнала при наличии разрывов входного сигнала, опережающих задний фронт входного импульса на время t £

Чад·

Таким образом, в предлагаемом распределителе импульсов исключатся сбои триггеров при появлении разрывов во входных сигналах и повышается помехоустойчивость при воздействии импульсов помех на вход устройства в паузах между сигналами.

Claims (2)

1. Изобретение относитс  к автоматике и телемеханике и может быть использовано при коммутации электричес ких Сигналов. По основному авт.св. № 733105 известен распределитель импульсов, сод жащий п триггеров, 2п элементов И, элемент задержки и п блоков управлени , состо щих из .элементов И-НЕ за прета и инвертора 1. Недостаток устройства заключаетс  в возможности возникновени  сбоев пр воздействии на его информационный вход перекрестных помех от соседних линий св зи. Эти перекрестные помехи нос т характер импульсных помех с дл тельностью и амплитудой, достаточной дл  срабатывани  логических микросхем . Цель изобретени  - повышение помехоустойчивости . Указанна  цель достигаетс  тем, что в распределитель импульсов, содержащий п триггеров и 2п элемен- . тов и, соединенных по кольцевой схеме , элемент задержки, соединенный с входной шиной, и п блоков управлени , каждый из которых состоит из элементов И, инвертора и элемента запрета, пр мой выход каждого К-того триггера соединен с первым входом К-того и вторым входом (К+1)-ого блока управлени , а инверсный выход - с третьим входом К-того и четвертым входом (К+1)-ого блоков управлени , первый, второй и третий выходы. каждого блока управлени  подключены соответственно к единичному входу, входу синхронизации и нулевому входу К-того триггера , введены элемент И, элемент запрета , формирователь импульсов,дополнительный элемент задержки, элемент ИЛИ-НЕ и элемент И-НЕ, причем первый вход элемента И соединен с входной шиной, второй - с выходом элемента задержки, а выход - с п тыми входами каждого блока управлени  и первым входом элемента ИЛИ-НЕ, при этом второй его вход подключен к выходу элемента запрета и через формирователь импульсов к третьму входу элемента 11ЛИ-НЕ, выход которого соединен с первым входом элемента И-НЕ и через дополнительный элемент задержки с вторым его входом, причем выход элемента И-НЕ подключен к шестым входам каждого блока управлени , кроме того, входы элемента запрета соединены с инверсными входами элемента запрета соответствующего блока управлени . На чертеже представлена функциональна  схема предлагаемого устройства . Устройство содержит потенциальные триггеры , элементы , соединенные по одному из ВХОДОЕЗ по кольцевой схеме, блоки управ лени  и элемент 4 задержки. Каждый из блоков управлени  состоит из элементов И-НЕ , элемента 10 запрета и инвертора 11. Входна  шина (вход) 12 соединена с входами элементов задержки и И 13. Дополнительно в распределитель им пульсов введены элемент И 13, элемент 1 запрета, формирователь 15 им пульсов, элемент ИЛИ-НЕ 16, элемент 17 задержки и элемент И-НЕ 18. Устройство работает следующим образом . В начале работы, до подачи входны импульсов на вход 12, подаетс  установочный импульс, при котором ice триггеры 1 устанавливаютс  в исходно состо ние. При этом на пр мых выходах триггеров 1 устанавливаетс  низкий уровень напр жени , а на инверсньо; - вы сокий. На всех выходах элементов И 2 кроме последнего, имеетс  высокий уровень напр жени , а на последнем низкий . На всех информационных входах триггеров 1, кроме первого, имеетс  низкий уровень напр жени , а на информационном входе первого триггера 1 - высокий, В начальный момент времени на единичных входах всех триггеров 1 имеетс  высокий уровень напр жени . До подачи первого входного сигнал и в паузах между входнь1ми сигналами на вход 12 могут воздействовать пере крестные помехи, представл ющие собо импульсы положительной пол рности ма лой длительности. При этом импульс помехи (при наличии помехи.) поступае на первый вход элемента И 13 и на зход элемента задержки. Врем  задержкичГ ,ддВыбираетс  таким образом, чтобы импульс помехи на первом входе элемента И 13 заканчивалс  раньше,, чем на втором его входе по витс  этот же импульс, задержанный элементом Ц задержки. При этом на выходе элемента И 13 сигнал не измен етс , т.е. импульс помехи не воздействует на состо ние триггеров 1. При разрыве входного сигнала импульсом перекрестной помехи (на входе 12 по вл етс  низкий уровень напр жени  малой длительности ) на выходе элемента И 13 по вл ютс  два коротких импульса низкого уровн  напр жени , сдвинутые один относительно другого на врем 1,дд. Эти импульсы инвертируютс  элементом ИЛИ-НЕ 16 и поступают на первый вход : элемента И-НЕ 18 и на элемент 17 за-, держки, где задерживаютс  на врем  этом на втором входе элемента И-НЕ 18 задержанные импульсы по вл ютс  по окончании импульсов на первом входе элемента И-НЕ 18, а результате чего совпадени  импульсов не происходит, и выходной сигнал элемента И-НЕ 18 (высокий уровень напр жени ) не измен етс , т.е. разрыв сигнала импульсом помехи не вли ет на состо ние триггеров 1. Блок управлени  подготавливаетс  к работе по установочному импульсу и окончанию шестого и третьего импульсов , а работает по началу первого и четвертого импульсов за цикл работы . При поступлении на вход 12 импульсной последовательности входных сигналов низкий уровень входного напр жени  проходит через элемент И 13 и вызывает по вление высокого уровн  напр жени  на выходе элемента ИЛИ-НЕ 1б. Этот высокий уровень напр жени  проходит через элемент 17 задержки и по вл етс  на первом и втором входах элемента И-НЕ 18, что вызывает его срабатывание. При этом на входе элемента 10 запрета блока управлени  по вл етс  низкий уровень напр жени , а на выходе этого элемента - высокий уровень напр жени , который переводит элементы И-НЕ 8 и 9 данного блока управлени  в такое состо ние, при котором на вход установки в ноль тригr-gpa 1 1 подаетс  зьюокий уровень напр жени . Одновременно подаетс  разрешение на вход элемента И-НЕ 7D таком состо нии только триггер 1-1 подготовлен к воздействию входных импульсов, так как на его установочных и информационном входах имеетс  высокий уровень напр жени , а на пр мом выходе - низкий уровень напр жени . С поступлением первого входного импульса высокий уровень входного на пр жени  поступает на первый и через элемент k задержки на второй вход элемента И 13, что вызывает по влени высокого уровн  напр жени  на выходе элемента И 13. При этом срабатывают элемент И-НЕ 7 инвертор 11 и три:- гер , который переходит во нторое устойчивое состо ние, а на выходе элемента И-НЕ 6 по вл етс  низкий уровень напр жени , который удерживает триггер в установившемс  состо нии (в единичном cocтo нии. Одновременно српбатыпает элемент И , и на его выходе по вл етс  вы сокий уровень напр жени , при этом с элемента И снимаетс  запрет,и на его выходе по вл етс  низкий уровень напр жени  с задержкой относительно высокого уровн  напр жени  на выходе элемента И . Величина времени задержки определ етс  временем срабатывани  выбранного типа микросхем и лежит в пределах от нескольких наносекунд до одной микросекунды , что вполне достаточно дл  вре- . менной коммутации сигналов. По окончании действи  первого импульса на входе 12 происходит подготовка второго блока управлени  к работе. С приходом второго входного импульса переключаетс  триггер , который затем блокируетс  выходным сигналом элемента И-НЕ 6 блока управлени . Блок управ лени  работает аналогично блоку управлени . При переключении триггера срабатывают элементы И , и , на выходах которых соответственно по вл ютс  высокие и низкие уровни напр жени  и т.д. Элемент 1 запрета и формирователь 15 импульсов предназначены дл  9 56 формировани  стробирующего импульса длительностью
2. 2. Этот импульс положительной пол рности образуетс  в момент переключени  триггеров 1 и предназначен дл  устранени  двойного переключени  за один такт входного сигнала при наличии разрывов входного сигнала, опережающих задний фронт входного импульса на врем  t 4 iaAТаким образом, в предлагаемом распределителе импульсов исключатс  сбои триггеров при по влении разрывов во входных сигналах и повышаетс  помехоустойчивость при воздействии импульсов помех на вход устройства в паузах между сигналами. Формула изобретени  Распределитель импульсов по авт. авт, св. fi 733105, отличающийс  тем, что, с целью повышени  помехоустойчивости, в него введены элемент И, элемент запрета, формирователь импульсов, дополнительный элемент задержки, элемент ИЛИ-НЕ и элемент И-НЕ, причем первый вход элемента И соединен с входной шиной, второй - с выходом элемента задержки, а выход - с п тыми входами каждого блока управлени  и первым входом элемента ИЛИ-НЕ, при этом второй его вход подключен к выходу элемента за- . прета и через формирователь импульсов к третьему входу элемента ИЛИ-НЕ, выход которого соединен с первым входом элемента И-НЕ и через дополнительный элемент задержк11 с вторым его входом , причем выход элемента И-Н.Е под-j ключен к шестым входам какдого блока управлени , кроме того, входы элемента запрета соединены с инверсными входами элемента запрета соответствующего блока управлени . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 733105, . Н 03 К 17/62, 12.10.77.