SU913584A1 - Аналого-цифровой преобразователь видеосигналов 1 - Google Patents

Description

Изобретение относится к импульс^ ной технике и может быть использовано в системах обработки информации^ телевизионных, видеотелефонных, фототелеграфных системах для преобразования аналоговых видеосигналов в цифровые последовательности, представляющие видеосигналы полутоновых изображений в каждой выборке обычным двоичным кодом.

Известен аналого-цифровой преобразователь видеосигналов, содержащий в каждом разряде блок сравнения, преобразователь тока в напряжение, триггер и элементы И, ИЛИ, НЕ, обеспечивающие формирование условного кода на триггерах, а также формирователь импульса считывания кода Г1]:

Недостатком устройства является низкое быстродействие.

Известен аналого-цифровой преобразователь видеосигналов, содержащий формирователь импульсов считывания кода, блок задержки, а также в каждом

2

разряде блок сравнения, первый вход которого соединен с входной шиной, триггер, элементы ИЛИ, входы которых соединены с выходами блоков сравнения данного разряда и с выходами элементов И предыдущих разрядов, а выходы подключены ко входам триггера, цифроаналоговый; преобразователь (ЦАП), представляющий собой цифровые управляемые сопротивления, соединенные со вторым входом блока сравнения, и ключи, соединенные с выходами триггеров—старших разрядов, два дополнительных элемента И, первые входы дополнительных элементов И соединены с выходами триггера, а вторые входы соединены с выходом формирователя импульсов считывания кода, в младшем разряде выходы блока сравнения под₍ ключены ко входам четырех элементов

И этого разряда, выходы которых через

элементы ИЛИ соединены со входами

триггера, вторые входы двух элементов

« И из этих четырех через линию заз 913584

держки подключены к выходу формирователя импульсов считывания кода, а третьи входы этих двух элементов И соединены с выходами триггера и входами формирователя импульсов считы^- ₅ вания кода [2].

Недостатками устройства являются низкие быстродействие и надежность.

Цель изобретения - повышение быстродействия и надежности. к,

Указанная цель достигается тем, что в аналого-цифровой преобразователь видеосигналов, содержащий генератор импульсных сигналов, формирователь импульса считывания кода, _1$

блок задержки, а также в каждом разряде блок сравнения, первый вход которого соединен с входной шиной, триггер, цифроаналоговый преобразователь, выход которого соединен с вторым входом блока сравнения, а первый и второй вход - с шиной источника питания, третий вход - с общей шиной, управляющие входы - с выходами триггеров последующих раз- ₂₅ рядов, два элемента И, первые входы которых соединены с выходами триггера, а вторые входы - с выходами формирователя импульса считывания кода, введены в каждом разряде два допол^- ₃₀ нительных ключа, резистор, два входных элемента НЕ-ИЛИ, два промежуточных элемента НЕ-ИЛИ, два выходных элемента НЕ-ИЛИ причем управляющие входы дополнительных ключей соединены с выходами триггеров данного разряда, выходы ключей через резистор соединены с вторым входом блока сравнения, вход первого дополнитель ного ключа соединен с шиной источника питания, а вход второго дополнительного ключа соединен с общей шиной, первый выход блока сравнения через последовательно соединенные первый входной элемент НЕ-ИЛИ, пер35

40

вый промежуточный элемент НЕ-ИЛИ и

45

первый выходной элемент НЕ-ИЛИ соединен с первым входом триггера, второй выход блока сравнения через последовательно соединенные второй входной элемент НЕ-ИЛИ, второй промежуточный элемент НЕ-ИЛИ и второй выходной элемент НЕ-ИЛИ соединен с вторым входом триггера, первый выход которого соединен с вторым входом второго элемента НЕ-ИЛИ, второй выход ⁵⁵ соединен с вторым входом первого входного элемента НЕ-ИЛИ, выход которого соединен с соответствующим

50

входом вторых промежуточных элементов НЕ-ИЛИ и первых выходных элементов НЕ-ИЛИ младших разрядов, а выход второго входного элемента НЕ-ИЛИ соединен с соответствующим входом первых промежуточных элементов НЕ-ИЛИ и вторых выходных элементов НЕ-ИЛИ младших разрядов, второй вход каждого из выходных элементов НЕ-ИЛИ соединен с выходом блока задержки, вход которого соединен с входом формирователя импульса считывания кода, с управляющим входом каждого блока сравнения и с выходом генератора импульсных сигналов.

На чертеже приведена структурная электрическая схема устройства.

Аналого-цифровой преобразователь видеосигналов содержит цифровые управляемые резисторы 1, триггеры 2 с выходами 3 и 4 и раздельными входами 5 и 6, генератор 7 импульсных сигналов, выход которого соединен в каждом разряде с управляющим входом блока 8 сравнения, первый вход которого является входом устройства, а второй вход соединен с выходом цифровых управляемых резисторов 1 в каждом разряде соответственно. Первый выход 9 блока 8 и второй выход 10 схем блока 8 в.каждом разряде соединены соответственно с первым входом первых двухвходовых входных элементов 11 НЕ-ИЛИ и вторых двухвходовых входных элементов 12 НЕ-ИЛИ, второй ' вход первых входных элементов 11 НЕ-ИЛИ и второй вход вторых входных элементов 12 соединены с выходами 4 и 3 триггера 2 данного разряда соответственно.

Кроме того, устройство содержит в каждом разряде первый промежуточный элемент 13 НЕ-ИЛИ, число входов которого определяется номером разряда, начиная со старшего, один вход первого промежуточного элемента 13 НЕ-ИЛИ соединен с выходом первого входного элемента 11 НЕ-ИЛИ данного разряда, а следующие входы - с выходом второго входного элемента 12 НЕ-ИЛИ каждого более старшего разряда соответственно, второй промежуточный элемент 14 НЕ-ИЛИ, число входов которого определяется номером разряда, начиная со старшего,- один вход второго промежуточного элемента 14 НЕ-ИЛИ соединен с выходом второго входного элемента 12 НЕ-ИЛИ данного разряда, а следующие входы - с выхо913584

дом первого входного элемента 11 НЕИЛИ каждого более старшего разряда соответственно, шину 15 источников питания, а также в каждом разряде второй выходной элемент 16 НЕ-ИЛИ, каждый из которых помимо управляющего входа имеет число входов, равное номеру разряда, начиная со старшего, первый вход которого соединен с выходом второго промежуточного элемента 14 НЕ-ИЛИ данного разряда, а следующие входы соединены с выходом второго входного элемента 12 НЕ-ИЛИ каждого более старшего разряда соответственно, первый выходной элемент 17 НЕ-ИЛИ, каждый из которых помимо управляющего входа имеет число входов, равное номеру разряда, начиная со старшего, первый вход которого соединен с выходом первого промежуточного элемента 13 НЕ-ИЛИ данного разряда, а следующие входы соединены с выходом первого входного .элемента 11 НЕ-ИЛИ каждого более старшего разряда соответственно, выходы выходных элементов 16 и 17 НЕ-ИЛИ в каждом разряде соединены с входами 6 и 5 триггера 2 соответственно, формирователь 18 импульса считывания кода, вход которого соединен с выходом генератора 7 и входом блока 19 задержки, выход'которого соединен с управляющим входом вторых 16 и первых 17 выходных элементов НЕ-ИЛИ всех разрядов, кодовые шины 20 числа, элементы 21 и 22 И в каждом разряде, один вход которых соединен с соответствующим выходом 3 и 4 триггера 2 данного разряда, а вторые входы элементов 21 и 22 И всех разрядов соединены с выходом формирователя 18, ключи 23, соединенные с соответствующими выходами 3 и 4 триггера 2 старших разрядов, общую шину 24 устройства, ключи 25, подключен-, ные к выходам 3 и 4 триггера 2 данного разряда, резистор 26 в каждом разряде, один вывод которого соединен с выходом ключей 25, а второй соединен со вторым входом блока 8, цифровые управляемые резисторы 1 и ключи 23 образуют ,цифроаналоговый) преобразователь 27·

На первый вход блока 8 одновременно во всех разрядах подается аналоговое напряжение υ_3χ(ΐ). Перед подачей напряжения II ₃χ(ί) в устройство на входе одновременно существует какое-то напряжение 11₀, а на выходе

15

50

55

<0

20

25

30

35

40

45

(в триггерах 2) его цифровой эквивалент в виде т-разрядного кода.

При этом предполагается, что генератор 7 непрерывно генерирует импульсы с частотой Ε =η/2ΐ, где Ъ - интервал· временной дискретизации, п - число последовательных приближений до получения результата преобразования на интервале временной дискретизации. С частотой Тр по управляющему входу одновременно производится сравнение состояний первого и второго входов блоков 8 всех разрядов.

При этом на выходе цифроаналогового преобразователя 1 постоянно существует какое-то текущее или предшествующее условное напряжение, воздействующее на второй вход блока 8. В зависимости от соотношения напряжений на первом и втором входах блока 8 на его выходах 9 и 10 в каждом разряде соответственно происходит либо сохранение предыдущего состояния, либо изменение предыдущего состояния на инверсное. На первом и втором двухвходовых входных элементах 11 и 12 НЕ-ИЛИ производится сравнение текущего состояния разряда, которое устанавливается на первом 9 и втором 10 выходах блоков 8 и предшествующего и сформировано в триггерах 2 на его первом 3 и втором 4 выходах. Если состояние первого выхода 9 блока 8 и первого выхода 3 триггера 2 совпадают, то на выходах первого и второго входных элементов 11 и 12 НЕ-ИЛИ устанавливается состояние логического "О", в противном случае состояние "1".

Пусть для определенности входной элемент 11 НЕ-ИЛИ в ί-том разряде установился в состояние*логической "1". При этом, если все входные элементы 11 и 12 НЕ-ИЛИ разрядов ΐ <ί находятся в состоянии "О",то Нтый разряд считается опорным символом,так как он является самым старшим из изменившихся. Относительно опорного символа все разряды ) > ΐ закоммутированы так, чтобы на входе первого Ϊ выходного элемента 17 сформировалось состояние логической "1", а на первых з > ί выходных элементах 17 во всех разрядах одновременно сформировалось состояние логического "О". Таким образом, независимо от величины производной входного сигнала, перед моментом появления импульса с выхода блока 19 на управляющих вхоΊ 91

дах выходных элементов НЕ-ИЛИ одновременно во всех разрядах обеспечивается принудительно формирование условного кода, так что символы всех более младших разрядов кода текущей выборки относительно опорного символа искусственно изменяются на значение, противоположное его новому значению, а символы всех более старших разрядов остаются без изменения. Импульсом с выхода блока 19 условный код записывается одновременно в триггеры 2. При этом длительность импульса с выхода блока 19 ограничена минимальным временем, за которое возможно изменение состояний на входах выходных элементов 16 и 17 НЕ-ИЛИ любого разряда по отношению к моменту появления импульса на выходе блока 19· Минимальное время задержки также ограничено максимальным временем установления определенного состояния на входах выходных элементов 16 и 17 НЕ-ИЛИ после появления управляющего импульса с генератора 7 на соответствующем входе на блоке 8.

Сравнение считается законченным в момент появления условного кода на выходах 3 и 4 триггера 2 в каждом разряде, и следующий импульс может быть подан на управляющие входы блоков 8 не раньше, чем через максимальное время появления устойчивого состояния на втором входе блока 8. При этом новое состояние триггера 2 опорного символа X изменяет текущие эталонные значения напряжения на выходах дифроаналогового преобразователя 27, в разрядах ] τ ί в соответствии со знаком производной входного сигнала, а все новые состояния триггеров 2 в ] > · разрядах изменяют одновременно текущие эталонные значения напряжения на выходах его в разрядах .) .> ί со знаком, противоположным знаку производной. При этом формирователь импульса считывания кода 18 в зависимости от средней точности кодирования формирует опросный импульс выдачи ко*· да в шины 20 одновременно с выходов дополнительных схем И 21 и 22 всех разрядов через интервал времени,крат^ный ^шах

Если преобразователь работает в режиме кодирования с постоянной точностью где и^- динамический диапазон входного сигнала, то код с триггеров 2 может быть считаь в кодовые шины 20 с выходов элемен55

3584 8

тов 21 и 22 И лишь в момент, когда очередной импульс с выхода блока 19 не изменяет состояния ни одного из триггеров 2.

5 Так как в системах, где производится непрерывное преобразование аналогового сигнала в цифровой эквивалент, временной интервал между моментами считывания кода в кодовые

ю шины 20 является постоянной величиной ,то с вероятностью 1 точность с1 может быть обеспечена, если на выходе формирователя 18 появляется импульс в т раз реже, чем с выхода

15 генератора 7·

Влияние зоны нестабильности так же, как и влияние неидентичности по разрешающей способности блока 8, устраняется искусственным смещением

20 порога срабатывания блоков 8 в зависимости от знака производной входного сигнала. При этом величина смещения (ΔΙΙ) добавляется или вычитается из эталонного напряжения в каждом

25 разряде в зависимости от того, в каком состоянии находится триггер 2 этого разряда, а именно: если он в состоянии "0", то (+ΔΙΙ), а если в состоянии "1", то (-ди). Величина

30 ±д11 постоянна для всех разрядов и выбирается из следующего неравенства:

4 ΙΥΙ

где и_т- динамический диапазон вход35 ного сигнала;

0 “ эффективное значение приведенного шума (т.е. шума сигнала и собственного шума устройства);

⁴⁰ т - число разрядов;

К .- коэффициент, который характеризует распределение, нормированное к состоянию, когда напряжение на первом

⁴⁵ > и втором входах блоков 8

равны.

Обычно для· нормального распределения К изменяется в пределах (0-6).

Величина д1) выставляется в каждом разряде подбором резистора 26, который подключается либо к общей шине 24, либо к шине 15 источника питания с помощью ключей 25, которые управляются с выходов 3 и 4 триггера 2 только данного разряда. Наряду с устранением влияния зоны нестабильности надежность устройства увеличивается за счет введения тактирования. Пере50

9 913584 10

ходные процессы независимо от величины производной входного сигнала не влияют на результат преобразования, так как тактирование выходных элементов 16 и 17 НЕ-ИЛИ осуществляется ₅ ”с соответствующей задержкой в блоке 19, а, с другой стороны, за это время может быть выделен только один опорный символ. Это обстоятельство минимизирует время переходных процес^- то сов формирования условного кода.

Кроме того, непосредственная связь начала преобразования и конца, осуществляемая в формирователе 18 автоматически обеспечивает отчисление 15 кода на выходных шинах 20 в момент считывания к моменту начала преобразования, что исключает динамическую ошибку преобразователя.

Технико-экономическое преимущест- 20 во предлагаемого устройства по сравнению с известным состоит в увеличении быстродействия АЦП не только в области изменения входного сигнала, не превышающей веса младшего разряда, 25 а во всем динамическом диапазоне изменения сигнала на интервале временной дискретизации. При этом, в отли.чие от известного устройства, в предлагаемом устройстве быстродействие ₃₀ можно повысить за счет отказа от кодирования каждой выборки с постоянной точностью. Условно-кодовый принцип при наличии тактовой синхронизации преобразования позволяет закончить ₃₅ его раньше, чем будет достигнута максимальная точность представления выборки. Так как при кодировании видеосигналов полутоновых изображений средняя погрешность из-за замены истинного кода условным локализуется в тех местах видеосигнала, где она допустима (в области резких изменений), то ей можно пренебречь. Такая специализация дает увеличение быстродействия. Производительность устройства повышается при прочих равных условиях

Увеличение надежности достигнуто за счет исключения возможности хаотического наложения переходных про цессов при большом значении производной входного сигнала в момент преобразования, а также за счет исключения влияния зоны нестабильности при малых изменениях сигнала.

Claims (1)

1. Формула изобретения ³⁵

   Аналого-цифровой преобразователь видеосигналов, содержащий генератор импульсных сигналов, формирователь

   импульса считывания кода, блок задержки, а также в каждом разряде блок сравнения, первый вход которого соединен с входной шиной, триггер, цифроаналоговый' преобразователь, выход которого соединен с вторым входом · блока сравнения, а первый и второй ' входы - с шиной источника питания, третий вход - с общей шиной, управляющие входы ~ с выходами триггеров последующих разрядов, два элемента И, первые входы которых соединены с выходами триггера, а вторые входы - с выходами формирователя импульса считывания кода, отличающийся тем, что, с целью повышения быстродействия и надежности, в него введены в каждом разряде два дополнительных ключа, резистор, два входных элемента НЕ-ИЛИ, два промежуточных элемента НЕ-ИЛИ, два выходных элемента НЕ-ИЛИ, причем управляющие входы дополнительных ключей соединены с выходами триггеров данного разряда, выходы ключей через резистор соединены с вторым входом блока сравнения, вход первого дополнительного ключа соединен с шиной источника питания, а вход второго дополнительного ключа соединен с общей шиной, первый выход блока сравнения через последовательно соединенные первый входной элемент НЕ-ИЛИ, первый промежуточный элемент НЕ-ИЛИ и первый выходной элемент НЕ-ИЛИ соединен с первым входом триггера, второй выход блока сравнения через последовательно соединенные второй входной элемент ’!

   НЕ-ИЛИ, второй промежуточный элемент НЕ-ИЛИ и второй выходной элемент

   НЕ-ИЛИ соединен с вторым входом

   триггера, первый выход которого соединен с вторым входом второго входного элемента НЕ-ИЛИ, второй выход соединен с вторым' входом первого входного элемента НЕ-ИЛИ, выход которого соединен с соответствующим входом вторых промежуточных элементов НЕ-ИЛИ и первых выходных элементов НЕ-ИЛИ младших разрядов, а выхЪд второго входного элемента НЕ-ИЛИ соединен с соответствующим входом первых промежуточных элементов НЕ-ИЛИ и вторых выходных элементов НЕ-ИЛИ младших разрядов, второй вхбд каждого из .выходных элементов НЁ-ИЛИ соединен с выходом блока задержки, ι вход которого соединен с входом формирователя импульса считывания кода,

   913584

   11

   с управляющим входом каждого блока сравнения и с выходом генератора импульсных сигналов.