SU913392A1

SU913392A1 - Устройство для выполнения быстрого преобразования фурье 1

Info

Publication number: SU913392A1
Application number: SU802921413A
Authority: SU
Inventors: Andrej N Baranov; Valentin V Aedonitskij
Original assignee: Mo Inzh Fiz Inst
Priority date: 1980-03-10
Filing date: 1980-03-10
Publication date: 1982-03-15

Description

Изобретение относится к автоматике и вычислительной технике, в частности к цифровой обработке сигналов, и может быть, использовано в устройствах спектрального анализа.

Известно устройство для выполнения быстрого преобразования Фурье (БПФ), содержащее арифметический блок и блок управления, мультиплексоры, постоянный запоминающий блок и блоки сдвига [1] .

Данное устройство характеризуется большими затратами оборудования и сравнительно низким быстродействием.

Наиболее близким по технической сущности к изобретению является устройство для выполнения быстрого преобразования Фурье, содержащее входные регистры, регистры коэффициентов, регистры произведений и суммы, коммутаторы, сумматор-вычитатель, арифметический блок, блок памяти [2].

Данное устройство производит вычисление дискретного преобразования

2

Фурье (ДПФ) методом БПФ. ДПФ объемом N можно записать следующим образом:

Х(к) =·□ х(п). У^ПК, к=0ЛМ ,(1)

п=0

где V = ехр {“ ) 25/Ν^ >

Разрядность коэффициентов М^пк выбирается на основе требуемой точности результата. Разрядность выбранных коэффициентов определяет как быстродействие устройства для выполнения БПФ (так как влияет на время выполнения операций сложения и умножения), так, очевидно, и затраты оборудования. Поэтому повышать быстродействие и уменьшать объем аппаратуры можнот например, путем сокращения разрядности коэффициентов. Однако квантование коэффициентов вызывает инструментальную ошибку, так как связано с конечной длиной регистров. Структура алгоритма БПФ такова, что от этапа к этапу происходит накопление ошибки,

3 913392 4

т.е. погрешность выходных данных пропорциональна погрешности коэффициентов и количеству этапов (величина пЫодоЮ . При N = 1024, погрешность возрастает в 10 раз по сравнению с 5 погрешностью представления коэффициентов. Поэтому такой путь сокращения времени БПФ и затрат оборудова- ₍ния на его выполнение неприемлем. Следовательно, данное устройство так- Ю же обладает низким быстродействием и'большими аппаратурными затратами.

Цель изобретения - упрощение устройства и повышение его быстродействия. 15

Поставленная цель достигается тем, что устройство для выполнения быстрого преобразования Фурье, содержащее семь регистров, сумматор-вычитатель, два коммутатора, блок умножения, блок памяти, причем входы первого и второго регистров являются входами действительной и мнимой частей первого операнда устройства, а входы треть- ₂₅его и четвертого регистров - входами действительной и мнимой частей второго операнда устройства, выходы .первого и второго регистров подключены к первой группе входов суммато- ₃₀ра-вычитателя, выходы которого являются выходами устройства, первая .группа выходов первого коммутатора подключена к входам действительной и мнимой частей первого множителя блока умножения, содержит блок вы- ³⁵числения целой части, причем выходы третьего и четвертого регистров подключены к входам первого коммутатора, вторая группа выходов которого подключена к первой группе входов второго коммутатора, вторая группа входов которого подключена к выходам действительной и мнимой частей блока умножения, а выходы второго коммутатора - к входам пятого и шестого ⁴⁵регистров, выходы которых подключены к второй группе входов сумматора-вычитателя, выход седьмого регистра подключен к входу второго множителя блока умножения, выход блока памяти ⁵⁰подключен к входу блока вычисления целой части, выход которого подключен к управляющим входам первого и второго коммутаторов.

Кроме того, блок вычисления целой ⁵⁵части состоит из регистра сдвига и сумматора, причем вход регистра сдвига является входом, а выход суммматора - выходом блока вычисления целой части, выход регистра сдвига подключен к первому входу сумматора, второй вход которого является входом констан ты блока вычисления целой части.

На чертеже представлена функциональная схема устройства для выполнения быстрого преобразования Фурье.

Устройство содержит регистры 1-4, сумматор-вычитатель 5, коммутатор 6, блок 7 умножения, коммутатор 8, регистры 9, Ю и 11, блок памяти 12, блок 13 вычисления целой части состоящий из регистра сдвига 14 и сумматора 15.

Рассматривая выражение (1), предварительно заметим, что вычисление спектра по этой формуле свободно от накопления ошибки при ее аппаратной реализации. Если в известном устройстве возможно лишь квантование величины то в предложенном устройстве предлагается квантовать величину сЕ . Это приводит к тому, что в блоке памяти необходимо хранить не Ν/2 неточных коэффициентов, а некоторое количество точных коэффициентов Ν¹, определяемое из требуемой точности выходных данных. Таким образом, ошибка будет носить методический характер, связанный с теоретически неточным представлением формулы (1) и не будет накапливаться от этапа к этапу.

В том случае, если величину оЕ округлять до значений, кратных Т/2¹ (ΐ=1,т/2), то можно показать, что,существует быстрое преобразование Фурье для данного неточного ДПФ. Среднеквадратичная ошибка в вычислении спектра, например, для случая округления сС до величин, кратных Л/4 будет составлять примерно 5%> что является удовлетворительным для определенных случаев. Базовая операция для неточного БПФ имеет вид X = X + Υ-Μ ,^С<1

(2)

где Гк3 7 ближайшее целое от деления к на ^/2¹ ; V Причем номер к»

соответствует номеру коэффициента базовой операции обычного БПФ.

Рассмотрим работу устройства на прмере округления сЕ до углов, кратных 3Ι /4. Каждый цикл состоит в выполнении базовой операции,, На регистры 1-4 поступают действительные и мнимые части соответствующих операндов

У133Эг:

X и У. Блок памяти 12 выдает номер к коэффициента, требуемого для выполнения данной базовой операции. Операнция вычисления ближайшего целого в этом случае состоит в вычислении 5

[8к/И], к = .0,Ν/2

которая вычисляется путем округления величины сБ + 0.5 до целой части, что осуществляется при помощи сдвигового регистра 14 и сумматора 15, в соответствующий разряд которого подается "1". На выходе этого блока могут появляться величины 0; 1; 2; 3 и 4.

В данном примере умнонгёние производится на коэффициенты видад 4 *

Это умножение осущуствляется частью" .схемы - коммутаторы 6 и 8, блок умножения 7. В регистре" 11 хранится величина 1 / У?. 20

Если на выходе блока 13"0, то число из регистров 3 и 4 переписывается через коммутаторы б и 8 соответственно в регистры 9 и 10. Дальше производится выполнение второй 25 части базовой операции - сложениевычитание с операндом X блоком 5.,

Если на выходе блока 13-1, то умножать необходимо на величину

ных умножений. Причем комплексное умножение выполняется на коэффиыиенты с равными по модулю реальной и мнимой частями, т.е. эквивалентно двум действительным умножениям. Следовательно общее число умножений будет приблизительно равно Ν/2*Εο^Ν или выигрыш в производительности к=4 раза. При этом среднеквадратичная ошибка вычисления спектра не будет превосходить 5%.

1Г4=_СО5| - = ^(1-)) (3)

Коммутатор 6 подает операнды в блок 7, где производятся вычисления по формуле (3). Если на выходе блока 13“2, то умножение производится на величину _ϊ, т.е. коммутаторы 6 и 8 производят операции без участия блока 7.

Аналогично при значениях на выходе блока 13~4 и 4 соответственно происходит передача в блок 7 (и производятся соответствующие вычисления) и осуществляется непосредственная пересылка из регистров 3 и 4 в регистры 9 и 10 операндов с изменением знаков. Дальше во всех случаях происходит суммирование-вычитание с операндом X.

Таким образом, в предложенном устройстве вместо блока памяти с объемом, рассчитанном на N действительных коэффициентов, используется всего лишь один регистр, в котором хранится величина, равная 1/Уг’. В известном устройстве выполняется 2Ν?0^Ν операций умножения. Выданном устройстве на одном этапе БПФ необходимо произвести N/4 комплекс30

35

40

45

50

55

Claims

Формула изобретения

1. Устройство для выполнения быстрого преобразования Фурье, содержащее семь регистров, сумматор-вычит»тель, два коммутатора, блок умножения, блок памяти, причем входы первого и второго регистров являются входами действительной и минимой частей первого операнда устройства, а [входы третьего и четвертого регистров - входами действительной и мнимой частей второго операнда устройства, выходы первого и второго регистров подключены к первой группе входов сумматора-вычитателя, выходы которого являются выходами устройства, первая группа выходов первого коммутатора подключена к входам действительной и мнимой частей первого множителя блока умножения, отличающееся. тем, что, с целью упрощения устройства и повышения быстродействия, оно содержит блок вычисления целой части, причем выходы

.третьего и четвертого регистров подключены к входам первого коммутатора, вторая группа выходов которого подключена к первой группе входов второго коммутатора, вторая группа входов которого подключена к выходам действительной и мнимой частей блока умножения, а выходы второго коммутатора - к входам пятого и шестого регистров, выходы которых подключены к второй группе входов сумматора-вычитателя, выход седьмого регистра подключен к входу второго множителя блока умножения, выход блока памяти подключен к входу блока вычисления целой части, выход которого подключен к управляющим входам первого и второго коммутаторов.
2. Устройство по π. 1, о т л и чающееся тем,* что блок вычис913392

7

ления целой части состоит из регистра сдвига и сумматора, причем вход регистра сдвига является входом, а выход сумматора - выходом блока вычисления целой части, выход регистра 5 сдвига подключен к первому входу сумматора, второй вход которого является входом константы блока вычисления целой части.

8