SU911737A1

SU911737A1 - Reversible pulse counter

Info

Publication number: SU911737A1
Application number: SU782624306A
Authority: SU
Inventors: Олег Дмитриевич Мураховский; Виктор Александрович Бындыч; Иван Никодимович Евстрат; Александр Борисович Скрипник
Original assignee: Предприятие П/Я А-3903
Priority date: 1978-06-07
Filing date: 1978-06-07
Publication date: 1982-03-07

Description

(54) РЕВЕРСИВНЫЙ СЧЕТЧИК ИМПУЛЬСОВ(54) REVERSIBLE PULSE COUNTER

Изобретение относитс к вычислительной технике и может быть использовано при построении цифровых приборов , предназначенных .цл обработки знакопеременных величин.The invention relates to computing and can be used in the construction of digital devices designed for processing variable-variable values.

Известен реверсивный счетчик импульсов , содержащий счетные разр ды и блок элементов И 1,Known reversible pulse counter containing countable bits and a block of elements And 1,

Недостатком известного реверсивного счетчика вл етс его низкое быстродействие.A disadvantage of the known reversible counter is its low speed.

Наиболее близок к предлагаемому реверсивный счетчик импульсов, содержащий счетные разр ды, блок элементов И и коммутатор 2J.Closest to the proposed reversible pulse counter containing countable bits, the block of elements And and the switch 2J.

Недостаток известного технического решени - низкое быстродействие, обусловленное наличием межразр дных элементов. A disadvantage of the known technical solution is the low speed due to the presence of interdigit elements.

Цель изобретени - повышение быстродействи реверсивного счетчика импульсов . . The purpose of the invention is to increase the speed of the reverse pulse counter. .

Поставленна цель достигаетс тем, что в реверсивный счетчик импульсов/ содержащий суммирующий счетчик, поразр дные парафазные выходы которого подключены к первым входам блока элементов И, и коммутатор, входы которого соединены со входными шинс1ми, дополнительно введены вычитающийThe goal is achieved by the fact that a reversible pulse counter / containing a summing counter, the serial paraphase outputs of which are connected to the first inputs of the AND block, and the switch, whose inputs are connected to the input busbars, are additionally entered

счетчик и дополнительный блок элементов И, причем поразр дные парафазные выходы вычитающего счетчика подключены к первым входам дополнительного блока элементов И, вторые входы которого подключены к первому управл ют щему выходу коммутатора, второй управл ющий выход которого соединен со вторыми входами блока элементов И, the counter and additional block of elements AND, and the bitwise paraphase outputs of the subtracting counter are connected to the first inputs of the additional block of elements AND, the second inputs of which are connected to the first control output of the switch, the second control output of which is connected to the second inputs of the block of elements AND,

10 выходы которого- подключены к соответствующим установочным входам вычитающего счетчика, выходы дополнительного блока элементов И подключены к соответствующим установочным 10 outputs of which are connected to the corresponding installation inputs of the detracting counter, the outputs of the additional block of elements AND are connected to the corresponding installation

15 . суммирующего счетчика, а счетные входы суммирующего и вычитающего счетчиков соединены соответственно со BTOptiM и первым импульсными выхо.оами коммутатора.15 . summing counter, and the counting inputs of the summing and subtracting counters are connected respectively to the BTOptiM and the first pulse outputs of the switch.

2020

На фиг. 1 представлена функциональна схема реверсивного счетчика импульсов; на фиг. 2 и 3 - примеры выполнени коммутатора.FIG. 1 shows a functional diagram of a reversible pulse counter; in fig. 2 and 3 are examples of the implementation of the switch.

Реверсивный счетчик импульсов содержит суммирующий счетчик 1 вычита25 ющий счетчи-к 2, блоки элементов И 3 и 4, коммутатор 5, состо щий, например , из элементов И 6 и 7, триггера 8 или переключател 9 и входные иш30 ны 10 и 11.A reversible pulse counter contains a summing counter 1, subtracting counter-to 2, blocks of elements 3 and 4, switch 5, consisting, for example, of elements 6 and 7, trigger 8 or switch 9, and input switches 10 and 11.

Claims

Claim

A reversible pulse counter containing a summing counter, the bit-wise paraphase outputs of which are connected to the first inputs of the And block of elements, and a switch, the inputs of which are connected to the input buses, characterized in that, in order to improve performance, a subtracting counter and an additional block of elements are additionally introduced into it And, moreover, the bitwise paraphase outputs of the subtracting counter are connected to the first inputs of the additional block of elements And, the second inputs of which are connected to the first control output of the commutator ora, the second control output of which is connected to the second inputs of the block of AND elements, the outputs of which are connected to the corresponding installation inputs of the subtracting counter, the outputs, the additional block of elements AND are connected to the corresponding installation inputs of the summing counter, and the counting inputs of the summing and subtracting counters are connected respectively to the second and first pulsed. switch outputs.